四方扁平型功率mos晶片封裝結構的製作方法

2023-04-24 15:29:16 3

專利名稱：四方扁平型功率mos晶片封裝結構的製作方法
技術領域：
本發明涉及MOS晶片技術領域，具體涉及一種四方扁平行型功率MOS晶片封裝結構。
背景技術：
隨著電子製造技術的快速發展，消費電子產品越來越向小型、便攜的趨勢發展，這也導致了這些電子產品的內部能夠用於布置電學元件的空間變得越來越有限。在此情況下，採用的電學元件勢必越薄越好，這也成為了目前電子元件製造也的發展趨勢。四方扁平無引腳封裝(DFN)工藝恰好可以滿足這一需求。 現有技術，如附圖I所示是一種典型的DFN封裝結構的剖面示意圖，包括晶片900，散熱片920、引線框架930、多個導線940，以及包裹上述結構的絕緣膠950。晶片900粘附在散熱片920上，引線框架930具有多個相互絕緣的管腳，晶片900表面的焊盤通過導線940連接在引線框架93。相應的管腳上。絕緣膠950將上述結構全部包裹起來，以將其同外界隔離，僅將引線框架930的各個管腳和散熱片920與晶片900相對的表面暴露在空氣中。引線框架930暴露出來的管腳用於實現被封裝的晶片900同外界的電學連接，而散熱片920暴露出來的作用在於將晶片900工作時產生的熱量通過暴露的表面散發到環境中去。

發明內容
本發明目的是提供一種四方扁平型功率MOS晶片封裝結構，此功率MOS晶片封裝結構有利於減少歐姆接觸電阻，提高了電性能指標，同時也減少熱量的產生。為達到上述目的，本發明採用的技術方案是一種四方扁平型功率MOS晶片封裝結構，包括MOSFET晶片、環氧樹脂層，所述MOSFET晶片上表面設有源極和柵極，下表面設有漏極，還包括導電基盤、第一導電焊盤和第二導電焊盤，所述導電基盤由散熱區和基盤引腳區組成，此基盤引腳區由若干個相間排列的漏極引腳組成，此漏極引腳一端與散熱區端面電連接，所述散熱區位於MOSFET晶片正下方且與MOSFET晶片下表面之間通過導電焊料層電連接；所述第一導電焊盤和第二導電焊盤位於MOSFET晶片另一側，第一導電焊盤和第二導電焊盤均包括焊接區和引腳區，焊接區與引腳區的連接處具有一折彎部，從而使得焊接區高於引腳區；一鋁導體帶跨接於所述MOSFET晶片的源極與第一導電焊盤的焊接區之間，所述鋁導體帶與MOSFET晶片的源極的焊接條至少為2條且相間排列；一金屬線跨接於所述MOSFET晶片的柵極與第二導電焊盤的焊接區之間。上述技術方案中進一步改進的方案如下
I、上述方案中，所述第一導電焊盤和第二導電焊盤各自的焊接區與MOSFET晶片位於同一水平面。2、上述方案中，所述鋁導體帶寬厚比為I :10 15。3、上述方案中，所述至少2條焊接條的排列方式為平行設置。4、上述方案中，所述第一導電焊盤的引腳區由至少四根源極引腳組成。5、上述方案中，所述第二導電焊盤的引腳區由一根柵極引腳組成。6、上述方案中，所述漏極引腳的數目為四根。由於上述技術方案運用，本發明與現有技術相比具有下列優點和效果 I、本發明封裝體中導電基盤，其同時兼備了現有技術中導電焊盤、散熱片和基島三個部件功能，既有利於進一步縮小器件的體積，也減少器件中部件的數目，同時由於散熱區和基盤引腳區為一個整體，提高了電性能的穩定性。2、本發明封裝體中焊接區與引腳區的連接處具有一折彎部，從而使得焊接區高於引腳區，並保證了第一、第二導電焊盤的焊接區與MOSFET晶片的柵極在同一水平面，從而有效避免了由於連接柵極的第二金屬線較細在使用中容易斷的技術缺陷，從而延長了產品的使用壽命並提高了可靠性。3、本發明此基盤引腳區由若干個相間排列的漏極引腳組成，第一導電焊盤的引腳區由至少四根源極引腳組成，充分考慮到MOSFET晶片漏極和源極相對柵極電流大的差異，從而有利於減少熱量的廣生，並進一步提聞了電性能指標。4、本發明所述MOSFET晶片的源極與第一導電焊盤的焊接區之間跨接有鋁導體帶，且所述鋁導體帶與MOSFET晶片的源極的焊接條至少為2條且相間排列，這種結構設計從而有利於減少歐姆接觸電阻，提高了電性能指標，同時也減少熱量的產生。


圖I為現有技術結構示意 圖2為本發明功率MOSFET封裝體結構示意 圖3為附圖2中沿A-A線的剖視圖。
以上附圖中I、MOSFET晶片；2、環氧樹脂層；3、導電基盤；31、散熱區；32、基盤引腳區；321、漏極引腳；4、第一導電焊盤；5、第二導電焊盤；6、導電焊料層；7、焊接區；8、引腳區；9、折彎部；10、鋁導體帶；11、金屬線；12、焊接條。
具體實施例方式下面結合實施例對本發明作進一步描述
實施例I :一種四方扁平型功率MOS晶片封裝結構，包括MOSFET晶片I、環氧樹脂層2，所述MOSFET晶片上表面I設有源極和柵極，下表面設有漏極，還包括導電基盤3、第一導電焊盤4和第二導電焊盤5，所述導電基盤3由散熱區31和基盤引腳區32組成，此基盤引腳區32由若干個相間排列的漏極引腳321組成，此漏極引腳321 —端與散熱區31端面電連接，所述散熱區31位於MOSFET晶片I正下方且與MOSFET晶片I下表面之間通過導電焊料層6電連接；所述第一導電焊盤4和第二導電焊盤5位於MOSFET晶片I另一側，第一導電焊盤4和第二導電焊盤5均包括焊接區7和引腳區8，焊接區7與引腳區8的連接處具有一折彎部9，從而使得焊接區7高於引腳區8 ;一鋁導體帶10跨接於所述MOSFET晶片I的源極與第一導電焊盤4的焊接區7之間，所述鋁導體帶10與MOSFET晶片I的源極的焊接條12至少為2條且相間排列；一金屬線11跨接於所述MOSFET晶片I的柵極與第二導電焊盤5的焊接區7之間。
上述第一導電焊盤4和第二導電焊盤5各自的焊接區7與MOSFET晶片位於同一水平面。上述第一導電焊盤4的引腳區由至少四根源極引腳組成。上述漏極引腳321的數目為四根。實施例2 :—種四方扁平型功率MOS晶片封裝結構，包括MOSFET晶片I、環氧樹脂層2，所述MOSFET晶片上表面I設有源極和柵極，下表面設有漏極，還包括導電基盤3、第一導電焊盤4和第二導電焊盤5，所述導電基盤3由散熱區31和基盤引腳區32組成，此基盤引腳區32由若干個相間排列的漏極引腳321組成，此漏極引腳321 —端與散熱區31端面電連接，所述散熱區31位於MOSFET晶片I正下方且與MOSFET晶片I下表面之間通過導電焊料層6電連接；所述第一導電焊盤4和第二導電焊盤5位於MOSFET晶片I另一側，第一導電焊盤4和第二導電焊盤5均包括焊接區7和引腳區8，焊接區7與引腳區8的連接處具有一折彎部9，從而使得焊接區7高於引腳區8 ;—鋁導體帶10跨接於所述MOSFET晶片I 的源極與第一導電焊盤4的焊接區7之間，所述鋁導體帶10與MOSFET晶片I的源極的焊接條12至少為2條且相間排列；一金屬線11跨接於所述MOSFET晶片I的柵極與第二導電焊盤5的焊接區7之間。上述鋁導體帶10寬厚比為I :10 15。上述至少2條焊接條12的排列方式為平行設置。上述第二導電焊盤5的引腳區由一根柵極引腳組成。上述實施例只為說明本發明的技術構思及特點，其目的在於讓熟悉此項技術的人士能夠了解本發明的內容並據以實施，並不能以此限制本發明的保護範圍。凡根據本發明精神實質所作的等效變化或修飾，都應涵蓋在本發明的保護範圍之內。
權利要求
1.一種四方扁平型功率MOS晶片封裝結構，包括MOSFET晶片(I )、環氧樹脂層(2)，所述MOSFET晶片上表面(I)設有源極和柵極，下表面設有漏極，其特徵在於還包括導電基盤(3)、第一導電焊盤(4)和第二導電焊盤(5)，所述導電基盤(3)由散熱區(31)和基盤引腳區(32)組成，此基盤引腳區(32)由若干個相間排列的漏極引腳(321)組成，此漏極引腳(321)一端與散熱區(31)端面電連接，所述散熱區(31)位於MOSFET晶片(I)正下方且與MOSFET晶片(I)下表面之間通過導電焊料層(6)電連接；所述第一導電焊盤(4)和第二導電焊盤(5)位於MOSFET晶片(I)另一側，第一導電焊盤(4)和第二導電焊盤(5)均包括焊接區(7)和引腳區(8)，焊接區(7)與引腳區(8)的連接處具有一折彎部(9)，從而使得焊接區(7)高於引腳區(8);—鋁導體帶(10)跨接於所述MOSFET晶片(I)的源極與第一導電焊盤(4)的焊接區(7)之間，所述鋁導體帶(10)與MOSFET晶片(I)的源極的焊接條(12)至少為2條且相間排列；一金屬線(11)跨接於所述MOSFET晶片(I)的柵極與第二導電焊盤(5)的焊接區(7)之間。
2.根據權利要求I所述的功率MOS晶片封裝結構，其特徵在於所述第一導電焊盤(4)和第二導電焊盤(5)各自的焊接區(7)與MOSFET晶片位於同一水平面。
3.根據權利要求I所述的功率MOS晶片封裝結構，其特徵在於所述鋁導體帶(10)寬厚比為1:10 15。
4.根據權利要求I所述的功率MOS晶片封裝結構，其特徵在於所述至少2條焊接條(12)的排列方式為平行設置。
5.根據權利要求I所述的功率MOS晶片封裝結構，其特徵在於所述第一導電焊盤(4)的引腳區由至少四根源極引腳組成。
6.根據權利要求I所述的功率MOS晶片封裝結構，其特徵在於所述第二導電焊盤(5)的引腳區由一根柵極引腳組成。
7.根據權利要求I所述的功率MOS晶片封裝結構，其特徵在於所述漏極引腳(321)的數目為四根。
全文摘要
本發明公開一種四方扁平型功率MOS晶片封裝結構，其導電基盤由散熱區和基盤引腳區組成，此基盤引腳區由若干個相間排列的漏極引腳組成，此漏極引腳一端與散熱區端面電連接，所述散熱區位於MOSFET晶片正下方且與MOSFET晶片下表面之間通過導電焊料層電連接；所述第一導電焊盤和第二導電焊盤位於MOSFET晶片另一側，第一導電焊盤和第二導電焊盤均包括焊接區和引腳區，焊接區與引腳區的連接處具有一折彎部；一鋁導體帶跨接於所述MOSFET晶片的源極與第一導電焊盤的焊接區之間，所述鋁導體帶與MOSFET晶片的源極的焊接條至少為2條且相間排列。本發明功率MOS晶片封裝結構有利於減少歐姆接觸電阻，提高了電性能指標，同時也減少熱量的產生。
文檔編號H01L23/488GK102842548SQ20121030209
公開日2012年12月26日 申請日期2012年8月23日 優先權日2012年8月23日
發明者胡乃仁, 楊小平, 李國發, 鍾利強 申請人:蘇州固鎝電子股份有限公司