一種tdiccd模擬信號發生器的製作方法
2023-05-22 10:35:56 1
專利名稱：一種tdi ccd模擬信號發生器的製作方法
技術領域：
本發明涉及了一種信號發生器，特別是一種TDI CXD模擬信號發生器。
背景技術：
TDI C⑶是一種時間延遲積分型(XD，通過多次曝光累積電荷的方法來提高靈敏度。與一般CXD相比，TDI C⑶不僅成像靈敏度高而且在低照度下有較高的信噪比，被廣泛應用於航空航天、醫療器械和攝像器材等領域。由於TDI CXD器件工藝複雜、價格昂貴，直接用於調試開發CCD信號處理電路時會有一定的風險，而且其驅動信號要求複雜，多電源供電，有可能在實驗中因所開發電路不夠完善或操作失誤而造成不必要的損失。為了避免直接調試開發CCD信號處理電路帶來的風險，需要對TDI CCD器件的輸出信號進行模擬。目前的方法有直接用硬體電路模擬出CCD器件的功能，並得到相應輸出信號，但其存在的硬體電路調試複雜、開發周期長、輸出信號周期不可調等缺陷。
發明內容
本發明的目的是提供一種TDI CXD模擬信號發生器，用於產生代替TDI CXD輸出信號的模擬信號。具體技術方案如下包括時序發生電路，信號合成電路，濾波電路以及供電電源電路，所述的時序發生電路包括晶振、CPLD器件、撥碼開關和反相器；所述的CPLD器件共產生五路信號轉移門控信號TG、復位信號RG、電荷累加信號SG、復位電平採樣信號SHP和信號電平採樣信號SHD ； 連接關係為由晶振產生的脈衝信號作為CPLD的輸入時鐘，由撥碼開關得到的高低電平信號作為控制調節CPLD輸出信號周期的輸入信號；CPLD產生的復位信號RG以及電荷累加信號SG經反相器後送入信號合成電路，經信號合成電路後初步得到TDI CCD的模擬信號，然後經濾波電路後最終輸出TDI CCD模擬信號；時序發生電路、信號合成電路和濾波電路所需電壓都由供電電源電路提供。時序發生電路產生的五路信號轉移門控信號TG、復位信號RG、電荷累加信號SG、 復位電平採樣信號SHP和信號電平採樣信號SHD的作用分別為轉移門控信號TG用於信號 RG和SG中有效像元的定位TG低電平時，RG和SG才有像元信號，在TG高電平時，RG為高電平，SG為低電平。由於TDI C⑶輸出信號的一個有效像元周期中包括復位幹擾電平、復位電平和信號電平。故復位信號RG的一個有效像元周期中高電平持續時間與TDI CCD的一個有效像元周期中的復位幹擾電平持續時間相同；電荷累加信號SG的一個有效像元周期中高電平持續時間與TDI CCD —個有效像元周期中的復位幹擾電平和復位電平持續時間的累加和相同。將RG和SG信號疊加後即可得到TDI CCD的模擬信號。復位電平採樣信號 SHP和信號電平採樣信號SHD的上升沿分別對應於TDI CXD —個有效像元周期的復位電平和信號電平，其可用作相關雙採樣電路中的控制時序。晶振為20MHz的有源晶振。CPLD 器件採用 Altera 公司的 EPM7U8。
時序發生電路中的反相器採用74HCM0。
撥碼開關是二進位輸入十進位輸出類型的10位撥碼開關。通過調節撥碼開關，可模擬出不同積分時間下的TDI CCD輸出信號的模擬信號。
信號合成電路包括兩個三極體器件和一個反相器；其連接關係為CPLD產生的復位信號RG以及電荷累加信號SG分別經過反相器後輸入兩個三極體器件的基級，復位信號 RG以及電荷累加信號SG經放大後分別在兩個三極體的集電極輸出，經同一個上拉電阻後得到合成信號，並經反相器後輸出合成信號。
信號合成電路包括的三極體器件採用9018，所述的反相器採用74H⑶40。
濾波電路包括運算放大器；其連接關係為信號合成電路的輸出合成信號輸入運算放大器的同相輸入端，運算放大器的輸出端經反饋電路後輸入運算放大器的反相輸入端。
濾波電路包括的運算放大器採用AD744。
供電電源電路由AC/DC電源模塊和線性穩壓管組成；交流電經過AC/DC電源模塊轉換為直流電，然後分別經過線性穩壓管為晶振、CPLD、撥碼開關、反相器、信號合成電路以及濾波電路供電。
有益效果
本發明提供的TDI CXD模擬信號發生器，可更全面的模擬TDI C⑶輸出信號，用作 CCD成像系統開發中信號處理電路的輸入信號，進行電路的調試，從而可縮短CCD成像系統的開發周期。而且，本發明提供的TDI CCD模擬信號發生器操作簡單，使用方便，只需外接220V、50Hz交流電，即可得到TDI CXD的模擬信號。同時可以通過調節撥碼開關來模擬出不同積分時間下的TDI CCD輸出信號的模擬信號，與現有的模擬CCD器件功能的裝置相比，具有結構簡單、調試時間短、周期可調、應用更廣泛等優點。四
圖1為TDI CXD模擬信號發生器系統框圖
圖2為TDI CXD模擬信號發生器電路原理圖
圖2中data9示意了 10位撥碼開關中的一位控制信號
圖3為供電電源電路連接示意圖
圖4A是信號合成原理整體示意圖
圖4B為信號合成原理細節示意圖
圖5為TG信號的產生流程圖五具體實施方式
本發明提供了一種TDI C⑶模擬信號發生器，結合圖1、圖2、圖3、圖4A、圖4B和圖5做進一步的說明
本發明提供的TDI CCD模擬信號發生器包括時序發生電路，信號合成電路，濾波電路以及供電電源電路。其中，時序發生電路包括晶振、CPLD器件、撥碼開關和反相器。本實施例中，晶振為20MHz的有源晶振，CPLD器件選用的是Altera公司的EPM7U8，撥碼開關選用的是二進位輸入十進位輸出類型的10位撥碼開關，反相器選用的是74HC540 ；信號合成電路中，包括兩個三極體9018器件和一個74HC540反相器；濾波電路中，包括運算放大器AD744。晶振所需供電電壓為+5V，晶振上電後即可輸出20MHz的時鐘信號；EPM7U8器件的 25管腳作為時鐘信號的輸入端，15至觀管腳中除19、23、25、26管腳外，均作為10位撥碼開關控制信號的輸入端，如圖2所示，EPM7U8器件的觀管腳做為10位撥碼開關中一位控制信號(data9)的輸入端，上電後，EPM7U8即可按照預下載的程序從M至58管腳分別輸出邏輯信號RG、SG、TG、SHP和SHD。為了提高EPM7U8器件的帶負載能力，將邏輯信號RG 和SG分別輸入給反相器74HC540的2和3管腳，然後經74HC540的18和17管腳輸出反相後的信號RGO和SG0，並將其分別作為信號合成電路中兩個三極體器件9018的基級(b)輸入信號，信號經放大後分別在三極體的集電極(c)輸出，在集電極(c)輸出的兩路信號經同一個上拉電阻接+5V電壓並得到TDI CXD的初步合成信號，然後將其輸入給74HC540反相器的4管腳，最後經反相器的16管腳輸出合成信號0S0，如圖2所示。信號合成電路的輸出信號OSO送入運算放大器AD744的同相輸入端(+IN)，AD744輸出端(OUTPUT)經反饋電路後接反相輸入端(-IN)，反饋分壓比值為3.2，AD744所需供電電壓為士5V，上電後即可輸出 TDIC⑶輸出信號的模擬信號，即圖2中所注OS。
本實施例中，供電電源電路包括AC/DC電源模塊和線性穩壓管。供電電源電路可輸出晶振、CPLD、撥碼開關、反相器和信號合成電路所需的+5V電壓，信號濾波輸出電路所需的士5V電壓。連接關係如圖3所示，AC/DC電源模塊輸入端接220V、50Hz交流電，在輸出端得到直流電壓士 12V，+12V直流電壓作為線性穩壓管7805的輸入信號，在7805輸出端得到+5V直流電壓；-12V直流電壓作為線性穩壓管7905的輸入信號，在7905輸出端得到-5V 直流電壓。另外，本實施例中供電電源電路可由其他能輸出士5V直流電壓、1.5A電流的電源代替。
本實施例中，時序發生電路共產生了五路信號，分別為轉移門控信號TG、復位信號RG、電荷累加信號SG、復位電平採樣信號SHP、信號電平採樣信號SHD，如圖4A、4B所示。 其中，圖4A是信號合成原理整體示意圖，圖中包括兩個周期的信號，一個周期中又包括偽像元、光暗像元和有效像元，圖4A虛線框中所示的即為有效像元。圖4B為信號合成原理細節示意圖，是將圖4A虛線框放大後的TG信號低電平時的前幾個有效像元周期的信號波形，一個有效像元周期又由復位幹擾電平、復位電平和信號電平組成，如圖4B中所注的TDI CCD的模擬信號OS。在五路信號中，轉移門控信號TG用於RG和SG信號中有效像元的定位 TG低電平時，RG和SG才有像元信號，在TG高電平時，RG為高電平，SG為低電平。復位信號RG的一個有效像元周期中高電平持續時間與TDICCD —個有效像元周期中的復位幹擾電平持續時間相同，本實施例中為50ns，電荷累加信號SG的一個有效像元周期中高電平持續時間與TDI CCD 一個有效像元周期中的復位幹擾電平和復位電平持續時間的累加和相同， 本實施例中為250ns，而且RG和SG信號與OS信號沒有相位差。復位信號RG和電荷累加信號SG用作信號合成電路的輸入信號，用於完成信號的合成，得到TDICCD的模擬信號OS。復位電平採樣信號SHP和信號電平採樣信號SHD的上升沿分別對應於TDI CXD—個有效像元周期的復位電平和信號電平，其可用作相關雙採樣電路中的控制時序。
本實施例中，上述五路信號的產生是藉助Quartus II軟體平臺，用Verilog HDL 語言編程實現的。編程前要明確兩點第一，要明確CPLD器件的輸入時鐘頻率clk，本實施例中晶振選用的是20MHz，故CPLD器件的輸入時鐘頻率elk為20MHz。第二，明確CPLD外來控制信號的範圍data，本實施例子撥碼開關是10位的，故控制信號範圍data是0 1023，即CPLD輸出信號的可調周期範圍是0 1023個輸入時鐘周期。以TG信號為例，其產生流程如圖5所示，編程步驟為第一步，初始化計數器counter、TG信號一個周期中高電平時間對應的輸入時鐘elk的個數high，以及TG信號一個周期對應的輸入時鐘elk的個數 period。第二步，檢測輸入時鐘elk的上升沿，並進行計數。當計數器counter不大於high 時，TG信號置為1 ；當計數器counter大於high且小於period與data之和時，TG信號置為0 ；當計數器counter大於period與data之和時，TG信號置為0、計數器counter清零， 至此產生了 TG信號的一個周期。第三步，循環第二步，即可產生完整的TG信號。
如果想產生不同時序的邏輯信號，可自行編程並下載到CPLD器件中。
權利要求
1.一種TDI CCD模擬信號發生器，包括時序發生電路，信號合成電路，濾波電路以及供電電源電路，所述的時序發生電路包括晶振、CPLD器件、撥碼開關和反相器；所述的CPLD器件共產生五路信號轉移門控信號TG、復位信號RG、電荷累加信號SG、復位電平採樣信號 SHP和信號電平採樣信號SHD ；連接關係為由晶振產生的脈衝信號作為CPLD的輸入時鐘， 由撥碼開關得到的高低電平信號作為控制調節CPLD輸出信號周期的輸入信號；CPLD產生的復位信號RG以及電荷累加信號SG經反相器後送入信號合成電路，經信號合成電路後初步得到TDI CCD的模擬信號，然後送入濾波電路，最終輸出TDI CCD的模擬信號；時序發生電路、信號合成電路和濾波電路所需電壓都由供電電源電路提供。
2.如權利要求1所述的TDICCD模擬信號發生器，其特徵在於所述的晶振為20MHz的有源晶振。
3.如權利要求1所述的TDICCD模擬信號發生器，其特徵在於所述的CPLD器件採用 Altera 公司的 EPM7U8。
4.如權利要求1所述的TDICCD模擬信號發生器，其特徵在於所述的撥碼開關是二進位輸入十進位輸出類型的10位撥碼開關。
5.如權利要求1所述的TDICCD模擬信號發生器，其特徵在於所述的反相器採用 74HC540。
6.如權利要求1所述的TDICCD模擬信號發生器，其特徵在於信號合成電路包括兩個三極體器件和一個反相器；其連接關係為CPLD產生的復位信號RG以及電荷累加信號SG 分別經過反相器後輸入給兩個三極體器件的基級，復位信號RG以及電荷累加信號SG經放大後分別在兩個三極體的集電極輸出，並經同一個上拉電阻後得到合成信號，並經反相器後輸出。
7.如權利要求6所述的TDICCD模擬信號發生器，其特徵在於所述的信號合成電路包括的三極體器件採用9018，所述的反相器採用74H⑶40。
8.如權利要求1所述的TDIC⑶模擬信號發生器，其特徵在於濾波電路包括運算放大器；其連接關係為信號合成電路的輸出合成信號輸入運算放大器的同相輸入端，運算放大器的輸出端經反饋電路後輸入運算放大器的反相輸入端。
9.如權利要求8所述的TDICCD模擬信號發生器，其特徵在於所述的濾波電路包括的運算放大器採用AD744。
全文摘要
本發明涉及一種TDI CCD模擬信號發生器，用於產生TDI CCD輸出信號的模擬信號，解決TDI CCD不宜在調試開發TDI CCD信號處理電路中反覆試驗的弊端。具體包括時序發生電路，信號合成電路，濾波電路以及供電電源電路。時序發生電路產生邏輯信號脈衝，經信號合成電路後初步得到TDI CCD輸出信號的模擬信號，然後經濾波電路後最終得到TDI CCD輸出信號的模擬信號。本發明提供的TDI CCD模擬信號發生器，可通過調節模擬信號的周期來模擬出不同積分時間下的TDI CCD輸出信號的模擬信號，從而代替TDI CCD輸出信號用於TDI CCD信號處理電路的開發。
文檔編號G01R31/26GK102545841SQ20121004887
公開日2012年7月4日 申請日期2012年2月28日 優先權日2012年2月28日
發明者於苒, 劉有軍, 劉榮黎, 陸建榮 申請人:北京工業大學