電子熔絲裝置及其校正方法與操作電子熔絲裝置的方法

2023-05-22 19:26:41 2

專利名稱：電子熔絲裝置及其校正方法與操作電子熔絲裝置的方法
技術領域：
本發明是關於電子熔絲(efuse)裝置，且特別是關於電子熔絲裝置及其校正方法 與操作電子熔絲裝置的方法。
背景技術：
現在，電子熔絲熔斷(blow)是電子熔絲應用的重要操作，且其性能取決於熔斷 電壓及熔斷時間。每百萬元件中的缺陷元件數(defectsparts per million，以下簡稱為 DPPM)測試是電子熔絲應用中十分重要的課題。如果電子熔絲陣列的熔斷條件並不穩定， 那麼熔斷的電子熔絲的電阻值將會改變，所以其滿足DPPM測試的結果，因此電子熔絲陣列 的成品率(yield)將會降低。然而，在實踐中，電子熔絲陣列的熔斷條件並不能達到最佳控 制。因此，亟需提供一種電子熔絲裝置與一種能夠校正從電子熔絲陣列讀取的數據的 校正方法，從而改善電子熔絲陣列的成品率。

發明內容
為解決以上技術問題，本發明提供了一種電子熔絲裝置及其校正方法與操作電子 熔絲裝置的方法。本發明提供了 一種電子熔絲裝置，用於根據地址數據記錄輸入數據，所述電子熔 絲裝置包含第一檢查比特產生器，用於接收輸入數據，並根據輸入數據用預定錯誤校正碼 產生第一檢查比特數據；程序設計單元，用於根據輸入數據、地址數據及第一檢查比特數據 產生多個熔斷信號；以及電子熔絲陣列，用於接收多個熔斷信號及地址數據，其中輸入數據 及第一檢查比特數據是根據多個熔斷信號及地址數據被記錄在電子熔絲陣列之中。本發明提供了 一種電子熔絲裝置，用於根據地址數據記錄輸入數據，所述電子熔 絲裝置包含第一檢查比特產生器，用於接收輸入數據，並根據輸入數據用預定錯誤校正碼 產生第一檢查比特數據；程序設計單元，耦接於第一檢查比特產生器，用於根據輸入數據、 地址數據及第一檢查比特數據產生多個熔斷信號；電子熔絲陣列，用於根據多個熔斷信號 及地址數據將輸入數據及第一檢查比特數據記錄在電子熔絲陣列之中；第二檢查比特產生 器，耦接於電子熔絲陣列，用於根據地址數據從電子熔絲陣列讀取記錄數據，並根據記錄數 據用預定錯誤校正碼產生第二檢查比特數據；徵狀產生器，耦接於第二檢查比特產生器，用 於根據第二檢查比特數據產生校正數據；以及校正器，耦接於電子熔絲陣列與徵狀產生器， 用於從電子熔絲陣列讀取記錄數據的第一部分，並用校正數據校正記錄數據的第一部分以 產生輸出數據。 本發明提供了一種校正方法，用於校正電子熔絲裝置，所述校正方法包含提供輸 入數據；根據輸入數據用預定錯誤校正碼，產生第一檢查比特數據；根據輸入數據、地址數 據及第一檢查比特數據，產生多個熔斷信號；根據多個熔斷信號及地址數據，將輸入數據及 第一檢查比特數據記錄在電子熔絲陣列之中；根據地址數據，從電子熔絲陣列讀取記錄數據；根據記錄數據用預定錯誤校正碼，產生第二檢查比特數據；根據第二檢查比特數據，產 生校正數據；以及用校正數據，校正記錄數據的第一部分以產生輸出數據，其中，記錄數據 的第一部分對應於輸入數據。本發明提供了一種操作電子熔絲裝置的方法，所述方法包含接收輸入數據；根 據輸入數據用預定錯誤校正碼，產生第一檢查比特數據；將輸入數據記錄到電子熔絲裝置 之中；以及將第一檢查比特數據記錄在非易失性存儲器中。本發明提供的電子熔絲裝置及其校正方法與操作電子熔絲裝置的方法，用錯誤校 正碼校正從電子熔絲陣列讀取的數據，提高了電子熔絲陣列的成品率。


圖1是根據本發明實施方式的電子熔絲裝置的示意圖。圖2是根據本發明實施方式在圖1的電子熔絲裝置中的程序設計單元的示意圖。圖3是圖2中的熔斷使能信號WPL1-WPLn的示意圖。圖4是圖1的電子熔絲陣列及同位數據PD的布置的示意圖。圖5是根據本發明圖1的電子熔絲裝置中的校正器的實施方式的示意圖。圖6是根據本發明圖1的電子熔絲裝置中的校正器的另一實施方式的校正單元的 示意圖。圖7是根據本發明實施方式的電子熔絲裝置的校正方法的流程圖。
具體實施方式
在說明書及權利要求書當中使用了某些詞彙來指稱特定的元件。所屬技術領域的 技術人員應可理解，硬體製造商可能會用不同的名詞來稱呼同一個元件。本說明書及權利 要求書並不以名稱的差異作為區分元件的方式，而是以元件在功能上的差異作為區分的準 貝U。在說明書及權利要求書中所提及的「包含」為開放式的用語，因此，應解釋成「包含但不 限定在」。此外，「耦接」一詞在此包含任何直接及間接的電氣連接手段。因此，如果文中描 述第一裝置耦接於第二裝置，那麼代表第一裝置可直接電氣連接於第二裝置，或通過其它 裝置或連接手段間接地電氣連接到第二裝置。本發明提供一種電子熔絲裝置。圖1是根據本發明實施方式的電子熔絲裝置1的 示意圖。在圖1中，電子熔絲裝置1包含第一檢查比特(check-bit)產生器10、程序設計單 元11、電子熔絲陣列12、第二檢查比特產生器13、徵狀(syndrome)產生器14以及校正器 15。電子熔絲裝置1接收輸入數據DI並根據地址數據ADD將輸入數據DI記錄在電子熔絲 陣列12中。第一檢查比特產生器10接收輸入數據DI，並根據輸入數據DI用預定錯誤校正 碼產生第一檢查比特數據CBl。在本實施方式中，漢明碼(Hamming code)作為預定錯誤校 正碼的範例給出。舉例來說，具有8個比特的輸入數據DI是「1100 0100」。第一檢查比特 數據CBl的比特數是4 ( = log28+l)。輸入數據DI與第一檢查比特數據CBl結合以產生具 有 12 個比特的同位(parity)數據 PD( =「P1 P2 P3 P4P5 P6 P7 P8 P9 PlO Pll P12」)， 其中輸入數據DI的比特「1100 0100」被分別安排在同位數據PD的比特P3、P5、P6、P7、P9、 P10、Pll及Ρ12的位置，而第一檢查比特數據CBl的四個比特Cl、C2、C3及C4被分別安排 在同位數據PD的比特PI、Ρ2、Ρ4及Ρ8的位置。同位資料PD表示為
PD = Pl P2 P3 P4 P5 P6 P7 P8 P9 PlO Pll P12= Cl C2 1 C3 1 0 0 C4 0 1 0 0,其中，

Cl (Pl) :P3 P5 P7 P9 Pll = 1 1 0 0 0 = 0，C2(P2) :P3 P6 P7 PlO Pll = 1 0 0 1 0 = 0，C3(P4) :P5 P6 P7 P12 = 1 0 0 0 = 1，以及C4(P8) :P9 PlO Pll P12 = 0 1 0 0 = 1。因此，第一檢查比特數據CBl的四個比特C1、C2、C3及C4分別是0、0、1與1。在第一檢查比特產生器10產生第一檢查比特數據CBl之後，程序設計單元11接 收輸入數據DI與第一檢查比特數據CBl。在程序設計單元11中，輸入數據DI與第一檢查 比特數據CBl用具有12個比特的同位數據PD( 「0011 1001 0100」)表示。請參考圖2，圖2是根據本發明上述實施方式在圖1的電子熔絲裝置中的程序設計 單元11的示意圖。程序設計單元11包含多個移位寄存器(shift register) ZO1IOn與多 個邏輯門21^2、。移位寄存器ZO1IOn串聯耦接，且每一個移位寄存器由時鐘信號CLK與 寫入使能信號WE控制，寫入使能信號TO指示可熔斷電子熔絲陣列12以記錄輸入數據DI 與第一檢查比特數據CBl，或指示可記錄輸入數據DI與第一檢查比特數據CBl。第一移位 寄存器20i進一步接收脈衝信號WDI。移位寄存器ZO1IOn根據脈衝信號WDI、時鐘信號CLK 與寫入使能信號WE分別產生一次性(one-shot)熔斷使能信號WPL1-WPI^熔斷使能信號 WPL1-WPLn被先後激活，如圖3所示。圖3是圖2中的熔斷使能信號WPLtl-WPLn的示意圖，其 中，「 1」代表熔斷使能信號已被激活，而「0」代表熔斷使能信號未被激活。舉例來說，熔斷 使能信號WPL1在周期T1中被激活，熔斷使能信號WPL2在周期T2中被激活，……，熔斷使 能信號WPLn在周期Tn中被激活。在某些實施方式中，一次性熔斷使能信號WPL1-WPLn由時鐘源(clock source)產 生。請參考圖2。在圖2中，邏輯門(與門)21f21n接收同位數據PD、地址數據ADD、寫 入使能信號WE及熔斷使能信號WPL1-WPLntl邏輯門(與門)21f21n根據同位數據PD、地址數 據ADD及熔斷使能信號WPL1-WPLn產生熔斷信號BS1-BSntl詳細來說，邏輯門(與門)21f21n 中的每一個接收同位數據PD的一個比特PD [χ]、地址數據ADD以及熔斷使能信號WPL1-WPLn 並產生一個對應熔斷信號，其中KxS 12 (本實施方式中同位數據PD的比特數)。舉例 來說，邏輯門(與門Ul1接收同位數據PD的第一比特PD[1](也即「PI，，)、地址數據ADD以 及熔斷使能信號WPL1-WPLn的第一個(也即「WPL/』)，並產生對應熔斷信號。電子熔絲陣列12接收地址數據ADD並從程序設計單元11接收熔斷信號BS。電 子熔絲陣列12的單元格根據熔斷信號BS及地址數據ADD熔斷。在上述實施方式中，因熔 斷信號BS是根據同位資料PD與熔斷使能信號WPL1-WPLn產生，因此根據地址數據ADD，通 過字符熔斷(word-blowing)機制，同位數據PD的輸入數據DI與第一檢查比特數據CBl被 記錄在電子熔絲陣列12的對應單元格之中。在另一實施方式中，根據熔斷信號BS及地址 數據ADD，第一檢查比特數據CBl可被記錄在不同在電子熔絲裝置1的另一非易失性存儲 器之中。請參考圖4，圖4是圖1的電子熔絲陣列及同位數據PD的布置的示意圖。在圖4 中，電子熔絲陣列12包含多個行與多個列。同位數據PD被記錄在同一行(row)中，其中輸入數據DI被記錄在一組聚集(congregated)單元格中，而第一檢查比特數據CBl被記錄在輸入數據DI之後的另一組聚集單元格中。在某些實施方式中，同位數據PD的輸入數據DI 與第一檢查比特數據CBl可按任意順序記錄在電子熔絲陣列12的相同行中。第二檢查比特產生器13根據地址數據ADD從電子熔絲陣列12讀取記錄數據RD， 並根據記錄數據RD用預定錯誤校正碼產生第二檢查比特數據CB2。記錄數據RD有兩個部 分第一部分RD_1是有關於輸入數據DI ；第二部分RD_2是有關於第一檢查比特數據CBl。 對於具有12個比特的記錄數據RD(=「R1 R2 R3 R4 R5 R6 R7 R8 R9R10 Rll R12」)，記 錄數據RD的第一部分RD_1被分別安排在比特R3、R5、R6、R7、R9、RIO、Rll與P12的位置， 而記錄數據RD的第二部分RD_2被分別安排在比特Rl、R2、R4與R8的位置。因此，記錄數 據RD的第一部分RD_1與第二部分RD_2的比特的位置，與同位數據PD的輸入數據DI及第 一檢查比特數據CBl的比特的位置對應。第二檢查比特數據CB2具有四個比特RC1、RC2、 RC3及RC4，其值通過下列等式獲得RCl :R1 R3 R5 R7 R9 R11，RC2 :R2 R3 R6 R7 RlO Rll，RC3 :R4 R5 R6 R7 R12,以及RC4 :R8 R9 RlO Rll R12。徵狀產生器14接收具有比特RC1、RC2、RC3與RC4的第二檢查比特數據CB2。徵 狀產生器14根據第二檢查比特數據CB2確定記錄數據RD的第一部分RD_1是否正確，並根 據確定結果產生校正資料CD。記錄數據RD的第一部分RD_1與校正數據CD具有相同的長 度，都具有8個比特。如果RC4 RC3 RC2 RCl = 0000，徵狀產生器14確定記錄數據RD的第 一部分RD_1是正確的。也就是，輸入數據ID被正確地記錄在電子熔絲陣列12中。在這種 情況下，徵狀產生器14產生校正數據CD 「0000 0000」。如果RC4 RC3 RC2 RCl =0011，徵 狀產生器14確定記錄數據RD的比特R3(屬在第一部分RD_1)是不正確的。也就是，輸入 數據ID的最左端的比特「1」被不正確地記錄在電子熔絲陣列12中。在這種情況下，徵狀 產生器14產生校正數據CD 「1000 0000」。校正器15根據地址數據ADD從電子熔絲陣列12讀取記錄數據RD的第一部分 RD_1，並接收校正數據⑶。記錄數據RD的第一部分RD_1的比特分別對應於校正數據⑶ 的比特。校正器15用校正數據⑶校正記錄數據RD的第一部分RD_1，以產生輸出數據DO。 請參考圖5，圖5是根據本發明圖1的電子熔絲裝置中的校正器實施方式的示意圖。在某 些實施方式中，校正器15包含異或門50，上述異或門50接收記錄數據RD的第一部分RD_1 與校正數據⑶並產生輸出數據DO。在記錄數據RD的比特R3是不正確的情況下，通過對記 錄數據RD的第一部分RD_1與校正數據⑶執行異或門50的邏輯程序，校正記錄數據RD的 比特R3。因此，輸出數據DO等於輸入數據DI。在某些實施方式中，校正器15包含多個校正單元。請參考圖6，圖6是根據本發明 圖1的電子熔絲裝置中的校正器的另一實施方式的校正單元示意圖，校正單元6作為範例 示出。每一個校正單元6包含開關(switch)60及反向器(inverter)61。開關60接收記 錄數據RD的第一部分RD_1的一個比特RD_1 [Y]，並且開關60由校正數據⑶的對應比特 ⑶[Y]控制，其中1 < YS 8(本實施方式中的記錄數據RD的第一部分RD_1的比特數)。如 果記錄數據RD的第一部分RD_1的比特RD_1 [Y]需要被校正，那麼根據校正數據⑶的對應比特⑶[Y]開關60被關閉，且記錄數據RD的第一部分RD_1的不正確比特被反向器61反 向，以作為輸出數據DO的比特DO[Y]。通過多個校正單元的操作，輸出數據DO被校正為與 輸入數據DI相等。
根據上述描述，錯誤校正碼被應用於電子熔絲裝置1。通過程序設計單元11的操 作，電子熔絲陣列12的單元格通過字符熔斷機制被熔斷。從電子熔絲陣列12讀取的數據 可用錯誤校正碼被校正，因此提高了電子熔絲陣列的成品率。
圖7是根據本發明實施方式的電子熔絲裝置的校正方法的流程圖。所述校正方法 將根據圖1及圖7描述。首先，提供用於記錄的輸入數據DI (步驟S70)，也即電子熔絲裝置 1接收輸入數據DI。電子熔絲裝置1的第一檢查比特產生器10根據輸入數據DI用預定錯 誤校正碼產生第一檢查比特數據CBl (步驟S71)。提供脈衝信號WDI、時鐘信號CLK及寫入 使能信號WE (步驟S72)，其中寫入使能信號WE指示可熔斷電子熔絲裝置1的電子熔絲陣列 12以記錄輸入數據DI及第一檢查比特數據CBl，或指示可記錄輸入數據DI及第一檢查比 特數據CBl。電子熔絲裝置1的程序設計單元11根據脈衝信號WDI、時鐘信號CLK及寫入使 能信號WE產生熔斷使能信號WPL1-WPLn ；程序設計單元11根據熔斷使能信號WPL1-WPLn、輸 入數據DI、地址數據ADD及第一檢查比特數據CBl進一步產生熔斷信號BS (步驟S7!3)。在 上述實施方式中，根據熔斷信號BS與地址數據ADD，輸入數據DI及第一檢查比特數據CBl 被記錄在電子熔絲裝置1的電子熔絲陣列12之中(步驟S74)。在另一實施方式中，根據熔 斷信號BS及地址數據ADD，第一檢查比特數據CBl可被記錄在不同在電子熔絲裝置1的另 一非易失性存儲器之中。電子熔絲裝置1的第二檢查比特產生器13根據地址數據ADD從 電子熔絲陣列12讀取記錄數據RD，並根據記錄數據RD用預定錯誤校正碼產生第二檢查比 特數據CB2(步驟S7Q。電子熔絲裝置1的徵狀產生器14接收第二檢查比特數據CB2。徵 狀產生器14根據第二檢查比特數據CB2確定記錄數據RD的第一部分RD_1是否正確，並根 據確定結果產生校正資料⑶(步驟S76)。電子熔絲裝置1的校正器15接收記錄數據RD的 第一部分RD_1及校正數據⑶，用校正數據⑶校正記錄數據RD的第一部分RD_1，以產生輸 出數據DO (步驟S77)。
雖然本發明已以較佳實施方式揭露如上，然而其並非用於限定本發明，任何所屬 技術領域中的技術人員，在不脫離本發明的範圍內，可以做一些改動，因此本發明的保護範 圍應以權利要求所界定的範圍為準。
權利要求
1.一種電子熔絲裝置，用於根據地址數據記錄輸入數據，該電子熔絲裝置包含第一檢查比特產生器，用於接收該輸入數據，並根據該輸入數據用預定錯誤校正碼產 生第一檢查比特數據；程序設計單元，用於根據該輸入數據與該第一檢查比特數據產生多個熔斷信號；以及電子熔絲陣列，用於接收該多個熔斷信號與該地址數據，其中該輸入數據與該第一檢 查比特數據是根據該多個熔斷信號與該地址數據被記錄在該電子熔絲陣列之中。
2.如權利要求1所述的電子熔絲裝置，其特徵在於，該程序設計單元包含多個移位寄存器，用於分別產生多個熔斷使能信號；以及多個邏輯門，用於接收該輸入數據、該地址數據及該第一檢查比特數據，並根據該多個 熔斷使能信號、該輸入數據、該地址數據及該第一檢查比特數據產生該多個熔斷信號。
3.如權利要求2所述的電子熔絲裝置，其特徵在於，該多個移位寄存器中的每一個接 收脈衝信號、時鐘信號與寫入使能信號，其中該寫入使能信號指示熔斷該電子熔絲陣列以 記錄該輸入數據及該第一檢查比特數據，以及該多個移位寄存器根據該脈衝信號、該時鐘 信號與該寫入使能信號分別產生該多個熔斷使能信號。
4.如權利要求2所述的電子熔絲裝置，其特徵在於，該輸入數據與該第一檢查比特數 據結合以產生具有多個比特的同位數據，以及該多個熔斷使能信號分別對應於該同位數據 的該多個比特。
5.如權利要求4所述的電子熔絲裝置，其特徵在於，該多個邏輯門中的每一個接收該 同位數據的該多個比特中的一個、該地址數據與對應的熔斷使能信號，以及產生對應的熔 斷信號。
6.如權利要求5所述的電子熔絲裝置，其特徵在於，該電子熔絲陣列包含多個單元格， 該多個熔斷信號中的一個被提供到該多個單元格中的一個，以及該多個單元格中的每一個 根據該對應熔斷信號及該地址數據熔斷，以記錄該同位數據的該多個比特中的對應比特。
7.如權利要求1所述的電子熔絲裝置，其特徵在於，該電子熔絲裝置更包含第二檢查比特產生器，用於根據該地址數據從該電子熔絲陣列讀取記錄數據，並根據 該記錄數據用該預定錯誤校正碼產生第二檢查比特數據；徵狀產生器，用於接收該第二檢查比特數據，並根據該第二檢查比特數據產生校正數 據；以及校正器，用於根據該地址數據從該電子熔絲陣列讀取該記錄數據的第一部分，接收該 校正數據，並用該校正數據校正該記錄數據的該第一部分以產生輸出數據。
8.如權利要求1所述的電子熔絲裝置，其特徵在於，該預定錯誤校正碼是漢明碼。
9.如權利要求1所述的電子熔絲裝置，其特徵在於，根據該地址數據，該輸入數據與該 第一檢查比特數據被記錄在該電子熔絲陣列的相同行中。
10.如權利要求9所述的電子熔絲裝置，其特徵在於，該第一檢查比特數據位於該輸入 數據之後。
11.一種電子熔絲裝置，用於根據地址數據記錄輸入數據，該電子熔絲裝置包含第一檢查比特產生器，用於接收該輸入數據，並根據該輸入數據用預定錯誤校正碼產 生第一檢查比特數據；程序設計單元，耦接於該第一檢查比特產生器，用於根據該輸入數據、該地址數據與該第一檢查比特數據產生多個熔斷信號；電子熔絲陣列，用於根據該多個熔斷信號與該地址數據將該輸入數據與該第一檢查比 特數據記錄在該電子熔絲陣列之中；第二檢查比特產生器，耦接於該電子熔絲陣列，用於根據該地址數據從該電子熔絲陣 列讀取記錄數據，並根據該記錄數據用該預定錯誤校正碼產生第二檢查比特數據；徵狀產生器，耦接於該第二檢查比特產生器，用於根據該第二檢查比特數據產生校正 數據；以及校正器，耦接於該電子熔絲陣列與該徵狀產生器，用於從該電子熔絲陣列讀取該記錄 數據的第一部分，並用該校正數據校正該記錄數據的該第一部分以產生輸出數據。
12.如權利要求11所述的電子熔絲裝置，其特徵在於，該程序設計單元包含 串聯的多個移位寄存器，用於分別產生多個熔斷使能信號；以及多個邏輯門，用於接收該輸入數據、該地址數據及該第一檢查比特數據，並根據該多個 熔斷使能信號、該輸入數據、該地址數據及該第一檢查比特數據產生該多個熔斷信號。
13.如權利要求11所述的電子熔絲裝置，其特徵在於，該校正器包含多個校正單元，該多個校正單元中的每一個接收該記錄數據的該第一部分的比特，並 由該校正數據的對應比特控制，其中，該記錄數據的該第一部分的該比特根據該校正數據的該對應比特被校正。
14.如權利要求13所述的電子熔絲裝置，其特徵在於，該多個校正單元中的每一個包含開關，用於接收該記錄數據的該第一部分的該比特並由該校正數據的該對應比特控 制；以及反向器，耦接於該開關，其中，如果該記錄數據的該第一部分的該比特需要被校正，那麼該開關根據該校正數 據的該對應比特被關閉，且該記錄數據的該第一部分的該比特被該反向器反向。
15.如權利要求11所述的電子熔絲裝置，其特徵在於，該預定錯誤校正碼是漢明碼。
16.一種校正方法，用於校正電子熔絲裝置，該校正方法包含 提供輸入數據；根據該輸入數據用預定錯誤校正碼，產生第一檢查比特數據； 根據該輸入數據、地址數據及該第一檢查比特數據，產生多個熔斷信號； 根據該多個熔斷信號與該地址數據，將該輸入數據與該第一檢查比特數據記錄在電子 熔絲陣列中；根據該地址數據，從該電子熔絲陣列讀取記錄數據； 根據該記錄數據用該預定錯誤校正碼，產生第二檢查比特數據； 根據該第二檢查比特數據，產生校正數據；以及用該校正數據，校正該記錄數據的第一部分以產生輸出數據，其中，該記錄數據的該第 一部分對應於該輸入數據。
17.如權利要求16所述的校正方法，其特徵在於，該產生該多個熔斷信號的步驟包含 提供脈衝信號、時鐘信號與寫入使能信號，其中該寫入使能信號指示熔斷該電子熔絲陣列以用於記錄該輸入數據及該第一檢查比特數據；根據該脈衝信號、該時鐘信號及該寫入使能信號，產生多個熔斷使能信號；以及 根據該多個熔斷使能信號、該輸入數據、該地址數據及該第一檢查比特數據，產生該多 個熔斷信號。
18.如權利要求16所述的校正方法，其特徵在於，該產生該校正數據的步驟包含 根據該第二檢查比特數據，確定該記錄數據的該第一部分是否正確；以及根據確定結果產生該校正資料。
19.如權利要求16所述的校正方法，其特徵在於，該記錄數據的該第一部分與該校正 數據具有相同的長度，以及該輸出數據等於該輸入數據。
20.如權利要求16所述的校正方法，其特徵在於，根據該地址數據，該輸入數據與該第 一檢查比特數據被記錄在該電子熔絲陣列的相同行中。
21.一種操作電子熔絲裝置的方法，該方法包含 接收輸入數據；根據該輸入數據用預定錯誤校正碼，產生第一檢查比特數據； 將該輸入數據記錄到該電子熔絲裝置之中；以及 將該第一檢查比特數據記錄在非易失性存儲器中。
22.如權利要求21所述的操作該電子熔絲裝置的方法，其特徵在於，該方法更包含 接收地址數據；根據該輸入數據、該地址數據及該第一檢查比特數據，產生多個熔斷信號； 其中，該輸入數據與該第一檢查比特數據根據該多個熔斷信號與該地址數據被記錄在 該電子熔絲裝置中。
23.如權利要求22所述的操作該電子熔絲裝置的方法，其特徵在於，該產生該多個熔 斷信號的步驟包含接收脈衝信號、時鐘信號與寫入使能信號，其中該寫入使能信號指示記錄該輸入數據 及該第一檢查比特數據；根據該脈衝信號、該時鐘信號與該寫入使能信號，產生多個熔斷使能信號；以及 根據該多個熔斷使能信號、該輸入數據、該地址數據與該第一檢查比特數據，產生該多 個熔斷信號。
24.如權利要求23所述的操作該電子熔絲裝置的方法，其特徵在於，該非易失性存儲 器是該電子熔絲裝置本身，以及該輸入數據與該第一檢查比特數據結合以根據該多個熔斷 信號被記錄到該電子熔絲裝置之中。
25.如權利要求21所述的操作該電子熔絲裝置的方法，其特徵在於，該非易失性存儲 器是該電子熔絲裝置本身。
26.如權利要求25所述的操作該電子熔絲裝置的方法，其特徵在於，該輸入數據與該 第一檢查比特數據被記錄在該電子熔絲裝置的電子熔絲陣列的相同行中。
27.如權利要求21所述的操作該電子熔絲裝置的方法，其特徵在於，該預定錯誤校正 碼是漢明碼。
全文摘要
本發明提供一種電子熔絲裝置及其校正方法與操作電子熔絲裝置的方法，其中，電子熔絲裝置包含第一檢查比特產生器，用於接收輸入數據，並根據輸入數據用預定錯誤校正碼產生第一檢查比特數據；程序設計單元，用於根據輸入數據及第一檢查比特數據產生多個熔斷信號；以及電子熔絲陣列，用於接收多個熔斷信號及地址數據，其中輸入數據及第一檢查比特數據是根據多個熔斷信號及地址數據被記錄在電子熔絲陣列之中。從電子熔絲陣列讀取的數據被錯誤校正碼校正，提高了電子熔絲陣列的成品率。
文檔編號G11C29/42GK102034551SQ20101013033
公開日2011年4月27日 申請日期2010年3月23日 優先權日2009年10月7日
發明者黃睿夫 申請人:聯發科技股份有限公司