一種提高ldmos抗輻照特性的方法
2023-05-23 03:47:21 2
專利名稱：一種提高ldmos抗輻照特性的方法
技術領域：
本發明是關於集成電路抗輻照技術，具體涉及一種用於提高功率器件LDMOS抗輻 照性能的方法。
背景技術：
隨著射頻集成電路的發展以及無線通訊市場的不斷增大，射頻功率器件在無線通 訊如個人/家庭無線通訊設備，移動通訊設備甚至是軍用雷達等方面，受到的關注越來越 多，需求也越來越大。在射頻電路的收發系統中，功率放大器是一個非常重要的部分。功率 放大器通常要求處理大信號，並要求穩定性好，這就要求電路的核心功率元件需要有很好 的耐高壓能力和可靠性。基於矽材料的橫向雙擴散LDMOS電晶體，具有擊穿電壓較高、線 性度較好、可靠性能好以及成本低廉等優勢。從器件製備來看，LDMOS的製備工藝與現有的 CMOS工藝兼容，容易實現；LDMOS的尺寸，尤其是溝長，能夠隨著CMOS工藝的發展而顯著減 小，有利於獲得更好的高頻性能；與CMOS工藝兼容，也就意味著容易與其它電路系統集成， 同時，能夠簡化射頻功率放大器中的阻抗匹配。因此，LDMOS器件是實現集成的射頻功率放 大器(PA)的重要選擇。採用CMOS兼容技術製備LDM0S，最大的挑戰在於提高擊穿電壓。一 種改善器件的漂移區電場分布，提高耐高壓的辦法是一種新型的結構，肖韓等提出了一種 橫向雙擴散場效應電晶體的製備方法，申請號CN200810103871. 0。通過在常規LDMOS器件 的漂移區中同時引入RESURF結構以及介質區，以改善漂移區中電場的分布，提高器件的擊 穿電壓，我們將這結構稱之為 REDI LDMOS (RESURF and Dielectric Inserted LDMOS)。圖 1中給出了 η型LDMOS結構的剖面示意圖。和常規的LDMOS相比，該結構在器件的漂移區中 引入了 STI介質區以及P型摻雜區。引入P型摻雜區在於引入RESURF結構，以優化器件的 擊穿電壓和寄生電阻。引入STI介質的作用在於改善漂移區中的電場分布，讓漂移區中的 電力線集中在介電常數低於矽材料的介質區中，讓STI區域承受較大的電場。從而，降低體 區和漂移區PN結的電勢降和電場。半導體器件是組成集成電路的基本元件，χ射線、質子、中子、重粒子等輻照源在器 件中引起的效應直接影響著電路的可靠性。在傳統器件受輻照後，主要考慮輻照效應對器 件柵氧化層和隔離區的影響，在氧化層中產生電荷、界面處產生界面態等，例如引起閾值漂 移、跨導下降、亞閾擺幅增加、洩漏電流增加等等，高能粒子也會引起永久損傷如柵擊穿等 等。隨著器件尺寸的縮小，特徵尺寸進入超深亞微米時代，輻照效應的影響會發生變化。柵 氧化層變薄，對輻照來說器件是本徵加固的。但是，隔離區由於面積比較大，厚度大，仍然 是輻照的敏感區。由於REDI LDMOS結構功率器件具有很好的射頻特性，在無線通訊、軍用 雷達、航空航天等方面的應用，受到的關注越來越多，需求也越來越大。但是由於該結構在 漂移區引入了 STI介質區，受到輻照後會俘獲空穴，這就增加了電場，降低了器件的擊穿電 壓，導致性能退化，這就嚴重地影響了器件以及電路的在空間輻照環境下的可靠性。
發明內容
針對上述超深亞微米器件中漂移區受輻照後引起LDMOS器件擊穿電壓降低的問 題，為了保證基於超深亞微米製造工藝的集成電路在輻射環境中的安全運行，本發明從漂 移區設計進行創新，提出了一種提高LDMOS電晶體抗輻照的方法，進一步提高半導體器件 和集成電路的抗輻照性能。組成常規CMOS射頻集成電路中LDMOS的漂移區STI介質層和器件溝槽隔離介質 層工藝中所用的材料都是相同的，通常選用二氧化矽材料。本發明所用的介質層結構與常 規LDMOS電晶體的結構完全相同，不同的是在先進射頻集成電路中N型和P型LDMOS的漂移 區STI介質層和器件隔離區的介質層所選用的材料不同。為了提高LDMOS的抗輻照特性， 避免輻照後的器件擊穿電壓降低和器件關態洩漏電流增加，N型LDMOS場效應電晶體漂移 區STI介質層和器件溝槽隔離區通常選用輻照後更易俘獲電子的材料，例如所有介質層都 為氮化矽介質，而P型LDMOS場效應電晶體漂移區介質層和溝槽隔離區介質層的填充材料 為更容易俘獲空穴的材料，比如是二氧化矽介質。本發明的工作原理如下對於N型LDMOS器件，輻照後所有的介質層俘獲了大量的 電子。首先分析器件的擊穿電壓，由於漂移區介質層俘獲了電子，從漏端發出的電力線會有較 多的終止於此處，這就降低了漏端電場，提高了器件的擊穿特性，而達到器件抗的輻照效果; 對於器件的關態洩漏電流，由於器件隔離區也是俘獲了電子，這就使得器件側面寄生電晶體 的閾值電壓增大，大大的降低了器件的關態洩漏。所以本發明不僅提高了 LDMOS的擊穿特性， 還降低了器件的關態電流，從而達到抗輻照效果。對於P型LDMOS所有介質層為二氧化矽，由 於輻照後二氧化矽介質層更容易俘獲空穴，原理同上，這就相當於P型LDMOS輻照特性是本徵 加固的。綜上所述，所以對於抗輻照的LDMOS組成的集成電路，與傳統工藝相比，P型器件的 漂移區介質層和器件隔離區介質層材料為更容易俘獲空穴的材料，如二氧化矽介質；N型器 件的漂移區介質層和器件隔離區介質層為更容易俘獲電子的材料，比如氮化矽、氮氧矽等。另 外，器件的抗輻照設計不限於體矽器件，還適用於SOI襯底的LDMOS器件。本發明一種提高LDMOS抗輻照加固技術的優點1簡單有效的，和傳統LDMOS電晶體的結構相同2.與常規CMOS工藝兼容3.所用的隔離材料都是CMOS工藝常用的材料4.加固技術的使用，沒有降低器件的其它性能5.提高抗輻照的同時並沒有增加額外的花費因此，本發明所提出的一種提高LDMOS抗輻照加固技術，可以用於半導體器件和 集成電路抗輻照設計，在提高集成電路的抗輻照能力、降低加固費用的應用中，有著明顯的 優勢和廣泛的前景。
圖1. REDI LDMOS結構的剖面示意圖；圖2. CMOS集成電路中，隔離區和漂移區不同材料的抗輻照的N型和P型REDI LDMOS結構的剖面示意圖；圖3. (a)-(e)為本發明LDMOS場效應電晶體隔離區和漂移區製備方法的工藝流程。具體實施例本發明在集成電路製備中，形成N型和P型LDMOS器件的溝槽隔離區和漂移區介 質層所用的材料不同，因此，N型和P型LDMOS電晶體隔離區和漂移區製備的工藝步驟分開， 工藝如下圖3(a)_(e)為本發明N型和P型LDMOS器件隔離區和漂移區製備方法的工藝流 程及各步所對應的剖面示意圖。101-—澱積的二氧化矽；102-—P型LDMOS電晶體的N阱體區；103-—P型LDMOS 電晶體的P阱漂移區；104—N型LDMOS電晶體的P阱體區；105—N型LDMOS電晶體的N 阱漂移區；106—光刻膠；107—氮化物介質。溝槽隔離區和漂移區介質層具體工藝A. LPCVD澱積一層二氧化矽，如圖3 (a)，填充形成P型LDMOS電晶體的漂移區介質 層和隔離區介質層；B. CMP化學機械拋光，如圖3 (b)；光刻，HF溼法腐蝕，形成N型LDMOS溝槽，如圖 3(c)；C.去膠，LPCVD澱積氮化物層，如圖3 (d)；填充形成N型LDMOS電晶體漂移區介質層和溝槽隔離區介質層，CMP化學機械拋光，使矽片表面平坦化，形成不同 介質的溝槽區，如圖3(e)。雖然本發明已以較佳實施例披露如上，然而並非用以限定本發明。任何熟悉本領 域的技術人員，在不脫離本發明技術方案範圍情況下，都可利用上述揭示的方法和技術內 容對本發明技術方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此， 凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所做的任何簡單 修改、等同變化及修飾，均仍屬於本發明技術方案保護的範圍內。
權利要求
一種提高LDMOS抗輻照特性的方法，該方法是針對射頻功率器件中的常規LDMOS電晶體結構，其特徵在於，N型LDMOS場效應電晶體漂移區STI介質層和器件溝槽隔離區選用輻照後易俘獲電子的材料，P型LDMOS場效應電晶體漂移區介質層和溝槽隔離區介質層的填充材料為易俘獲空穴的材料。
2.如權利要求1所述的方法，其特徵在於，N型LDMOS場效應電晶體漂移區STI介質層 和器件溝槽隔離區為氮化矽介質。
3.如權利要求1所述的方法，其特徵在於，P型LDMOS場效應電晶體漂移區介質層和溝 槽隔離區介質層為二氧化矽介質。
全文摘要
本發明提供了一種提高LDMOS抗輻照特性的方法，屬於集成電路抗輻照技術。本發明針對射頻功率器件中的常規LDMOS電晶體結構提出N型LDMOS電晶體的漂移區STI介質層和器件隔離區的介質層選用的材料和P型LDMOS電晶體的漂移區STI介質層和器件隔離區的介質層不同，其中N型LDMOS場效應電晶體漂移區STI介質層和器件溝槽隔離區選用輻照後更易俘獲電子的材料，而P型LDMOS場效應電晶體漂移區介質層和溝槽隔離區介質層的填充材料為更容易俘獲空穴的材料。本發明應用於半導體器件和集成電路抗輻照設計中，可提高集成電路的抗輻照能力、降低加固費用。
文檔編號H01L21/762GK101976654SQ20101028067
公開日2011年2月16日 申請日期2010年9月14日 優先權日2010年9月14日
發明者張興, 楊東, 薛守斌, 黃如 申請人:北京大學