用於升壓開關的系統和方法
2023-05-22 11:15:56
用於升壓開關的系統和方法
【專利摘要】本發明涉及用於升壓開關的系統和方法。依照實施例，方法包括激活第一半導體開關，所述第一半導體開關具有耦合到自舉電路的第一輸入端的第一開關節點、第二開關節點以及耦合到所述自舉電路的電容器的第一端的控制節點。所述電容器的第一端被耦合到所述自舉電路的所述第一輸入端並且所述電容器的第二端被設置為第一電壓。接下來，所述電容器的所述第一端與所述自舉電路的所述第一輸入端解耦，並且所述電容器的所述第二端被設置為第二電壓。所述控制節點被升壓到接通所述第一半導體開關的第一激活電壓。
【專利說明】用於升壓開關的系統和方法
【技術領域】
[0001]本發明一般地涉及半導體電路和方法，並且更特別地涉及一種用於升壓開關的系統和方法。
【背景技術】
[0002]開關電容電路被用在範圍從音頻A/D轉換器到模擬濾波器電路的各種應用中。在其最基本的級別，開關電容電路在電荷域中通過對電容器上的電荷進行採樣來執行模擬信號處理。通過使用反饋放大器、開關器件以及比例電容器的組合，即使在存在大量的分量值變化的情況下也可以精確地表示各種採樣模擬傳遞函數。
[0003]因為半導體工藝的幾何結構一直在微縮，並且因為對低功率器件的需求一直在增力口，所以出於防止較小几何結構器件的器件擊穿和損壞並且為了降低功率消耗，一直存在電源電壓的對應減少。為了維持開關電容電路的淨空高度，各種電源和時鐘升壓技術已被採用來操作開關電晶體。例如，考慮到1.2 V電源電壓和0.7 V電晶體閾值，如果1.2V的全電源電壓被用來接通電晶體則NMOS開關電晶體將僅具有約0.5 V的依從範圍。另一方面，如果升壓電源或升壓門信號被例如用來產生2V門驅動，則開關電晶體可以在包含整個
1.2 V電源範圍的依從範圍上操作。
[0004]然而，即使在較低的電源電壓情況下，仍然存在對可在存在具有例如在工業和汽車應用中可能超過所提供的電源電壓的電壓的輸入信號情況下操作的開關電容電路的需要。
【發明內容】
[0005]依照實施例，方法包括激活第一半導體開關，所述第一半導體開關具有耦合到自舉電路的第一輸入端的第一開關節點、第二開關節點以及耦合到所述自舉電路的電容器的第一端的控制節點。電容器的第一端被耦合到自舉電路的第一輸入端並且電容器的第二端被設置為第一電壓。接下來，電容器的第一端與自舉電路的第一輸入端解稱，並且電容器的第二端被設置為第二電壓。控制節點被升壓到接通所述第一半導體開關的第一激活電壓。
[0006]本方面的一個或多個實施例的細節在下面在附圖和描述中被闡述。本發明的其它特徵、目的以及優點從描述和圖中並且從權利要求中將是顯而易見的。
【專利附圖】
【附圖說明】
[0007]為了更徹底地理解本發明及其優點，現對結合附圖進行的以下描述進行參考，在附圖中:
圖1圖示了根據本發明的實施例的開關電容電路；
圖2a-C圖示了實施例升壓時鐘相位發生器和關聯的波形；
圖3a_b圖示了具有保護器件的實施例時鐘升壓器電路；以及 圖4a_d圖示了耦合到實施例時鐘發生電路的實施例開關電容電路和關聯的定時圖。[0008]除非另外指示，否則不同圖中的對應數字和符號通常指代對應的部分。圖被繪製來清楚地圖示優選實施例的相關方面並且未必按比例繪製。為了更清楚地圖示某些實施例，指示相同結構、材料或過程步驟的變化的字母可以緊跟圖號之後。
【具體實施方式】
[0009]在下面詳細地討論了目前優選的實施例的製造和使用。然而，應該了解的是，本發明提供了能夠以各種各樣的特定上下文來體現的許多適用的發明構思。所討論的特定實施例僅僅說明做出和使用本發明的特定方式，並且不限制本發明的範圍。
[0010]將相對於特定上下文中的實施例，即配置成在諸如在有噪聲的工業或汽車環境中發現的那些之類的寬範圍的共模輸入電壓上操作的差分開關電容放大器來對本發明進行描述。然而，本發明還可以被應用於利用升壓開關的其他類型的開關電容電路和系統。
[0011]在實施例中，諸如放大器或積分器之類的開關電容電路在兩個電壓域中操作:在開關電容電路的輸入端處的高壓域以及開關電容電路的放大器內部的低壓域。在輸入端至電路的高壓域中，自舉時鐘相位發生器被用來確保輸入開關在大的共模電壓範圍上保持依從。在利用差分輸入的實施例中，如果峰值差分電壓是低的例如直到20 mV，則具有耦合到例如經由分壓器得到的共模輸入電壓的自舉偏置節點的單自舉時鐘相位發生器可以用於每個差分輸入。替換地，自舉時鐘相位發生器可以被分配給每個差分輸入，其中每個自舉時鐘相位發生器具有被耦合到該開關電容電路的其相應的差分輸入端子的自舉偏置節點。
[0012]圖1圖示了依照本發明的實施例的開關電容電路100。在實施例中，開關電容電路100實現積分器。然而，在替換的實施例中，其他開關電容電路可以被實現諸如作為但不限於放大器和濾波器。電路100包括差分放大器102，同時反饋電容器Cfb被耦合在其輸入和輸出埠之間。串聯輸入電容器Cin經由開關電晶體Ml、M2、M5以及M5耦合到信號源104，並且經由開關電晶體M3和M4耦合到放大器102的輸入端。電晶體M7和M8被配置成將共模偏置電壓Vcin耦合到Cin。被作為包括電流源Il和輸入阻抗Rin的諾頓(Norton)等效源建模的信號源104被用虛線示出以指示所述源未必是開關電容電路100的一部分。應該理解的是，源104是用於諸如驅動放大器的最後級、傳輸線路的輸出等之類的任何類型的源的通用模型。在實施例中，開關電容放大器100的差分輸入電壓能夠被表示為Vd =VA-VB,而共模輸入電壓能夠被表不為(VA+VB) /2。在實施例中，該共模電壓可以由I禹合到電阻器Rl和R2的電壓Vx來近似。在實施例中，電阻器Rl和R2具有約100 K Ω的電阻，並且Rin具有毫歐區中的阻抗。在替換的實施例中，R1、R2以及Rin可以包括不同的電阻值。
[0013]在實施例中，開關電晶體Ml和M2由升壓時鐘信號Φ Iphv來激活，而開關電晶體M5和M6由升壓時鐘信號Φ2ρ1ιν來激活。另一方面，電晶體M3和M4可以由時鐘信號(Madv來激活，而電晶體Μ7和Μ8由時鐘信號(J>2adv來激活。時鐘信號(J>2adv可以為非升壓時鐘信號。因此，電晶體Ml、M2、M5以及M6可以在高壓時鐘域中操作而電晶體M3、M4、M7以及M8可以在低壓時鐘域中操作。因此，電晶體M1、M2、M5以及M6可以使用高壓器件來實現而電晶體M3、M4、M7以及M8可以使用低壓器件來實現。替換地，在其中開關預期在一系列電壓上操作的實施例中時鐘信號Φ Iadv和Φ 2adv可以為升壓時鐘信號。雖然電晶體M1、M2、M3、M4、M5、M6、M7以及M8被圖示為NMOS器件，但諸如PMOS器件之類的其他器件可以被用在替換的實施例中。[0014]在一些實施例中，Φ Iphv和Φ 2phv可以為非重疊時鐘信號，並且Φ Iadv和<i)2adv可以為在Φ Iphv和Φ 2phv之前轉變的非重疊時鐘信號。使Φ 2adv在Φ Iphv和Φ 2phv之前轉變幫助在開關電晶體Ml和M2被斷開時防止電荷注入誤差。
[0015]應該理解的是，開關電容電路100僅僅是許多可能的開關電容電路拓撲的一個示例。例如，本發明的實施例可以被應用於其他開關電容拓撲，諸如各種類型的有源開關電容濾波器、Σ-Δ模擬至數字轉換器、模擬前端以及其他電路。
[0016]在實施例中，示出在串聯輸入電容器Cin左邊的前端部分106的共模電壓範圍可以經歷比示出在串聯輸入電容器Cin左邊的後端部分108更寬的電壓變化。這樣的情況例如可能發生在有噪聲的工業環境中或在汽車環境內。在本發明的一個實施例中，電壓VA和VB可以經歷大約10 mV至20 mV的小峰值差分輸入電壓。然而，共模電壓可以經歷10 V或更大的峰值電壓。這些共模峰值還可以表現為電壓尖峰和暫態。在替換的實施例中，電路100的前端可以被適配成接受不同於上述那些的差分和共模電壓範圍。
[0017]圖2a圖示了可以被用來生成用於圖1中示出的開關電容電路100的時鐘信號的實施例時鐘相位發生器200。時鐘相位發生器200包括非重疊時鐘發生器220、時鐘升壓器電路222以及時鐘升壓器電路224。非重疊時鐘發生器220包括與非(NAND)門206及214和反相器208、210、212、216及218，這形成根據輸入時鐘信號Clk產生非重疊信號Φ I和Φ 2的鎖存器結構。
[0018]圖2b圖示了示出信號(Mpadv、Φ1、Φ2ρ以及Φ 2padv之間的關係的波形圖230。如波形圖中所圖示的那樣，在信號ΦI被去斷言和信號Φ2被斷言的時間之間存在非重疊死區區域234。此外,信號Φ Ip滯後Φ Iadv時間段236,而信號Φ 2p滯後2adv時間段232。在實施例中，時間段234對應於與反相器208和210相關聯的延遲，而時間段232對應於與圖2a中圖示的反相器 216和218相關聯的延遲。
[0019]在實施例中，時鐘升壓器電路222包括升壓電容器Cl和C2、交叉耦合NMOS電晶體MlO和Mll以及反相器202。類似地，時鐘升壓器電路224包括升壓電容器C3和C4、交叉耦合NMOS電晶體M12和M13以及反相器204。應該理解的是，雖然時鐘升壓器電路222和224圖示有交叉耦合NMOS器件，但是在本發明的替換實施例中其他器件類型可以用於這些交叉耦合器件，諸如PMOS器件。非重疊時鐘發生器220還可以使用本領域內已知的其他非重疊時鐘發生結構來實現。
[0020]往迴轉向圖2a，在實施例中，時鐘升壓器222在激活操作期間操作如下。在操作的第一階段中，信號Φ Ip為低並且信號Φ In為高。因此，信號Φ Iphv假定為比信號Φ--ν較低的電壓，這樣的電晶體MlO被驅動進入ON狀態，從而將自舉偏置節點V α耦合到信號Φ?ρ?ιν，並且電晶體Mll假定為OFF狀態。在操作的這個第一階段期間，電容器Cl被充電至Ij Va的電壓。在操作的第二階段中，信號Φ Ip從低向高轉變而信號Φ In從高向低轉變。因此，節點Φ Iphv經由電容器Cl而被升壓到VDD + V a，這使電晶體Mll將被驅動進入ON狀態，並且節點Φ Inhv經由Mll被驅動到V a，而這使電晶體MlO關斷。VDD在這種情況下對應於反相器210的邏輯擺幅。
[0021]在操作的第三階段中，信號Φ Ip從高向低轉變而信號Φ In從低向高轉變。在這個階段中，信號Φ Inhv被升壓到VDD + Va，而信號Φ Iphv假定為V a的電壓。時鐘升壓器222的操作在正常操作期間在階段二和三之間交替。時鐘升壓器224以與時鐘升壓器222類似的方式操作，其中相位Φ Iphv和Φ--ν在νβ與VDD + νβ之間交替。圖2c圖示了圖示出信號Φ1Ρ與信號Φ Iphv之間的關係的波形圖。
[0022]在本發明的實施例中，節點V α被耦合到節點VA，並且節點V β被耦合到開關電容電路100的節點VB。例如，可以在其中開關電容放大器100的峰值差分輸入電壓超過幾十mV的情況下實現這樣的連通性。在其中開關電容電路100的峰值差分輸入電壓小於例如20 mV的實施例中，節點Va和νβ兩者都可以被耦合到共模電壓Vx。因為峰值差分輸入電壓在這種情況下是小的，所以Vx的共模電壓可以變化，同時開關電晶體Ml和M2的柵源電壓保持相對恆定。
[0023]圖3a圖示了耦合到開關電晶體Ml的實施例時鐘升壓器電路300。時鐘升壓電路300的結構與圖2a中示出的時鐘升壓電路222和224的結構類似外加保護器件304和306。這些保護器件以及其他保護結構使電晶體Ml免於經歷災難性柵過壓。在實施例中，這些保護器件可以使用如圖3b中所示出的齊納(Zener) 二極體來實現。替換地，可以在本發明的替換實施例中使用其他二極體類型或其他類型的鉗位電路。
[0024]在實施例中，如果電壓Vin經歷快速正瞬態，則電晶體MlO和Ml I的寄生容積二極體302以及保護器件304和306將Ml的源-柵電壓鉗位到一個二極體電壓降。在對鉗位電路使用齊納二極體的實施例中在負向變換的情況下，如果二極體使用齊納二極體來實現則器件304和306將Ml的柵-源電壓鉗位到保護電路306內二極體的齊納電壓。在一個實施例中，這些齊納二極體可以具有約2V的齊納電壓。替換地，可以使用其他齊納電壓。在另外的替換實施例中，可以使用除齊納二極體之外的其他鉗位結構，諸如串聯連接的MOSFET。
[0025]圖4a圖示了包括耦合到開關電容放大器426併到非重疊時鐘發生器430的時鐘升壓器電路422和424的實施例開關電容電路400。在這裡，共模電壓Vx被耦合到時鐘升壓器電路422中的交叉耦合電晶體MlO和Ml I，以及耦合到時鐘升壓器電路424中的交叉耦合電晶體M12和M13。如上面所指出的那樣，通過使用共模電壓Vx，如果峰值差分電壓Vd小於約20 mV則電晶體Ml和M2能夠在操作期間維持足夠的柵源電壓。在一些實施例中，圖4a中圖示的傳導性可以適合於其中峰值差分電壓超過20 mV的一些電路。切換峰值差分電壓可以被提高約20 mV以上的程度取決於特定實施方式及其規格。通過使用共模電壓Vx，可以由於在生成升壓時鐘信號方面涉及減少的電路數目而實現一些器件面積節約。
[0026]如圖4a中所圖示的那樣，時鐘升壓器電路422和424進一步包括保護器件402、404,406以及408，其用來防止Ml和M2的柵源電壓超過器件極限。如在上文中相對於圖3a-b所討論的那樣，這些保護器件可以使用齊納二極體實現。
[0027]圖4b圖示了根據具有耦合到開關電容放大器428的時鐘升壓器電路422和424的另外實施例的實施例開關電容放大器410。在這裡，電壓VA被耦合到時鐘升壓器電路422中的交叉耦合電晶體MlO和M11，並且電壓VB被耦合到時鐘升壓器電路424中的交叉耦合電晶體M12和M13。如上面所提到的那樣，這樣的連通性可以適合於具有較高峰值差分輸入電壓的實施例。在開關電容放大器410中，電晶體Ml被耦合到Φ Iphv並且電晶體M6被耦合到0 2phv，與圖示了圖4a的實施例的開關電容放大器400類似。然而，在開關電容放大器410中，電晶體M5被稱合到(Mnhv而不是Φ 2phv,因為電晶體M5被稱合到VA並且因為開關驅動器422除生成Φ Inhv外被VA偏置，從而確保M5在存在大差分電壓情況下接通。類似地，電晶體M2被稱合到Φ2η1ιν而不是Φ Iphv,因為電晶體M2被稱合到VB並且因為開關驅動器424除生成Φ2?ν外被VB偏置。即使這些信號中的一些可以重疊，如果Rin具有低阻抗例如在πιΩ區中則開關電容積分器的精度也被維持，使得Μ1、Μ2、Μ5以及Μ6的導通電阻是次要的。圖4c圖示了時鐘相位Φ lphv、Φ Inhv> Φ 2phv以及Φ 2nhv的定時圖。
[0028]圖4d圖示了根據具有耦合到開關電容放大器428的時鐘升壓器電路422、424、442以及和444的另外實施例的實施例開關電容放大器450。在這裡，電壓VA被用來偏置時鐘升壓器電路422和424，而電壓VB被用來偏置時鐘升壓器電路442和444。在實施例中，電晶體Ml由Φ Iphva來驅動，所述Φ Iphva由時鐘升壓器電路422生成，電晶體M2由Φ Iphvb來驅動，所述Φ Iphvb由時鐘升壓器電路442生成，電晶體M5由2phva來驅動，所述Φ2ρ1ινΒ由時鐘升壓器電路424生成，以及電晶體M6由2phvb來驅動，所述Φ 2phvb由時鐘升壓器電路444生成。在這裡，時鐘相位(J)Iphva和Φ Iphvb相對於時鐘相位Φ 2phva和Φ2ρ1η?是非重疊的。同樣地，開關電容放大器450適合於在較高峰值差分電壓輸入下操作以及具有較高輸入阻抗Rin的電路中的操作。
[0029]依照實施例，方法包括激活第一半導體開關，所述第一半導體開關具有耦合到自舉電路的第一輸入端的第一開關節點、第二開關節點以及耦合到自舉電路的電容器的第一端的控制節點。激活包括將電容器的第一端耦合到自舉電路的第一輸入端並且將電容器的第二端設置為第一電壓。在稱合電容器的第一端並將電容器的第二端設置為第一電壓之後，電容器的第一端與自舉電路的第一輸入端解稱，並且在使電容器的第一端解稱之後，電容器的第二端被設置為第二電壓，其中控制節點被升壓到接通第一半導體開關的第一激活電壓。所述方法可以進一步包括通過將電容器的第一端耦合到自舉電路的第一輸入端並且將電容器的第二端設置為第一電壓來使第一半導體開關去激活。
[0030]在實施例中，所述方法進一步包括對具有耦合到第二開關節點的第一端的串聯電容器進行充電。對串聯電容器進行充電可以包括激活第一半導體開關、並且激活具有耦合到串聯電容器的第二端的第三開關節點的第二半導體開關的步驟。在一些實施例中，第一半導體開關在第二半導體開關被激活第一時間延遲之後被激活。
[0031]在實施例中，對串聯電容器進行充電進一步包括將虛擬接地耦合到第二半導體開關的第四開關節點。耦合虛擬接地可以包括將反饋放大器耦合到半導體開關的第四開關節點。在實施例中，激活第二半導體開關包括將該半導體開關的控制節點耦合到第二激活電壓，使得第二激活電壓小於第一激活電壓。
[0032]在實施例中，所述方法進一步包括通過使用耦合在第一半導體開關的第一開關節點與該半導體開關的控制節點之間的齊納二極體來限制第一半導體開關的第一開關節點與該半導體開關的控制節點之間的電壓差而保護第一半導體開關。
[0033]依照另外的實施例，電路包括:第一半導體開關，其被耦合在第一節點與第二節點之間；以及自舉電路，其被配置成當自舉電路的時鐘輸入從第一狀態向第二狀態轉變時將在該自舉電路的第一輸出端處的升壓激活信號提供給半導體開關的控制節點。所述自舉電路包括耦合到該半導體開關的第一節點的第一輸入端、耦合到第一半導體開關的控制節點的第一輸出端、包括耦合到第一輸出端的第一端和耦合到時鐘輸入的第二端的第一電容器以及耦合在第一輸入端與第一輸出端之間的第二半導體開關。在實施例中，所述自舉電路被配置成當時鐘輸入從第一狀態向第二狀態轉變時在該自舉電路的第一輸出端處提供升壓激活信號。所述自舉電路可以進一步包括第二電容器和第三半導體開關。第二電容器具有被耦合的第一端和第二端，所述第二端可以被耦合到反相時鐘輸入並且耦合到第二半導體開關的控制節點。反相時鐘輸入具有與時鐘輸入相反的邏輯意義。第三半導體開關被耦合在第一輸入端與第二電容器的第一端之間，並且包括稱合到第一電容器的第一端的控制輸入端。
[0034]在實施例中，第一和第二半導體開關使用MOS電晶體來實現。這些MOS電晶體可以為NMOS或PMOS電晶體。
[0035]在實施例中，所述電路還包括耦合在第一半導體開關的第二節點與放大器的第一輸入端之間的第一串聯電容器。在一些實施例中，放大器被實現為差分放大器；並且第一半導體開關的第一節點經由耦合在放大器的第一輸入端和第二輸入端之間的多個電阻器耦合到第一網絡的第一輸入端。放大器的第一輸入端可以被配置為虛擬接地。
[0036]依照另外的實施例，開關電容電路包括:差分放大器，其包括第一輸入端子和第二輸入端子；第一系統電容器，其具有稱合到第一輸入端子的第二端；第二系統電容器，其具有耦合到第二輸入端子的第二端；第一開關電晶體，其包括耦合到第一系統輸入端的第一節點和耦合到第一電容器的第一端的第二節點；第二開關電晶體，其包括耦合到第二系統輸入端的第一節點和耦合到第二系統電容器的第一端的第二節點；以及第一自舉電路。所述第一自舉電路包括耦合到第一開關電晶體的控制端子的第一輸出端、耦合到第一系統輸入端的第一輸入端、包括耦合到第一輸出端的第一端和耦合到第一時鐘信號的第二端的第一自舉電容器以及I禹合在第一輸入端與第一輸出端之間的第一自舉電晶體。所述第一自舉電路被配置成當第一時鐘信號從第一狀態向第二狀態轉變時在該第一自舉電路的第一輸出端處提供升壓激活信號。在實施例中，第一自舉電路的輸入端被直接地連接到第一系統輸入端。
[0037]在實施例中，所述第一自舉電路進一步包括稱合在第一輸入端與第二自舉電容器的第一節點之間的第二自舉電晶體。第二自舉電容器的第一節點被耦合到第一自舉電晶體的控制節點，第一自舉電晶體的第一節點被耦合到第二自舉電晶體的控制節點，並且第二自舉電容器的第二節點被耦合到第一時鐘信號的反相位。
[0038]在實施例中，所述第一自舉電路進一步還包括稱合在第一自舉電路的第一輸入端與第一自舉電路的第一電容器的第一端之間的第一保護器件，以及耦合在第一自舉電路的第一輸入端與第一自舉電路的第二電容器的第一端之間的第二保護器件。在一些實施例中，第一和第二保護器件是齊納二極體。
[0039]在實施例中，所述開關電容電路還包括第二自舉電路。這個第二自舉電路可以包括耦合到第二開關電晶體的控制端子的第一輸出端、耦合到第二系統輸入端的第一輸入端以及包括耦合到第一輸出端的第一端和耦合到第二時鐘信號的第二端的第一自舉電容器。所述開關電容電路還可以包括被配置成產生第一時鐘信號和第二時鐘信號的非重疊時鐘發生器，使得第一時鐘信號不重疊第二時鐘信號。
[0040]在實施例中，所述開關電容電路包括稱合在第一系統輸入端與第二系統輸入端之間的分壓器。分壓器的輸出端被連接到第一自舉電路的第一輸入端和第二自舉電路的第二輸入端。在一些實施例中，分壓器輸出端被配置成產生所述開關電容電路的共模輸入電壓。
[0041]在實施例中，所述開關電容電路進一步包括稱合在第一系統電容器與差分放大器的第一輸入端子之間的第三開關電晶體，以及耦合在第二系統電容器與差分放大器的第二輸入端子之間的第四開關電晶體。第一和第二開關電晶體被配置成以比第三和第四開關電晶體更高的電壓操作。所述開關電容電路可以被配置為積分器。
[0042]實施例系統和方法的優點包括操作具有高共模輸入範圍的開關電容放大器的能力。另外的優點包括在存在大共模暫態情況下操作開關電容電路的能力。實施例系統的另外優點包括在小面積中實現能夠接受高共模輸入範圍的開關電容電路。
[0043]雖然已經參考說明性實施例對本發明進行了描述，但是這個描述不旨在被在限制性意義上解釋。說明性實施例以及本發明的其他實施例的各種修改和組合對於一旦參考本描述的本領域的技術人員而言將是顯而易見的。因此意圖是，所附權利要求包含任何這樣的修改或實施例。
【權利要求】
1.一種方法，其包括: 激活第一半導體開關，所述第一半導體開關具有耦合到自舉電路的第一輸入端的第一開關節點、第二開關節點以及耦合到所述自舉電路的電容器的第一端的控制節點，激活包括: 將所述電容器的第一端耦合到所述自舉電路的所述第一輸入端， 將所述電容器的第二端設置為第一電壓， 在耦合所述電容器的所述第一端並且將所述電容器的所述第二端設置為所述第一電壓之後，使所述電容器的所述第一端與所述自舉電路的所述第一輸入端解耦， 在使所述電容器的所述第一端解耦之後，將所述電容器的所述第二端設置為第二電壓，其中，所述控制節點被升壓到接通所述第一半導體開關的第一激活電壓。
2.根據權利要求2所述的方法，進一步包括使所述第一半導體開關去激活，去激活包括將所述電容器的所述第一端耦合到所述自舉電路的所述第一輸入端並且將所述電容器的所述第二端設置為所述第一電壓 。
3.根據權利要求1所述的方法，進一步包括對具有耦合到所述第二開關節點的第一端的串聯電容器進行充電，對所述串聯電容器進行充電包括: 激活所述第一半導體開關； 激活具有耦合到所述串聯電容器的第二端的第三開關節點的第二半導體開關。
4.根據權利要求3所述的方法，其中，所述第一半導體開關在所述第二半導體開關被激活之後的第一時間延遲被激活。
5.根據權利要求3所述的方法，其中，對所述串聯電容器進行充電進一步包括將虛擬接地耦合到所述第二半導體開關的第四開關節點。
6.根據權利要求5所述的方法，其中，耦合所述虛擬接地包括將反饋放大器耦合到所述半導體開關的所述第四開關節點。
7.根據權利要求3所述的方法，其中，激活所述第二半導體開關包括將所述半導體開關的控制節點耦合到第二激活電壓，其中所述第二激活電壓小於所述第一激活電壓。
8.根據權利要求1所述的方法，進一步包括保護所述第一半導體開關，保護包括使用耦合在所述第一半導體開關的所述第一開關節點與所述半導體開關的所述控制節點之間的齊納二極體來限制所述第一半導體開關的所述第一開關節點與所述半導體開關的所述控制節點之間的電壓差。
9.一種電路,其包括: 第一半導體開關，其被耦合在第一節點與第二節點之間； 自舉電路，其被配置成當自舉電路的時鐘輸入從第一狀態向第二狀態轉變時將在所述自舉電路的第一輸出端處的升壓激活信號提供給所述半導體開關的控制節點，所述自舉電路包括: 耦合到所述半導體開關的所述第一節點的第一輸入端， 耦合到所述第一半導體開關的控制節點的第一輸出端， 包括I禹合到所述第一輸出端的第一端和I禹合到時鐘輸入的第二端的第一電容器，以及 耦合在所述第一輸入端與所述第一輸出端之間的第二半導體開關，所述自舉電路被配置成當所述時鐘輸入從第一狀態向第二狀態轉變時在所述自舉電路的所述第一輸出端處提供升壓激活信號。
10.根據權利要求9所述的電路，其中，所述自舉電路進一步包括: 第二電容器，其包括被耦合的第一端和第二端，所述第二端被耦合到反相時鐘輸入並且到所述第二半導體開關的控制節點，所述反相時鐘輸入具有與所述時鐘輸入相反的邏輯意義； 第三半導體開關，其被耦合在所述第一輸入端與第二電容器的所述第一端之間，所述第三半導體開關進一步包括耦合到所述第一電容器的所述第一端的控制輸入端。
11.根據權利要求9所述的電路，其中，所述第一和第二半導體開關包括MOS電晶體。
12.根據權利要求11所述的電路，其中，所述MOS電晶體包括NMOS電晶體。
13.根據權利要求9所述的電路，進一步包括耦合在所述第一半導體開關的所述第二節點與放大器的第一輸入端之間的第一串聯電容器。
14.根據權利要求13所述的電路，其中，所述放大器的所述第一輸入端被配置為虛擬接地。
15.根據權利要求13所述的電路，其中: 所述放大器包括差分放大器；並且 其中，所述第一半導體開關的所述第一節點經由耦合在所述放大器的所述第一輸入端和第二輸入端之間的多個電阻器被耦合到所述第一網絡的所述第一輸入端。
16.—種開關電容電路,其包括:` 差分放大器，其包括第一輸入端子和第二輸入端子； 第一系統電容器，其具有耦合到所述第一輸入端子的第二端； 第二系統電容器，其具有耦合到所述第二輸入端子的第二端； 第一開關電晶體，其包括耦合到第一系統輸入端的第一節點和耦合到所述第一電容器的第一端的第二節點； 第二開關電晶體，其包括耦合到第二系統輸入端的第一節點和耦合到所述第二系統電容器的第一端的第二節點； 第一自舉電路，其包括: 耦合到所述第一開關電晶體的控制端子的第一輸出端， 耦合到所述第一系統輸入端的第一輸入端， 包括耦合到所述第一輸出端的第一端和耦合到第一時鐘信號的第二端的第一自舉電容器，以及 耦合在所述第一輸入端與所述第一輸出端之間的第一自舉電晶體，所述第一自舉電路被配置成當所述第一時鐘信號從第一狀態向第二狀態轉變時在所述第一自舉電路的第一輸出端處提供升壓激活信號。
17.根據權利要求16所述的開關電容電路，其中，所述第一自舉電路進一步包括: 第二自舉電晶體，其被耦合在所述第一輸入端與第二自舉電容器的第一節點之間，其中: 所述第二自舉電容器的所述第一節點被耦合到所述第一自舉電晶體的控制節點， 所述第一自舉電晶體的所述第一節點被耦合到第二自舉電晶體的控制節點，並且 所述第二自舉電容器的第二節點被耦合到所述第一時鐘信號的反相位。
18.根據權利要求17所述的開關電容電路，其中，所述第一自舉電路進一步包括: 第一保護器件，其被耦合在所述第一自舉電路的所述第一輸入端與所述第一自舉電路的所述第一電容器的所述第一端之間；以及 第二保護器件，其被耦合在所述第一自舉電路的所述第一輸入端與所述第一自舉電路的所述第二電容器的所述第一端之間。
19.根據權利要求18所述的開關電容電路，其中，所述第一和第二保護器件包括齊納二極體。
20.根據權利要求16所述的開關電容電路，進一步包括: 第二自舉電路，其包括: 耦合到所述第二開關電晶體的控制端子的第一輸出端， 耦合到所述第二系統輸入端的第一輸入端，以及 包括耦合到所述第一輸出端的第一端和耦合到第二時鐘信號的第二端的第一自舉電容器。
21.根據權利要求20所述的開關電容電路，進一步包括被配置成產生所述第一時鐘信號和所述第二時鐘信號的非重疊時鐘發生器，其中，所述第一時鐘信號不重疊所述第二時鐘信號。
22.根據權利要求20所述的開關電容電路，進一步包括: 耦合在所述第一系統輸入端`與所述第二系統輸入端之間的分壓器，所述分壓器的輸出端被連接到所述第一自舉電路的所述第一輸入端和所述第二自舉電路的所述第二輸入端。
23.根據權利要求22所述的開關電容電路，其中，所述分壓器輸出端被配置成產生所述開關電容電路的共模輸入電壓。
24.根據權利要求16所述的開關電容電路，其中，所述第一自舉電路的所述輸入端被直接地連接到所述第一系統輸入端。
25.根據權利要求16所述的開關電容電路，進一步包括: 第三開關電晶體，其被耦合在所述第一系統電容器與所述差分放大器的所述第一輸入端子之間；以及 第四開關電晶體，其被耦合在所述第二系統電容器與所述差分放大器的所述第二輸入端子之間，其中: 所述第一和第二開關電晶體被配置成以比所述第三和第四開關電晶體更高的電壓操作。
26.根據權利要求16所述的開關電容電路，其中，所述開關電容電路被配置為積分器。
【文檔編號】H03H19/00GK103516332SQ201310243332
【公開日】2014年1月15日 申請日期:2013年6月19日 優先權日:2012年6月19日
【發明者】J.L.切巴洛斯, C.賴因德爾 申請人:英飛凌科技股份有限公司