鐵電體存儲裝置及其製造方法
2023-05-13 07:49:11 2
專利名稱：鐵電體存儲裝置及其製造方法
技術領域：
本發明涉及一種帶有鐵電體層的不揮發性的半導體裝置，具體說來涉及對鐵電體層的分壓的提高。
圖9表示以往的鐵電體存儲器50的要部剖視圖。鐵電體存儲器50在半導體基板51上依次形成有柵極氧化膜54、浮動柵極55、鐵電體層56和控制柵極57。
在鐵電體存儲器50中，為了轉換極化狀態，施加在控制柵極57上的電壓不怎麼被分壓到鐵電體層56上。這是由於與SiO2相比鐵電體的介電常數ε大得多(約幾百倍)，因此，鐵電體層56的容量比柵極氧化膜54的容量大得多，被串聯了的電容的分壓與容量成反比。
為解決這個問題，比如在第14次鐵電體應用會議報告預稿集「用於MFISFET的低介電常數鐵電體材料的開發」(第14次鐵電體應用會議，1997年9月發行，31～32頁)中公開了在鐵電體材料上開發介電常數小的材料並減小鐵電體層的容量、減薄柵極氧化膜的膜厚、增大絕緣膜容量。但是，對材料的開發也有限度，如果減薄柵極氧化膜的膜厚則耐壓降低。
為解決這樣的問題，在特開平9-252099號公報中公開了
圖10所示的鐵電體存儲器電晶體101。圖10B為圖10A的XB-XB剖面。
如圖10A、B所示，鐵電體存儲器電晶體101在激活區168的浮動柵極124之上形成有絕緣膜130，在其上形成有鐵電體層134。在非激活區130上設有接觸孔132，浮動柵極124和鐵電體層134由非激活區130接觸著。
鐵電體存儲器電晶體101通過只改變接觸孔132的面積可以減小浮動柵極124和基板區域112間的分壓、增大浮動柵極124和控制柵極136間的分壓。在鐵電體存儲器電晶體101上的控制柵極136和P井112之間形成的電容如圖9C所示那樣與容量CF、CG串聯後的合成容量等價。容量CF為容量C1、C2並聯後的合成容量。還有，容量C1為由激活區168上的鐵電體層134及絕緣膜130所定義的容量，容量C2為由元件隔離區114上的鐵電體層134所定義的容量。鐵電體層其介電常數比絕緣膜高得多，因此，容量CF可以近似為容量C2。因此，通過減小容量C2可以減小容量CF。由此，可以減小施加到容量CG上的分壓、增大施加到容量CF上的分壓。
但是，即使減小浮動柵極124和基板區域112間的分壓、增大浮動柵極124和控制柵極136間的分壓，施加到激活區168上的鐵電體層134的分壓並沒有增大那麼多。這是由於絕緣膜130比起鐵電體層134來其介電常數小得多，這樣，在激活區168上被分到絕緣膜130上的電壓比被分到鐵電體層134上的電壓多。
還有，在特開平9-205181號公報中，公開了通過減小上部電極來減小相向面積。但是，在此方法中，用離子銑削法加工上部電極，因此，會損傷鐵電體層表面。
所述分壓的下降不僅對於由柵極絕緣膜、浮動柵極、鐵電體層和控制柵極構成的鐵電體存儲器是個問題，對於在柵極絕緣膜和鐵電體層之間沒有浮動柵極的鐵電體存儲器也同樣是個問題。
為了解決上述問題，本發明的目的在於通過減小鐵電體層的實質面積提供可以施加高分壓的鐵電體半導體存儲裝置。
與本發明有關的鐵電體存儲裝置具備有a1)帶有第1導電型基板區域的半導體基板、a2)形成於上述第1導電型區域表面上的1對第2導電型雜質區域，a3)形成於上述1對雜質區域之間的上述基板區域上的第1絕緣膜、a4)形成於上述第1絕緣膜上的鐵電體層、a5)形成於上述鐵電體層上的上部電極，B)是一種形成於上述第1絕緣膜和上述上部電極之間的絕緣膜，為了使上述鐵電體層的實質容量減少，具備有隻在上述1對雜質區域之間的上述基板區域上的一部分上形成的實質容量減少絕緣膜。
與本發明有關的鐵電體存儲裝置，其特徵在於具備有a1)帶有第1導電型基板區域的半導體基板、a2)形成於上述第1導電型區域表面上的1對第2導電型雜質區域，a3)形成於上述1對雜質區域之間的上述基板區域上的第1絕緣膜、a4)形成於上述第1絕緣膜上的鐵電體層、a5)形成於上述鐵電體層上的上部電極，B)具備有被形成於上述第1絕緣膜和上述上部電極之間且使上述鐵電體層的實質容量減少的實質容量減少絕緣膜，在上述1對雜質區域之間的上述基板區域上帶有隻存在上述鐵電體層的部分和存在上述容量減少用絕緣膜與上述鐵電體層重疊的部分。
與本發明有關的鐵電體存儲裝置的製造方法，其特徵在於具備有a1)準備帶有第1導電型基板區域的半導體基板、a2)由上述基板區域的一部分且在上述基板區域上形成第1絕緣膜，a3)在上述第1絕緣膜上形成鐵電體層及上部電極、a4)把上述上部電極作為掩模注入第2導電型雜質並在上述基板區域內形成第2導電型雜質雜質區域，B)為了在上述第1絕緣膜和上述上部電極之間使上述鐵電體層的實質容量減小，在上述基板區域上且在上述上部電極的下部區域形成容量減少用絕緣膜，使之帶有隻存在上述鐵電體層的部分和存在與上述鐵電體層重疊的部分。
使用了基於本發明的鐵電體層的半導體存儲器，是一種至少在半導體層上帶有第1絕緣膜和夾著鐵電體層設置控制柵極的鐵電體存儲FET的半導體存儲器，在上述鐵電體層的上側或下側，第2絕緣膜被插入到與該鐵電體層的面積的一部分相當的部分上。
通過參照實施例及附圖將會了解此發明的特徵、其他目的、用途和效果等。
下面對附圖進行簡單說明。
圖1為本發明的半導體存儲器的一實施例的鐵電體FET部的構造說明圖。
圖2為圖1的電容部的等價電路說明圖。
圖3為表示製造方法的俯視圖。
圖4A、B、C為圖3的要部剖視圖。
圖5A、B為表示製造方法的俯視圖。
圖6A、B為圖3的要部剖視圖。
圖7為把圖1的FET部排列成矩陣狀構成存儲器的構造圖。
圖8A、B、C、D為圖7的剖視圖。
圖9為以往的鐵電體FET的要部剖視圖。
圖10A、B、C為表示以往的鐵電體FET的圖。
發明的最佳實施例發明者發現，如果把介電常數小的第2絕緣膜夾在蝕刻對象的鐵電體層的上側或下側，可以不蝕刻鐵電體層而實質上減小鐵電體層的電容的面積。如果可以使基於鐵電體層的電容面積比基於柵極氧化膜的電容面積小，則可以增大往鐵電體層的分壓。為了減小基於鐵電體層的電容面積，也可以考慮蝕刻浮動柵極上的鐵電體層。但是，當在浮動柵極上蝕刻鐵電體層時，浮動柵極露出並與控制柵極接觸，因此，必須設置別的絕緣層。還有，對鐵電體層的蝕刻非常困難。
下面，一邊參照附圖一邊對作為與本發明有關的鐵電體半導體存儲裝置的鐵電體存儲器1進行說明。
圖1A表示鐵電體存儲器1的俯視圖。圖1B表示B-B剖視圖，圖1C表示C-C剖視圖。
如圖1B所示，鐵電體存儲器1在p型半導體層(井)1a上形成有n型漏極區2和源極區3。在漏極區2和源極區3之間的半導體層1上形成有作為第1絕緣膜的柵極氧化膜4。在柵極氧化膜4之上依次形成有作為浮動型電極的浮動柵極5、鐵電體層6和作為上部電極的控制柵極7。如圖1C所示，在激活區的大致中央部之外，在浮動柵極5和鐵電體層6之間設有介電常數比上述鐵電體層6低的作為容量減少用絕緣膜的氧化矽膜9。
如圖1A及圖1C所示，氧化矽膜9被設置在浮動柵極5之上，使之覆蓋住方向與設有漏極區2和源極區3的方向垂直的浮動柵極5的端部側。氧化矽膜9是藉助於CVD法等由以100～3000埃程度的厚度形成的。
如上所述，氧化矽膜9減小基於鐵電體層6的電容的實質面積。氧化矽膜9的膜厚最好為100～3000埃程度。如後面所述，如果過薄，因介電常數比的關係，減小容量的效果不明顯，如果過厚，成膜時間變長，而且，圖案成形也較花時間。更理想的膜厚為100～500埃程度。氧化矽膜9最好被設在除了作用於由漏極區2和源極區3夾著的激活區(溝道區)之處的浮動柵極5之上。
下面對容量減少用絕緣膜(第2絕緣膜)的作用進行說明。容量減少用絕緣膜其介電常數比鐵電體的介電常數小得多。因此，在考慮合成容量的情況下，容量減少用絕緣膜的部分實質上可以忽略，結果，鐵電體電容的面積實質上變小。下面對此進行說明。
如圖2所示。鐵電體存儲FET上的控制柵極和浮動柵極間的電容C2由下式(1)表達。
C2＝C1+αCF(1)這裡，α為沒設有容量減少用絕緣膜的面積相對於由兩電極夾著的鐵電體層的面積的比例，CF為鐵電體層的容量，C1為基於設有容量減少用絕緣膜的部分的容量減少用絕緣膜的容量和基於鐵電體層的容量的合成容量。
還有，合成容量C1由下式(2)表達。
1/C1＝1/Ci+1/(1-α)CF(2)這裡，Ci為容量減少用絕緣膜的容量。
如上所說明，容量減少用絕緣膜的介電常數比鐵電體層的介電常數小得多(CF》Ci)，因此，由式(2)得出C1Ci(3)因此，由式(1)(3)得出C2＝Ci+αCF (4)這裡，由於CF＞＞Ci，因此，C2＝αCF (5)結果，如圖2所示，鐵電體存儲FET上的容量幾乎與串聯容量αCF和柵極絕緣膜的容量Cox後的情形等價。因此，被施加在鐵電體層上的分壓VF可以近似為VF＝Cox·Vox/αCF (α＜1)分壓只增大α減小的部分。
即當CF＞＞Ci時，可以忽視有容量減少用絕緣膜的部分，並可以看作鐵電體層的面積變小了的(α倍)疊層電容。其結果如圖1C所示，鐵電體電容的區域比柵極氧化膜(SiO2)的電容的區域小。
如上所述，容量減少用絕緣膜的材料只要是能滿足容量Ci遠比容量CF小的材料就可以，例如，對於鐵電體，使用介電常數ε＝800、膜厚2000埃的PZT(Pb(Zr，Ti)O3)，對於容量減少用絕緣膜，使用介電常數ε＝3.9、膜厚3000埃的SiO2，當α＝1/3時，CF＝800·ε0·S/2×10-7，Ci＝3.9·ε0·S/3×10-7，CF/Ci＝923.08，這樣，可以設為CF＞＞Ci。這裡，ε0為真空介電常數，S為面積。
其結果，即使把相同電壓施加在控制柵極上，根據上式(5)可以把3倍(1/α倍)於以往的電壓施加在鐵電體層上。
還有，氧化矽膜9隻要在浮動柵極5和控制柵極7之間，既可以設在鐵電體層的上側。也可以設在其下側。
還有，即便是不帶有浮動柵極的MFIS構造，也同樣是在控制柵極7之下，可以把容量減少用絕緣膜設在鐵電體層的上側或下側。
在本實施例中，在激活區的大致中央部之外形成氧化矽膜9，但對於位置並不受限制，在激活區上浮動柵極和控制柵極之間只要有容量減少用絕緣膜不存在的區域即只要有容量減少用絕緣膜和鐵電體層之間的非重疊部分即可。
還有，如圖1A所示，氧化矽膜9在箭頭91的方向上形成比上部電極寬的寬度，但也可以形成相同的寬度。由此，在層壓上部電極用的導電層後，可以由相同的光致抗蝕劑在寬度方向集中進行蝕刻。用圖3～圖5對此情況的製造方法進行說明。
還有，在圖3A、B、圖5A、B中，用影線表示是為了與其他部分區分，而不是表示剖面。在後述的圖6中也同樣。
如圖3A所示，在半導體基板1的p型井1a上形成LOCOS氧化膜8，在行方向及列方向上分開元件。形成膜厚100埃的柵極氧化膜4。使鉑沉積在整個面上，把光致抗蝕劑用作掩膜形成如圖3B所示那樣的浮動柵極用的電極層25。對電極層25隻要考慮與在其上所形成的鐵電體層之間的柵極調整以及在形成鐵電體層6時的結晶處理確定材質即可。圖4A表示圖3B的IV A-IV A剖面。
用CVD法使膜厚200埃的氧化矽膜沉積在整個面上，如圖5A所示那樣，把光致抗蝕劑用作掩膜形成氧化矽膜(絕緣層)9，留下在激活區上的浮動柵極用的電極層25的大致中央部而覆蓋其他部分。圖4B表示IV B-IV B剖面。還有，也可以不用氧化矽膜，採用氮化矽膜、TiO2等介電常數小的絕緣層也可以。
然後，在整個面上制膜鐵電體層。把例如鈦酸鋯酸鉛(PZT)、鈦酸鋯酸鑭鉛(PLZT)、鉭酸鉍·鍶(STB系)等的鈣鈦礦結構的物質用濺射法或溶膠凝膠法等成膜並進行熱處理形成。此外，用濺射法使控制柵極形成用的鉑層沉積在整個面上。
如圖5B所示那樣，把光致抗蝕劑用作掩膜，使浮動柵極5、氧化矽膜9、鐵電體層6及控制柵極的寬度方向(箭頭90方向)成形。圖4C表示IV C-IV C剖面。
圖5B的VI A-VI A剖面和VI B-VI B剖面分別表示於圖6A和圖6B。這樣，在激活區的大致中央，鐵電體層6及控制柵極7這2層被層壓在浮動柵極5之上。在激活區的端部，氧化矽膜9、鐵電體層6及控制柵極7這3層被層壓在浮動柵極5之上。
然後，與通常的鐵電體存儲器一樣，屏蔽控制柵極7，離子注入n型雜質，通過自動對準形成漏極區2和源極區3。只要用CVD法在整個面上形成隔層絕緣膜並形成漏極和源極即可。
還有，在本實施例中，對把容量減少用絕緣膜9設在浮動柵極5和鐵電體層6之間的情形進行了說明，但也可以設在鐵電體層6和控制柵極7之間。也就是說，只要設在浮動柵極5和控制柵極7之間即可。
還有，即便是不設有浮動柵極的MFIS構造，也同樣可以設置容量減少用絕緣膜。在此情況下，只要略去圖3B所示的浮動柵極形成工序即可。
下面，參照圖7～圖8對把此構造的鐵電體存儲器排列成矩陣狀並構成存儲器的例子進行說明。
圖7為其一例的俯視圖，圖8A、圖8B、圖3C、圖8D分別為圖7的VIII A-VIII A線、VIII B-VIII B線、VIII C-VIII C線、VIII D-VIII D線的剖面說明圖。
在圖7中形成有4個鐵電體存儲FET(存儲單元Q1～Q4)。還有，在圖7、圖8中，省略柵極氧化膜和浮動柵極進行圖示。
如圖8A所示，在半導體基板1上設有p型井1a。如圖7、圖8A、圖8D所示，井1a藉助於LOCOS氧化膜8在列方向被分離、藉助於深槽隔離15在列方向被分離。
如圖8A所示，在井1a內分別形成有n型的漏極區2和源極區3。在漏極區2和源極區3之間的井1a上形成有柵極氧化膜(未圖示)及浮動柵極(未圖示)。在浮動柵極之上夾著鐵電體層6設有控制柵極7。控制柵極7如圖7所示那樣構成字線WL1和WL2，在行方向上連續被形成。如圖8C所示那樣，在鐵電體層6和控制柵極7之間設有作為第2絕緣膜的絕緣膜9。
在控制柵極7之上形成有層間絕緣膜12。如圖8A、圖8B所示，在層間絕緣膜12之上設有連接在圖7中橫向(行方向)上並排的各單元的源極區3的源極線SL1和SL2。
源極線SL1和SL2形成有層間絕緣膜13。如圖8A～圖8D所示，在層間絕緣膜12之上設有通過第1金屬層11連接在圖7中縱向(列方向)上並排的各單元的漏極區2的數據線DL1和DL2。
由此，可以構成設有矩陣狀存儲單元的半導體存儲器。
還有，藉助於深槽隔離15在列方向被分離的井1a起著與漏極線並行排列的位線BL1、BL2(未圖示)的作用。還有，井1a通過以一定間隔設置接頭進行布線可以減小電阻。
與本發明有關的鐵電體存儲裝置是一種在上述第1絕緣膜和上述上部電極之間所形成的絕緣膜，為了使上述鐵電體層的實質容量減少，具備有隻在上述一對雜質區域間的上述基板區域的上的一部分上形成的實質容量減少用絕緣膜。因此，可以增大上述鐵電體層的分壓。由此，可以用小的寫入電壓驅動。
在與本發明有關的鐵電體存儲裝置中，與上述鐵電體層相比，上述實質容量減少用絕緣膜其介電常數小。因此，即便是比較小的面積也可以增大鐵電體層的分壓。
與本發明有關的鐵電體存儲裝置被形成於上述第1絕緣膜和上述上部電極之間，具備有使上述鐵電體層的實質容量減少的實質容量減少用絕緣膜，在上述一對雜質區域間的上述基板區域之上帶有隻存在上述鐵電體層的部分和存在上述容量減少用絕緣膜與上述鐵電體層重疊的部分。因此，可以增大上述鐵電體層的分壓。由此，可以用小的寫入電壓驅動。
帶有與本發明有關的鐵電體存儲FET的半導體存儲器在上述鐵電體層的上側或下側、第2絕緣膜被插入到與該鐵電體層的面積的一部分相當的部分上。因此，可以減小上述鐵電體層的實質容量。由此，可以用小的寫入電壓驅動。
與本發明有關的鐵電體存儲裝置的製造方法為了在上述第1絕緣膜和上述上部電極之間使上述鐵電體層的實質容量減小，在上述基板區域上且在上述上部電極的下部區域形成容量減少用絕緣膜，使之帶有隻存在上述鐵電體層的部分和存在與上述鐵電體層重疊的部分。因此，可以提供可增大上述鐵電體層的分壓的鐵電體存儲裝置。
使用了基於本發明的鐵電體層的半導體存儲器是一種至少在半導體層上帶有第1絕緣膜和夾著鐵電體層設置控制柵極的鐵電體存儲FET的半導體存儲器，在上述鐵電體層的上側或下側，第2絕緣膜被插入到與該鐵電體層的面積的一部分相當的部分上。
通過做成這種構造，帶有第2絕緣膜部分的鐵電體層的容量減小，可以看成電路上的絕緣體，基於鐵電體層的容量與縮小不帶第2絕緣膜部分的面積後的容量效果相同，基於鐵電體層的容量變小，因此，被施加在鐵電體層上的分壓增大。
上述第2絕緣膜由介電常數比上述鐵電體層小的絕緣材料組成，但最好減小該部分的容量，增大減小鐵電體層的實質面積的效果。
具體來說，例如上述鐵電體存儲FET其構造為在上述半導體層和上述控制柵極之間有浮動柵極，在該浮動柵極和上述控制柵極之間設有上述鐵電體層。在該浮動柵極和上述控制柵極之間設有上述第2絕緣膜。
在與本發明有關的鐵電體存儲裝置中具有使鐵電體層的實效面積減小的絕緣膜。從而，可以把大電壓加在鐵電體層上。因此，可以用低的驅動電壓驅動鐵電體存儲FET。也就是說，不需要特殊的鐵電體材料，沒必要把柵極氧化膜做得超薄，也沒必要對鐵電體層進行特殊處理。
以上用理想的實施例對本發明進行了說明，但各用語並非為了限制而使用，只是為了說明而使用，只要沒有脫離本發明的範圍及思想，可以在所附的框架範圍內加以改變。
權利要求
1.一種鐵電體存儲裝置，其特徵在於A)這種鐵電體存儲裝置具備有a1)帶有第1導電型基板區域的半導體基板、a2)形成於上述第1導電型區域表面上的1對第2導電型雜質區域，a3)形成於上述1對雜質區域之間的上述基板區域上的第1絕緣膜、a4)形成於上述第1絕緣膜上的鐵電體層、a5)形成於上述鐵電體層上的上部電極，B)是一種形成於上述第1絕緣膜和上述上部電極之間的絕緣膜，為了使上述鐵電體層的實質容量減少，具備有隻在上述1對雜質區域之間的上述基板區域上的一部分上形成的實質容量減少絕緣膜。
2.根據權利要求1所述的鐵電體存儲裝置，其特徵在於與上述鐵電體層相比，上述實質容量減少用絕緣膜其介電常數小。
3.根據權利要求2所述的鐵電體存儲裝置，其特徵在於在上述鐵電體層和上述第1絕緣膜之間帶有浮動型導體層，上述實質容量減少絕緣膜位於上述鐵電體層和上述浮動型導體層之間。
4.一種鐵電體存儲裝置，其特徵在於A)這種鐵電體存儲裝置具備有a1)帶有第1導電型基板區域的半導體基板、a2)形成於上述第1導電型區域表面上的1對第2導電型雜質區域，a3)形成於上述1對雜質區域之間的上述基板區域上的第1絕緣膜、a4)形成於上述第1絕緣膜上的鐵電體層、a5)形成於上述鐵電體層上的上部電極，B)具備有被形成於上述第1絕緣膜和上述上部電極之間且使上述鐵電體層的實質容量減少的實質容量減少絕緣膜，在上述1對雜質區域之間的上述基板區域上帶有隻存在上述鐵電體層的部分和存在上述容量減少用絕緣膜與上述鐵電體層重疊的部分。
5.根據權利要求4所述的鐵電體存儲裝置，其特徵在於與上述鐵電體層相比，上述實質容量減少用絕緣膜其介電常數小。
6.根據權利要求5所述的鐵電體存儲裝置，其特徵在於在上述鐵電體層和上述第1絕緣膜之間帶有浮動型導體層，上述實質容量減少絕緣膜位於上述鐵電體層和上述浮動型導體層之間。
7.一種使用了鐵電體層的半導體存儲器，是一種至少在半導體層上帶有第1絕緣膜和夾著鐵電體層設置控制柵極的鐵電體存儲FET的半導體存儲器，其特徵在於在上述鐵電體層的上側或下側，第2絕緣膜被插入到與該鐵電體層的面積的一部分相當的部分上。
8.根據權利要求7所述的半導體存儲器，其特徵在於上述第2絕緣膜為介電常數比上述鐵電體層小的絕緣材料。
9.根據權利要求8所述的半導體存儲器，其特徵在於上述鐵電體存儲FET在上述半導體層和上述控制柵極之間有浮動柵極，在該浮動柵極和上述控制柵極之間設有上述鐵電體層，上述第2絕緣膜被設在該浮動柵極和上述控制柵極之間。
10.一種鐵電體存儲裝置的製造方法，其特徵在於A)是具備有如下步驟的鐵電體存儲裝置的製造方法a1)準備帶有第1導電型基板區域的半導體基板、a2)由上述基板區域的一部分且在上述基板區域上形成第1絕緣膜，a3)在上述第1絕緣膜上形成鐵電體層及上部電極、a4)把上述上部電極作為掩模注入第2導電型雜質並在上述基板區域內形成第2導電型雜質雜質區域，B)為了在上述第1絕緣膜和上述上部電極之間使上述鐵電體層的實質容量減小，在上述基板區域上且在上述上部電極的下部區域形成容量減少用絕緣膜，使之帶有隻存在上述鐵電體層的部分和存在與上述鐵電體層重疊的部分。
11.根據權利要求10所述的鐵電體存儲裝置的製造方法，其特徵在於與上述鐵電體層相比，上述實質容量減少用絕緣膜其介電常數小。
12.根據權利要求11所述的鐵電體存儲裝置的製造方法，其特徵在於在上述鐵電體層和上述第1絕緣膜之間帶有浮動型導體層，上述實質容量減少絕緣膜位於上述鐵電體層和上述浮動型導體層之間。
全文摘要
一種鐵電體存儲裝置,在漏極區2和源極區3之間的半導體層1上依次形成有柵極氧化膜4、浮動柵極5、鐵電體層6和控制柵極7。在激活區的大致中央部之外,在浮動柵極5和鐵電體層6之間設有介電常數比上述鐵電體層6低的氧化矽膜9。與鐵電體相比,氧化矽膜9其介電常數小得多。帶有氧化矽膜9的部分其容量可以忽略,因此,實質上可以對鐵電體層減小容量,由此,可以增大所施加的分壓。
文檔編號H01L29/792GK1273696SQ98809909
公開日2000年11月15日 申請日期1998年10月30日 優先權日1997年11月14日
發明者中村孝 申請人:羅姆股份有限公司