具有兩種貫通連接部的連接器塊以及包括連接器塊的電子裝置的製作方法

2023-05-13 01:36:56 7

本發明涉及一種連接器塊、一種製造連接器塊的方法、一種電子裝置、以及一種製造電子裝置的方法。

背景技術：

封裝結構可以表示被封裝的、具有從封裝材料延伸出去的電連接結構、並被安裝在電子外圍裝置例如印刷電路板上的電子晶片。

US 8,866,292公開了一種半導體封裝結構，所述半導體封裝結構包括襯底，襯底具有第一主表面和相反的第二主表面。第一晶片位於襯底上。第一晶片包括位於第一主表面處的多個接觸墊。連通條(via bar)位於襯底上。

技術實現要素：

需要提供一種可靠且靈活的建立電互連的方式。

根據一示例性實施例，一種連接器塊(尤其用於在半導體封裝結構的相反設置的主表面區域之間提供豎直互連)被提供，所述連接器塊包括封裝材料、從封裝材料的第一表面穿過封裝材料延伸至封裝材料的第二(例如相反的第二)表面的至少一個第一導電貫通連接部(尤其為多個第一導電貫通連接部)、以及沿著封裝材料的位於外面的第三表面從封裝材料的第一表面延伸至封裝材料的第二表面的至少一個第二導電貫通連接部(尤其為多個第二導電貫通連接部)(其中，特別地，一個或多個第一導電貫通連接部在垂直於從封裝材料的第一表面向封裝材料的第二表面延伸的方向的平面內的橫截面積可能大於(例如大至少20％，尤其大至少50％，更特別地大至少100％)一個或多個第二導電貫通連接部在該平面內的橫截面積)。

根據另一示例性實施例，一種連接器塊(尤其用於在半導體封裝結構的主表面區域(例如相反的主表面區域)之間提供豎直互連)被提供，所述連接器塊包括封裝材料、從封裝材料的第一表面穿過封裝材料向封裝材料的第二表面(例如相反的第二表面)地彼此大致平行延伸的多個第一導電貫通連接部、以及從封裝材料的第一表面向封裝材料的第二表面彼此大致平行並大致平行於多個第一導電貫通連接部(並且尤其沿著封裝材料的位於外面的第三表面暴露地)延伸的多個第二導電貫通連接部，其中，第一導電貫通連接部在垂直於從封裝材料的第一表面向封裝材料的第二表面延伸的方向的平面內的橫截面積不同於第二導電貫通連接部在該平面內的橫截面積。

根據又一示例性實施例，一種製造多個(或者批量)連接器塊的方法被提供，其中，該方法包括：利用封裝材料封裝多個第一導電貫通連接部的第一預製件的至少一部分，以使得第一導電貫通連接部的預製件的至少一部分從封裝材料的第一表面穿過封裝材料延伸至封裝材料的(例如相反的)第二表面；隨後，形成多個第二導電貫通連接部的第二預製件，所述第二預製件至少部分地沿著封裝材料的位於外面的第三表面從封裝材料的第一表面延伸至封裝材料的第二表面；分割帶著第一預製件和第二預製件的封裝材料以形成多個連接器塊，從而每個連接器塊包括封裝材料的一部分、第一預製件的一部分、以及第二預製件的一部分，其中，所述第一預製件的一部分作為多個第一導電貫通連接部，所述第二預製件的一部分作為多個第二導電貫通連接部。

根據又一示例性實施例，一種製造連接器塊的方法被提供，該方法包括：將多個第一導電貫通連接部(或其預製件)布置在臨時承載部上；利用電絕緣封裝材料封裝所述多個第一導電貫通連接部，以使得第一導電貫通連接部從封裝材料的第一表面穿過封裝材料延伸至封裝材料的(例如相反的)第二表面並在第一表面和第二表面處暴露；形成多個沿著封裝材料的第三表面從封裝材料的第一表面延伸至封裝材料的第二表面的第二導電貫通連接部；並且，從封裝材料和貫通連接部移除臨時承載部。

根據又一示例性實施例，一種電子裝置被提供，所述電子裝置包括半導體封裝結構，所述半導體封裝結構具有第一主表面區域和(例如相反的)第二主表面區域並包括半導體晶片，所述半導體晶片包括位於第二主表面區域內的至少一個晶片墊、以及連接器塊(例如具有上述特徵的連接器塊)，所述連接器塊包括至少一個第一導電貫通連接部和至少一個第二導電貫通連接部，所述至少一個第一導電貫通連接部和所述至少一個第二導電貫通連接部以不同的橫截面積在第一主表面區域與第二主表面區域之間延伸並且與半導體晶片並排布置。

根據又一示例性實施例，一種製造電子裝置的方法被提供，所述電子裝置具有半導體封裝結構，所述半導體封裝結構具有第一主表面區域和(例如相反的)第二主表面區域，其中，該方法包括：提供在第二主表面區域內包括至少一個晶片墊的半導體晶片；並且，與半導體晶片並排地布置連接器塊(尤其在第一主表面區域與第二主表面區域之間側向並列布置)，其中，連接器塊包括在第一主表面區域與第二主表面區域之間以不同的橫截面積延伸的至少一個第一導電貫通連接部和至少一個第二導電貫通連接部。

根據本發明的一示例性實施例，一種連接器塊被提供，該連接器塊可以用來在例如封裝結構中執行在封裝結構的兩個例如相反的主表面區域之間豎直傳播信號的電連接任務。為此，兩種不同的導電貫通連接部(區別在於其橫截面積)被提供。這例如具有下述優點：具有較大的橫截面積的導電貫通連接部可以用於功率連接任務(和/或用於接地連接任務)，而具有較小的橫截面積的導電貫通連接部可以用於高頻或信號連接任務。由此，可以提供一種簡單且緊湊的連接器塊，該連接器塊可以用作各種電子應用的具有多重用途並允許支持複雜的接觸要求的組成部件。

當第一導電貫通連接部和第二導電貫通連接部彼此大致平行地延伸時，可以在半導體封裝結構等的兩個主表面區域之間提供較小損失以及較短的傳播路徑。封裝材料可以用作電絕緣基體(matrix)，可以提供機械支撐並且可以保護導電貫通連接部。

特別地，一種連接器塊可以被提供，在該連接器塊中，較厚的連通部(via)或豎直貫通連接部可以在封裝之前被施加，而較薄的連通部或豎直貫通連接部可以在封裝後被施加。這確保了一種簡單的製造過程，並在根據具體應用選擇所形成的連接器塊的參數方面且向電路設計者提供了較大程度的自由度。

這種連接器塊可以被用來在多種封裝結構架構中、尤其在扇出式晶片級封裝結構(Fan-out Wafer Level Package(例如eWLB(嵌入式晶片級球柵陣列，即embedded Wafer Level Ball Grid Array))的封裝應用中提供豎直互連。特別地，它可以有利地用於這樣的應用場合：即封裝的半導體晶片與另外的電子構件疊置的應用場合。

在下文中，將說明連接器塊、電子裝置和方法的另外的示例性實施例。

在本申請中，術語「半導體晶片」可以尤其指代裸片，即由加工過的半導體、例如單片半導體晶片製成的未封裝的(例如未模塑的)晶片。然而，半導體晶片也可以是已經封裝的(例如模塑的)的晶片。一個或多個集成電路元件(比如二極體、電晶體等)可以形成在半導體晶片中。這種半導體晶片可以裝有金屬化結構、尤其裝有一個或多個墊。

在本申請中，術語「墊」可以尤其指代在半導體晶片的表面上形成的、允許與半導體晶片的一個或多個集成電路元件電接觸的導電接觸部或導電端。例如，電源信號、控制信號或數據信號可以通過一個或多個墊從電子外圍裝置導入封裝結構的內部並導入半導體晶片內。採用類似的方式，電源信號、控制信號或數據信號可以通過一個或多個墊從半導體晶片導向電子外圍裝置。所述墊可以實施成晶片上的金屬島。

在一實施例中，首先，連接部被完全嵌設(作為水平路徑)。在分割以暴露導電貫通連接部並且傾斜90°後，可以形成沿著z方向的連接部。在該實施例中，在加工開始時連接部尚未被結構化。

在一實施例中，第一導電貫通連接部構造成下述結構中的至少一種的至少一部分：引線框架，銅結構，具有多個平行接片的周向框架，和圖案化的導電片。由此，第一預製件可以構造成下述結構中的至少一種：引線框架，具有多個平行接片的周向框架和圖案化的導電片。當第一導電貫通連接部中的多個是基於連續結構比如引線框架形成時，用於製造第一導電貫通連接部的付出可以保持非常少。對於製造過程完全可以實現的是，這種連續結構隨後可以作為整體被封裝材料例如通過模塑、印刷或層疊化而封裝。隨後，至少部分地封裝的連續結構可以通過鋸切、蝕刻、衝壓(stamp)或雷射切割劃分成多個連接器塊。這簡化了製造過程中對多種第一導電貫通連接部的處理。

在一實施例中，第二導電貫通連接部構造成電鍍結構和濺射結構中的至少一種。由此，第二預製件可以通過下述方法中的至少一種形成：在封裝材料的第三表面上濺射或化學鍍導電材料、以及電鍍或印刷或噴墨導電材料。因此，與第一導電貫通連接部不同的是，第二導電貫通連接部可以通過添加過程形成，這允許以較薄且精確可控的橫截面積並由此適合於高頻和信號傳輸應用地製造它們。用於形成第二導電接觸結構的這種材料沉積過程與量產過程中對多個連接器塊的製造高度兼容，即可以同時進行，並由此具有高效率。

在一實施例中，封裝材料包括層疊結構、尤其是印刷電路板層疊結構。在本申請中，術語「層疊結構」可以尤其指代通過施加按壓力而彼此連接的導電結構和/或電絕緣結構所形成的集成扁平部件。通過壓力的連接可以選擇性地伴隨有熱能的供應。由此，層疊化可以指代製造呈多層結構的複合材料的技術。層疊結構可以藉助熱和/或壓力和/或焊接和/或粘結材料永久性地組合形成。

在另一實施例中，封裝材料包括模塑結構、尤其是塑料模塑結構。例如，被相應地封裝的一組導電貫通連接部可以通過將對應的預製件放置在上模具與下模具之間並在上模具與下模具之間注入液體模塑材料來提供。在模塑材料凝固後，其中具有預製件的封裝材料的形成被完成。

在一實施例中，連接器塊構造成條(其可以指代連通條)，第一導電貫通連接部和/或第二導電貫通連接部沿直線方向依次並具有間隔地布置在所述條內。這種條可以為在一個方向上的延伸尺寸顯著大於另外兩個方向上的延伸尺寸的大致長方體結構。例如，在長方向上的延伸尺寸可以是其它兩個正交方向中任意一個上的延伸尺寸的至少兩倍、尤其至少三倍。沿著這種條的最長的延伸方向，多個第一和第二導電貫通連接部可以彼此平行並並排地布置。這種架構使得條式連接器塊可以容易地應用於多種具有非常短的傳播路徑的電子應用中。電連接部的數量可以通過條的沿著最長的方向的長度而簡單地測得。然而，需要說明的是，條或柱架構之外的其它幾何結構、例如具有圓形外周的盤形構造也是可能的。電連接部之間的距離可以是等距的或者可以以不同的距離分布在條上和/或中。連通部之間的非等距的距離可能有助於封裝結構的布線。

在一實施例中，每個第一導電貫通連接部的橫截面積位於從100μm2至1mm2的範圍內，尤其位於從400μm2至104μm2的範圍內。這種尺寸對應於高功率應用的要求。與此不同的是，每個第二導電接觸結構的橫截面積比第一導電貫通連接部的橫截面積至少小2倍、尤其至少小4倍、更特別地小9倍。

在一實施例中，所述方法包括將多個第一導電貫通連接部布置在臨時承載部上，其中，第一導電貫通連接部與臨時承載部之間具有粘結材料、尤其是雙面粘結材料。當在封裝過程之前將第一導電貫通連接部(例如引線框架)的預製件粘附至這種臨時承載部上時，製造一個或有利地同時製造多個連接器塊的這種構思會更可靠。此後，承載部不僅可以機械支撐被製造的連接器塊的各組成部件，而且還可以將預製件相對於封裝材料空間固定。利用其上帶有粘結材料的臨時承載部會得到一組具有下述特點的被製造的連接器塊：該組連接器塊具有均勻的特性、以及可靠且相同的電氣和機械性能。隨後，可以移除臨時承載部以及粘結材料，從而臨時承載部以及粘結材料沒有形成最終連接器塊的一部分。將雙面粘結材料(比如雙面膠帶)布置在臨時承載部與被製造的連接器塊之間可以增加製造過程中半成品連接器塊的粘結性。製造過程完成之前連接器塊的半成品產品從臨時承載部的不被期待的脫開由此可以被安全地避免。各連接器塊的分割或單獨化過程可以在從粘結膠帶移走連接器塊之前或之後執行。從粘結膠帶移除連接器塊或連接器塊的預製件可以利用可熱釋放的粘結膠帶來實現，所述可熱釋放的粘結膠帶可以構造成僅僅在溫度沒有增加至一閾值以上時保持其粘結性，而該閾值會誘發上述粘結膠帶喪失或減小其粘結性，通常，該分離通過引入能量而實現，所述能量可以是熱能、化學能或其它形式的能量。

在一實施例中，第一導電貫通連接部構造成能在電子裝置的操作過程中傳輸功率。對於功率傳輸、例如汽車應用中的功率傳輸，必須傳輸高電流。這藉助這樣的第一導電貫通連接部來實現時尤為合適，該第一導電貫通連接部的橫截面積大於第二導電貫通連接部的橫截面積。

在一實施例中，第二導電貫通連接部構造成能在電子裝置的操作過程中傳輸信號、尤其能傳輸高頻信號。為了傳輸信號，尤其在涉及高頻信號時，第二導電貫通連接部的較小的橫截面積有利於功能的實現和緊湊性。

在一實施例中，電子裝置還包括電子構件，所述電子構件布置在半導體封裝結構的第一主表面區域上或上方並包括與至少一個第一導電貫通連接部電耦接的第一電接觸部和與至少一個第二導電貫通連接部電耦接的第二電接觸部。所述電子構件可以表面安裝在由半導體晶片和至少一個連接器塊形成的封裝結構(所述封裝結構可以由包封用封裝材料封裝)上。

在一實施例中，所述電子構件構造成下述結構中的至少一種：另外的半導體晶片，天線，無源電子部件，有源電子部件和電磁輻射屏蔽結構。

在一實施例中，電子裝置、尤其是其半導體封裝結構還包括第一導電再分配層，所述第一導電再分配層布置在第一主表面區域內並與至少一個第一導電貫通連接部和至少一個第二導電貫通連接部電耦接。第一導電再分配層還可以與所述電子構件(如果存在的話)的第一接觸部和第二接觸部電耦接。在一實施例中，電子裝置、尤其是其半導體封裝結構還包括第二導電再分配層，所述第二導電再分配層布置在第二主表面區域內並與至少一個晶片墊、至少一個第一導電貫通連接部和至少一個第二導電貫通連接部電耦接。用於夾置半導體晶片的兩個至少部分地導電的再分配層可以在豎直方向上藉助一個或多個連接器塊彼此電連接。還可能的是，所描述的再分配層中的任意一個構造成由至少一個圖案化的導電層和至少一個圖案化的電絕緣層組成的布置結構(例如層疊結構)(例如參見圖17)。

在一實施例中，電子裝置包括位於第一導電再分配層和第二導電再分配層中的至少一個上的一個或多個焊接結構。將一個或多個焊接結構提供在再分配層中的一個或兩者上允許簡化電子裝置後續在基座或電子外圍裝置比如印刷電路板上的安裝。通過一個或多個焊接結構還能夠將另外的電子構件安裝在半導體封裝結構上。

在一實施例中，電子裝置包括另外的封裝材料(即除了電子裝置的連接器塊的封裝材料之外的另外的封裝材料)，所述另外的封裝材料可以指代包封用封裝材料並且半導體晶片可以與連接器塊一起封裝在所述另外的封裝材料中。至少一個半導體晶片和一個或多個連接器塊可以在上述兩個再分配層之間彼此並排布置，其中，剩下的間隙可以被包封用封裝材料填充。所述包封用封裝材料可以是另外的模塑化合物(mold compound)或另外的層疊結構。

在一實施例中，電子裝置包括通過連接器塊和/或焊接結構和/或至少一個再分配層與半導體晶片電耦接的至少一個另外的半導體晶片(作為電子構件)。在一實施例中，所述至少一個另外的半導體晶片構造成下述兩種結構中的至少一種：與半導體晶片並排布置的另外的半導體晶片，和表面安裝(想要的話可以通過焊接結構安裝)在第一再分配層和第二再分配層中的至少一個上的另外的半導體晶片。由此，具有多個半導體晶片的應用是可能的。例如，多個半導體晶片可以布置在同一個電子裝置中。替代地，兩個電子裝置可以彼此連接，每個電子裝置安裝有至少一個半導體晶片。

在一實施例中，半導體晶片是功率半導體晶片。這種功率半導體晶片可以具有集成在其內的一個或多個集成電路元件比如電晶體(例如，場效應電晶體比如金屬氧化物半導體場效應電晶體，和/或雙極電晶體比如絕緣柵雙極電晶體)和/或二極體。由這種集成電路元件提供的示例應用可以用於切換目的。例如，功率半導體裝置的這種另外的集成電路元件可以以半橋或全橋的方式集成。示例性應用是汽車應用。

在一實施例中，電子裝置構造成扇出式晶片級封裝結構(例如嵌入式晶片級球柵陣列封裝結構(eWLB))。這可能涉及由多個單獨的半導體晶片和封裝材料形成的人工晶片的使用。

一個或多個半導體晶片可包括二極體和電晶體(更特別是絕緣柵雙極電晶體)中的至少一種。在一實施例中，電子裝置可以構造成功率模塊。例如，一個或多個電子晶片可以用作用於功率應用例如用在汽車領域的半導體晶片。在一實施例中，至少一個半導體晶片可包括邏輯IC或用於RF功率應用的半導體晶片。在一個實施例中，半導體晶片可以用作微機電系統(MEMS)中的一個或多個傳感器或致動器、例如壓力傳感器或加速度傳感器。

半導體襯底、優選矽襯底可以用作半導體晶片的襯底或晶片。替代地，氧化矽或另外的絕緣襯底可以被提供。還能夠應用鍺襯底或III-V半導體材料。例如，示例性實施例可以為採用GaN或SiC技術來實施。

本發明的上述和其它目的、特徵以及優點將結合附圖、從下述說明和所附權利要求凸顯出來，在附圖中，類似的部件或元件被指代以類似的附圖標記。

附圖說明

被包含以提供對本發明的示例性實施例的進一步理解並構成本申請文件的一部分的附圖展示了本發明的各示例性實施例。

在附圖中：

圖1至圖5示出在執行製造根據本發明的一示例性實施例的連接器塊的方法的過程中獲得的各結構的不同視圖。

圖6示出根據圖1至圖5所製造的、根據本發明的一示例性實施例的連接器塊的三維視圖。

圖7示出根據本發明的一示例性實施例的電子裝置的剖視圖。

圖8至圖10示出執行製造根據本發明的另一示例性實施例的連接器塊和包括這種連接器塊的電子裝置的方法的過程中獲得的各結構的不同視圖。

圖11至圖16示出在執行製造根據本發明的一示例性實施例的電子裝置的方法的過程過中獲得的各結構的不同視圖。

圖17示出根據圖11至圖16所製造的、根據本發明的一示例性實施例的電子裝置的剖視圖。

具體實施方式

附圖中的展示是示意性的並且沒有按比例繪製。

在參考附圖更詳細地說明各示例性實施例之前，將概述衍生出各示例性實施例的一些總體考慮。

根據一示例性實施例，一種用於功率連接和信號的、構造成預置的貫通封裝材料式連通部(TEV)的連接器塊被提供。

SiP(封裝結構形式的系統，System in Package)集成是封裝行業的主要研發領域。集成方案通常包括z方向上疊置能力(stacking capability)。尤其在要求在z方向上連接的連通部被預製並類似於晶片地嵌設在封裝結構中的情況下，扇出式晶片級封裝結構(例如eWLB)可以提供低成本、高性能的疊置能力。這允許使用已知為良好的連通部(known-good-via，KGV)，這是因為這些連通部可以在使用之前被提前測試。

根據本發明的一示例性實施例，構造成連通條(via bar)的連接器塊包括作為較厚的連通部的被封裝的第一貫通連接部和作為位於封裝材料的外表面上的較薄的連通部的電鍍的第二貫通連接部。這種連接器塊可以在eWLB技術中嵌設在多個半導體晶片或芯粒旁。這通過第二貫通連接部實現了z方向上的信號連接，並通過第一貫通連接部實現了z方向上具有高電流的功率/接地連接。這種架構能夠與較薄的連通部一起提供直徑較大的連通部，從而還實現了具有高載流能力的功率連接。

本發明的一示例性實施例使用較厚的銅引線框架或結構化銅片(也可以由別的材料製成，尤其可以由不能以電鍍方式施加的材料製成)作為用於第一導電貫通連接部的第一預製件，第一預製件可以在模塑之前就被嵌置。這種金屬片可以較厚並且可以是任何材料或材料複合物/堆疊結構。在嵌置第一預製件之後，另外的很小的連通部可以作為用於第二導電貫通連接部的第二預製件被施加。由此得到的連通條可以分割成多個連接器塊。然後，這些連接器塊中相應的一個可以被傾斜並以合適的方式定向，以能與一個或多個半導體晶片一起嵌設在包封用封裝材料中，從而得到根據本發明的一示例性實施例的封裝結構或電子裝置。

這些連通條含有呈第一貫通連接部形式的具有出色的載流能力的直徑較大的連通部(或特殊材料連通條)和呈第二貫通連接部形式的具有出色的高頻性能的較小的連通部。作為第一貫通連接部的預製件的引線框架、較厚的結構化金屬和/或導電片、以及濺射的和/或電鍍的第二貫通連接部的聯合使用允許在一個連通條或連接器塊中於z方向上提供具有多種連通直徑的連接。

為了製造這種連接器塊(還參見圖1至圖5)，還稱之為臨時承載部的模塑承載部(例如構造成用於eWLB技術的模塑承載部)可以用作工藝流程的起點。這種臨時承載部可以由金屬、聚合物或陶瓷板製成。粘結材料或雙面粘結膠帶或箔可以附接至板狀臨時承載部。預先結構化的導電片可以作為用於第一貫通連接部的第一預製件附接至模塑承載部，所述預先結構化的導電片可以是引線框架材料(例如銅引線框架)、任何其它金屬或金屬層疊結構、或者複合物。在理論上，所述片也可以不結構化，它可以是導電聚合物，或者甚至所述片可以以印刷、分配或類似的工藝施加在臨時承載部上。如果結構化的金屬片被使用，那麼，結構化的片可以在附接該片之前或嵌設在封裝材料比如模塑化合物之後通過蝕刻或雷射處理等方式被結構化。用作第一貫通連接部的第一預製件的導電片的厚度可基於期待的載流能力自由選取，例如在20μm至200μm的範圍內自由選取。

隨後，可以將銅片嵌設在封裝材料(例如模塑化合物、聚合物或層疊結構)內。重組的襯底的形式可以是圓的或矩形的/方形的。供嵌設的複合物或封裝材料可以由電絕緣材料製成，所述電絕緣材料具有期待的介電強度以用於所需的載流能力。供嵌設的複合物或封裝材料可以在模塑過程(例如壓模成型)中、或通過層疊工藝、或通過印刷而被施加。

在嵌設完導電片之後，即在封裝第一貫通連接部的第一預製件後，可以選擇性地執行磨削過程，以減小條的厚度和/或以提供平滑表面。接下來，再分配線可以作為第二貫通連接部的第二預製件被施加。這可以通過印刷、薄膜技術或PCB類似工藝來施加。不同的工藝、如濺射、電鍍、蝕刻或其它工藝可以被使用。形成第二預製件的線的厚度可以小於30μm，尤其小於20μm，更特別地小於10μm。

此後，由此獲得的重組的襯底可以被分割(例如通過劃片)，以獲得多個連接器塊。這些連接器塊(還可以被稱為連通塊)可以被傾斜90°並且現在可以用於嵌入另一扇出式WLB(例如eWLB)中。這兩種不同的連通直徑(第一貫通連接部和第二貫通連接部分別涉及的)在連接器塊中看起來是不同的：較厚的那些完全嵌設在封裝材料中，而較薄的那些附接在封裝材料的頂部上。

所說明的連接器塊的一個重要優點在於：可以以最低的成本和付出在一個連通或連接器條中實現具有大、較大直徑的連通條(呈第一貫通連接部形式)和在高頻下具有高性能的較小連通部(呈第二貫通連接部形式)。

構成封裝材料的一個實施例的模塑化合物也可以被層疊結構替代。在對應的製造方法中(還參見圖8至圖10)，連接器塊可以構造成具有較厚的底金屬化部(例如作為基底)和較薄的頂金屬化部的層疊件。在單獨化(例如通過劃片)並旋轉90°後，能夠得到與基於模塑的連接器塊基本上相同的功能。先進的層疊技術提供了約10μm-20μm的金屬圖案解析度。通過將層疊結構用於封裝材料，還可以減少成本和付出並且也可以增大靈活性(例如能夠提供可觀數量的層)。下述組合對於某些應用(例如3C無源裝置、3D天線等)尤為有利：該組合由eWLB的水平再分配層、以及被夾置的呈層疊結構的用於豎直互連的較薄的和較厚的層組成。

圖1至圖5示出在執行製造根據本發明的一示例性實施例的連接器塊600(圖6所示)的方法的過程中獲得的各結構的不同視圖。

為了獲得圖1的剖視圖中示出的結構，臨時承載部100被選擇性為雙面式的粘結材料102覆蓋。所述雙面粘結材料102可以是這樣的箔，該箔為可熱釋放的，即在被加熱至特定的閾值溫度、例如170℃以上時會喪失(或至少顯著地減小)其粘結性。圖1所示的臨時承載部100可以是模塑承載部(比如用於eWLB應用的模塑承載部)。雙面粘結材料102可以被施加，以提高將在臨時承載部100上製造的連接器塊600的隨後將被安裝的組成部件的粘附性。

為了獲得圖2所示的剖視圖的結構，將引線框架作為用於將被製造的連接器塊600的多個第一導電貫通連接部602(參見圖6)的預製件200於雙面粘結材料102上布置在臨時承載部100上。圖3為第一預製件200的一示例的平面圖，第一預製件200構造成通過周向框架304彼此連接的多個平行接片302。在容易地製造的連接器塊600中，每個第一貫通連接部602將實施為一個接片302的一部分。周向框架304沒有形成容易地製造的連接器塊600的一部分。

如從圖2的剖視圖所觀察到的，形狀為結構化的導電片的第一預製件200可以作為將被形成的第一導電貫通連接部602的預製件於雙面粘結材料102上附接至臨時承載部100。第一導電貫通連接部602的預製件200還可以具有類似於梳子結構的形狀。它可以由金屬材料(例如銅)製成。該預製件200的厚度例如可以位於25μm至100μm的範圍內或甚至更厚。例如，可以限定多個標準厚度：25μm、50μm和100μm。

為了獲得圖4的剖視圖所示的結構，將第一預製件200封裝在封裝材料400、比如例如通過壓模成型所形成的模塑化合物中。在固化後，封裝材料400變成固體。

為了獲得圖5所示的結構，多個第二導電貫通連接部604(參見圖6)的第二預製件500在封裝材料400的外表面上形成。第二預製件500可以通過將導電材料比如銅濺射、化學鍍和/或電鍍在封裝材料400的暴露的上表面上而形成。第二預製件500可以為平行排列的帶所組成的結構。在圖4所示的架構中，對應的導電材料附接在模塑的襯底(例如面板或晶片)的頂側上。

接下來，將由第一預製件200、被第一預製件200嵌入的封裝材料400、以及位於封裝材料400的外表面上第二預製件500所形成的結構體作為整體從臨時承載部100移除。當雙面粘結材料102為可熱釋放的時，該移除可以通過將雙面粘結材料102加熱至使雙面粘結材料102的粘結性出現顯著降低的溫度(例如170℃)以上來執行。然後，可以將結構體從雙面粘結材料102容易地取下並由此與臨時承載部100分開。

接下來，由帶有封裝的第一預製件200和所形成的第二預製件500的封裝材料400所形成的分離出的結構體被單獨化成多個條狀體，以便形成多個連接器塊600，如圖6所示。每個連接器塊600包括封裝材料400的一部分、作為多個第一導電貫通連接部602的一部分第一預製件200、以及作為多個第二導電貫通連接部604的一部分第二預製件500。

圖6示出根據圖1至圖5所製造的、根據本發明的一示例性實施例的連接器塊600的三維視圖。

連接器塊600的多個第一導電貫通連接部602從封裝材料400的第一表面606(在此為上表面))穿過封裝材料400延伸到封裝材料400的相反的第二表面608(在此為下表面)。對應地，沿著封裝材料400的位於外面的(在此為豎直的)第三表面610延伸的多個第二導電貫通連接部604從封裝材料400的第一表面606延伸到封裝材料400的第二表面608。如從圖6中可以觀察到的，在垂直於從封裝材料400的第一表面606向封裝材料400的第二表面608延伸的方向的平面內，第一導電貫通連接部602的橫截面積A1(例如為104μm2)大於第二導電貫通連接部604的橫截面積A2(例如為A1的10％)。在從第一表面606至第二表面608的整個距離D(例如位於20μm至500μm的範圍內)上，第一導電貫通連接部602的橫截面的形狀和面積可以是恆定的(但這僅僅是一種選擇性設計)。對應地，第二導電貫通連接部604的橫截面的形狀和面積在從第一表面606至第二表面608的整個距離D上是恆定的。多個第一導電貫通連接部602中的每個彼此平行且平行於多個第二導電貫通連接部604地延伸。

如圖6所示，連接器塊600構造成具有尺寸較大的第一導電貫通連接部602和尺寸較小的第二導電貫通連接部604的連通條。所有的貫通連接部602、604都沿著直線方向612依次布置或排列。在圖示的實施例中，第一導電貫通連接部602等距布置。此外，第二導電貫通連接部602也等距布置。然而，在連接器塊600中，第一導電貫通連接部602的數量可以與第二導電貫通連接部604的數量不同(在圖示的實施例中，第一導電貫通連接部602的數量小於第二導電貫通連接部604的數量)。

在分割(例如劃片)並傾斜90°後，連接器條或連接器塊600可以嵌設在扇出式WLB(例如eWLB)中，從而可以在z方向上以多重連通目的地連接(還參見圖7和圖17)。第一導電貫通連接部602形成高度適於功率傳輸和接地連接的較大的嵌入式連通部。由此，可以通過它們獲得在載流能力和電遷移方面較高的性能。然而，第二導電貫通連接部604是較小的連通部，其是在模塑後被施加的並高度適於信號傳輸、尤其在高頻應用中具有較高的性能。

圖7示出根據本發明的一示例性實施例的電子裝置710的剖視圖。

電子裝置710包括半導體封裝結構770，該半導體封裝結構770具有第一主表面區域772和相反的第二主表面區域774並且包括半導體晶片712。所述半導體晶片712包括位於第二主表面區域774內的晶片墊714。半導體封裝結構770的第一導電再分配層700布置在第一主表面區域772內。第一導電再分配層700包括電絕緣層結構780和導電層結構782。半導體封裝結構770的第二導電再分配層702布置在第二主表面區域774內並在半導體晶片712的底側上電耦接至晶片墊714。

如圖6所示，連接器塊600構造成能在半導體封裝結構770的相反設置的主表面區域772、774內的導電層結構782之間提供豎直互連。連接器塊600與半導體晶片712並排或彼此橫向依次布置，並且連接器塊600在豎直方向上布置在第一導電再分配層700與第二導電再分配層702之間並與第一導電再分配層700與第二導電再分配層702電耦接。連接器塊600的第一導電貫通連接部602構造成能在電子裝置710的操作期間傳輸功率。與此不同的是，第二導電貫通連接部604構造成能在電子裝置710的操作期間傳輸高頻信號。

另外的所謂的包封用封裝材料730(例如模塑化合物)被提供，在該另外的包封用封裝材料730中，半導體晶片712和連接器塊600共同封裝在半導體封裝結構770內。

在此構造成焊球的焊接結構720可以設置在第一導電再分配層700上和第二導電再分配層702上並直接連接至對應的導電層結構782。

此外，電子裝置710包括作為附加的電子構件740的另外的半導體晶片(所述另外的半導體晶片具有另外的晶片墊716並嵌設在又一封裝材料790中)，所述另外的半導體晶片安裝在半導體封裝結構770的頂部上並通過焊接結構720和連接器塊600電耦接至半導體晶片712。例如，半導體晶片712可以是邏輯晶片，而電子構件740可以是記憶晶片。

在根據圖7的構造中，連接器塊600嵌設在電子裝置710的兩個封裝結構(即半導體封裝結構770和封裝的半導體晶片740)中的一個內以將這兩個封裝結構彼此連接。這兩個封裝結構中一個安裝在另一個的頂部上。然而，其它應用也是可能的。在圖示的實施例中，連接器塊600是由模塑化合物(參見封裝材料400)形成的預製塊並相對於圖6旋轉90°，該預製塊具有嵌設的和表面形成的貫通連接部602、604，其中，在eWLB架構中利用薄膜再分配層實現互連。

圖8和圖9示出執行製造根據本發明的另一示例性實施例的連接器塊600的方法的過程中所得到的各結構的不同的視圖。圖10示出集成在根據本發明的一示例性實施例的電子裝置710中的連接器塊600。

在圖8中，單一的第一導電貫通連接部602被示出為嵌設在由封裝材料400構成的層疊材料中。在圖示的實施例中，封裝材料400由兩個電絕緣層802、804(例如這兩個電絕緣層均由預浸(prepreg)材料、即位於樹脂基體中的玻璃纖維製成)形成。附加地，在該示例中，三個第二導電貫通連接部604在封裝材料400的外表面上形成，並且也是通過電鍍來製造的。圖8還示出第三導電貫通連接部800，所述第三導電貫通連接部800的厚度例如可以為100μm。第一導電貫通連接部602的厚度也可以是100μm。與此不同的是，第二導電接觸結構604的厚度可以小很多、例如10μm。圖8的元件可以通過施加壓力來彼此連接，在需要的情況下也可以利用熱來支持連接。

圖8示出了採用層疊技術的連接器塊600的剖視圖，而圖9示出了三維圖並且還示出了根據圖8至圖10的條狀連接器塊600的豎直尺寸H可以為100μm至500μm的數量級。更一般而言，連接方向上的厚度可以位於50μm至1mm的範圍內。由此，該連接器塊在豎直方向上非常緊湊並且還能實現複雜的電連接任務，同時由於傳播路徑短而具有較少的能量損失和信號內容損失。附圖標記810表示劃片線，包括多個連接器塊600的預製件可以沿著所述劃片線被劃片以實現單獨化。圖9中所示的布置結構可以通過將圖8的布置結構旋轉90°而得到。

如從圖10中所觀察到的，連接器塊600可以同eWLB再分配層700、702以及包封用封裝材料730(比如模塑的eWLB)一起集成在電子裝置710中。嵌設的連接器塊600在此用於在再分配層700、702之間傳導電信號和功率。根據圖8至圖10的架構對應於多層式層疊結構，所述多層式層疊結構包括具有混合的寬度/間距/厚度的豎直互連結構。

圖11至圖16示出在執行製造根據本發明的一示例性實施例的電子裝置710的方法過程中得到的各結構的不同的視圖。

為了獲得圖11所示的結構，多個半導體晶片712和多個圖6所示的連接器塊600被撿取並且並排且彼此側向間隔開地放置在臨時承載部100上，其中，雙面粘結材料102形成在所述臨時承載部100上。

為了獲得圖12所示的結構，通過壓模成型、例如以800μm的模塑厚度L來形成包封用封裝材料730。在壓模成型並固化後，獲得了自承載或自支撐的結構，由此臨時承載部100可以被移除。這可以通過將溫度臨時增加至一特定值、例如170°以上來實現，其中，呈雙面粘結材料102形式的粘結箔會在該溫度失去它的強粘性(例如由於粘結箔中的醇會在這些溫度下蒸發)。

為了獲得圖13所示的結構，通過磨削圖12所示的結構的後側而使其在豎直方向上變薄。這增加了緊湊性並將連接器塊600的導電端面暴露。所述磨削可以在於臨時承載部100上從雙面粘結材料102釋放結構體之前或之後執行。

為了獲得圖14所示的結構，再分配層702在圖13所示的結構的下主表面上形成。

為了獲得圖15所示的結構，另一再分配層700在圖14所示的結構的上主表面上形成。

為了獲得圖16所示的結構，制球和劃片操作可以被執行，從而在再分配層702上形成焊接結構720並且通過鋸切將各封裝結構或電子裝置710單獨化。

圖17示出根據圖11至圖16所製得的、根據本發明的一示例性實施例的電子裝置710的剖視圖。

根據圖17的電子裝置710在它的第一主表面區域772與它的相反的第二主表面區域774之間包括半導體封裝結構770。半導體封裝結構770包括半導體晶片712和兩個連接器塊600，半導體晶片712具有位於第二主表面區域774內的晶片墊714，並且所述兩個連接器塊600用於提供半導體封裝結構770的兩相反的主表面區域772、774之間的豎直互連。連接器塊600包括第一導電貫通連接部602和第二導電貫通連接部604，第一導電貫通連接部602和第二導電貫通連接部604以不同的橫截面積A1、A2在第一主表面區域772與第二主表面區域774之間延伸，並且，所述連接器塊600與半導體晶片712並排布置。

根據圖17示意性示出的電子構件740布置在第一主表面區域772上並包括與連接器塊600之一電耦接的第一電接觸部1700。電子構件740還包括與另外的連接器塊600電耦接的第二電接觸部1702。電子構件740可以是另外的半導體晶片、無源離散元件(discrete)或晶片、天線、電磁輻射屏蔽結構等。根據圖17，從第一電接觸部1700、焊接結構720、再分配層700的導電層結構782、連接器塊600之一、再分配層702的導電層結構782、以及晶片墊714之一存在連續的導電路徑。相應地，從第二電接觸部1702、焊接結構720、再分配層700的另一導電層結構782、連接器塊600中的另一個、再分配層702的導電層結構782、以及另外的晶片墊714也存在連續的導電路徑。

需要說明的是，術語「包括」沒有排除其它元件或特徵，並且，術語「一」或「一個」沒有排除多個。而且，與不同實施例關聯描述的元件可以組合。還需要說明的是，附圖標記不應該理解成對權利要求的範圍的限制。此外，本申請的範圍沒有旨在局限於本文所描述的過程、機器、製造、物體成分、手段、方法以及步驟的具體實施例。因此，所附權利要求旨在將這些過程、機器、製造、物體組分、手段、方法以及步驟涵蓋在它們的範圍內。