製造1t1r電阻型存儲陣列的方法
2023-05-12 22:48:51
專利名稱：製造1t1r電阻型存儲陣列的方法
技術領域：
本發明涉及信息存儲設備，更具體而言，涉及一種結合了電阻型存儲元件的存儲單元陣列。
背景技術：
現在多種新材料使得製造基於電阻改變的非揮易失性存儲單元成為可能。在具有鈣鈦礦結構的材料中，巨磁阻(CMR)材料和高溫超導(HTSC)材料是電阻特性可以被外部影響所改變的材料。
例如，具有鈣鈦礦結構的材料，特別是CMR和HTSC材料，其性質可以通過向薄膜或鬆散材料施加一種或多種短的電脈衝而改變。脈衝的電場強度或電流密度足以轉換材料的物理狀態，從而改變材料的性質。脈衝能量是足夠低的，不會破壞材料，或者造成明顯的損壞。可以向材料施加多個脈衝以增加材料性質的改變。可以改變的一個性質是材料的電阻。採用與誘導初始改變所用脈衝極性相反的脈衝，可以至少部分逆轉改變。
發明內容
本發明提供了一種形成1T1R電阻型存儲陣列的方法。該方法包括在基片上形成電晶體陣列。可以採用適用於形成電晶體陣列以及至少在一些配套電路中使用的電晶體的方法，來形成電晶體。配套電路在這裡定義為任何非存儲設備，它們可以和電阻型存儲陣列相連，例如編碼、解碼、數據處理或計算電路。電晶體包括帶有氮化物側壁的多晶矽化物(多晶矽化物)/氧化物/氮化物柵層疊(gate stack)。將矽氧化物絕緣層沉積並平面化，例如使用CMP，使之和柵層疊水平。使用光致抗蝕劑形成位接觸圖。然後打開位接觸開口，暴露電晶體的漏區。然後將一種金屬，例如Pt或Ir，沉積並平面化至與柵層疊水平，形成底電極。再將電阻型存儲材料沉積在底電極上，如果可能覆蓋整個電晶體陣列。然後在電阻型存儲材料上形成頂電極。
使用本方法，可以形成電阻型存儲陣列，而不顯著增加附加步驟，可以用作和形成配套電路有關的處理步驟，來形成組成電阻型存儲陣列的電晶體陣列。
本發明在半導體基片上形成1T1R電阻型存儲陣列結構的方法包括a)在半導體基片上形成覆蓋門氧化物的多晶矽化物/氧化物/氮化物柵層疊；b)製造鄰近柵層疊的源和漏區；c)用自對準金屬矽化(salicide)方法在暴露的源和漏區上形成自對準金屬矽化物；d)沿著柵層疊形成氮化物側壁；e)沉積和平面化矽氧化物絕緣層，使其和柵層疊水平；f)製作布線圖案和蝕刻連接漏區的位接觸；g)沉積和平面化底電極；h)沉積電阻型存儲材料層；以及i)在電阻型存儲材料上形成頂電極。
形成多晶矽化物/氧化物/氮化物柵層疊可以包括a)沉積覆蓋門氧化物的多晶矽化物層；b)沉積覆蓋多晶矽化物層的第一層矽氧化物層；c)沉積覆蓋矽氧化物層的氮化物層；d)形成和製作光致抗蝕劑掩模圖案，以限定柵層疊區域；和e)蝕刻柵層疊區域以外的氮化物層、氧化物層和多晶矽化物層，形成柵層疊。
沉積多晶矽化物層時，可以沉積多晶矽化物至約100nm～200nm的厚度。
沉積第一層矽氧化物層時，可以沉積矽氧化物至約100nm～200nm的厚度。
沉積氮化物層時，可以沉積氮化物至約50nm～100nm的厚度。
製造源和漏區可以包括三價磷離子和砷離子的注入。
製造源和漏區還可以包括LDD和Halo插入物。
形成氮化物側壁可以包括沉積50nm～150nm的氮化物，隨後進行蝕刻。
可以在沉積底電極之前先沉積阻擋層金屬。
沉積和平面化底電極可以製造出Pt或Ir底電極。
沉積電阻型存儲材料層可以沉積CMR或HTSC材料。
沉積電阻型存儲材料層可以沉積PCMO。
還可以包括蝕刻電阻型存儲材料，以形成覆蓋在底電極上的電阻型存儲鍵(stud)，沉積和平面化和電阻型存儲鍵水平的氧化物，之後在電阻型存儲鍵上形成頂電極。
在沉積氧化物之前，還可以包括沉積Si3N4、Al3O5和TiO2阻擋絕緣體層。
沉積電阻型存儲材料層可以包括如下步驟沉積氧化物層，蝕刻溝渠以打開和底電極的接觸點，沉積Si3N4、Al3O5或TiO2阻擋絕緣體，並蝕刻阻擋絕緣體，從底電極上清除阻擋絕緣體，沉積並平面化電阻型存儲材料，形成電阻型存儲鍵。
形成頂電極可以形成Pt或Ir頂電極。
在半導體基片上形成1T1R電阻型存儲陣列結構的方法可以包括a)形成含具有氮化物側壁的多晶矽化物/氧化物/氮化物柵層疊的電晶體陣列，電晶體包括和柵層疊相鄰的源和漏區；b)自對準金屬矽化源和漏區；c)沉積並平面化和多晶矽化物/氧化物/氮化物柵層疊水平的矽氧化物層；d)製作光致抗蝕劑圖案，限定至少部分處於至少一個電晶體漏極上的位接觸點；e)蝕刻矽氧化物層，打開至少和一個電晶體漏極接觸的位接觸點；f)沉積底電極材料，並將底電極材料平面化使其和多晶矽化物/氧化物/氮化物柵層疊水平；g)在底電極上沉積電阻型存儲材料；以及h)在電阻型存儲材料上形成頂電極。
在形成電晶體陣列的同時，可以包括形成電晶體陣列以外的、圍繞著陣列部分的電晶體。
還可以包括形成陣列以外的、圍繞著陣列部分的電晶體和電晶體陣列之間的電接觸。
沉積底電極材料可以沉積Pt。
沉積電阻型存儲材料可以沉積CMR或HTSC材料。
沉積電阻型存儲材料可以沉積PCMO。
還可以包括蝕刻電阻型存儲材料，以形成覆蓋在底電極上的電阻型存儲鍵，沉積並平面化氧化物，使其和電阻型存儲鍵水平，之後在電阻型存儲鍵上形成頂電極。
在沉積氧化物之前，還可以包括沉積Si3N4、Al3O5和TiO2阻擋絕緣體層。
沉積電阻型存儲材料層可以包括沉積氧化物層，蝕刻溝渠以打開和底電極的接觸點，沉積Si3N4、Al3O5或TiO2阻擋絕緣體，並蝕刻阻擋絕緣體，從底電極上清除阻擋絕緣體，沉積並平面化電阻型存儲材料，形成電阻型存儲鍵。
附圖簡述
圖1是電阻型存儲陣列的示意圖。
圖2是電阻型存儲陣列的平面視圖。
圖3是通過一條位線截取的電阻型存儲陣列的橫斷面視圖。
圖4是在相鄰位線之間截取的電阻型存儲陣列的橫斷面圖。
圖5是通過一條位線截取的電阻型存儲陣列的橫斷面圖。
圖6是在相鄰位線之間截取的電阻型存儲陣列的橫斷面圖。
圖7是通過一條位線截取的電阻型存儲陣列的橫斷面圖。
圖8是在相鄰位線之間截取的電阻型存儲陣列的橫斷面圖。
圖9是通過一條位線截取的電阻型存儲陣列的橫斷面圖。
圖10是在相鄰位線之間截取的電阻型存儲陣列的橫斷面圖。
圖11是通過一條位線截取的電阻型存儲陣列的橫斷面圖。
圖12是在相鄰位線之間截取的電阻型存儲陣列的橫斷面圖。
具體實施例方式
圖1是1T1R存儲陣列10的一個實施方案的示意圖，顯示的是一個24位1T1R存儲陣列。如圖所示，有四個字線12，編號為W1-W4，六個位線14，編號為B1-B6。每個位16(用虛線表示)由電晶體18和電阻元件20組成，因此可以將該存儲元件稱作1-電晶體、1-電阻器存儲位，或者1T1R存儲位。每個電晶體18都有門22，該門和一個字線12相連。電阻元件20連接在電晶體18的漏24和位線14之間。電晶體18有一個和普通源28(標為Vs)相連的源26。如該實施方案所示的，相鄰電晶體18的源26是連接在一起的，這樣可以減少陣列面積。
圖2是處理過程中的1T1R存儲陣列10的平面視圖。如該實施方案所示，有4個字線12，編號為W1-W4，和3個位線14，編號為B1-B3，形成一個12位存儲陣列。
圖3是圖2存儲陣列沿著一條位線14的橫斷面圖，對應於圖2中「A-A」標誌的橫斷面。圖4顯示了對應於圖2中「B-B」的橫斷面，其是從兩個相鄰位線14之間截取的橫斷面圖。可以採用本領域普通技術人員都熟知的標準方法，在基片50上形成任何所需的井和淺溝隔離(STI)48。門氧化物52生長在基片50上。沉積多晶矽化物54層，隨後是氧化物56層和氮化物58層。此處所用的術語氧化物是指矽氧化物，包括二氧化矽。術語氮化物一般指的是氮化矽。例如，多晶矽化物54的厚度可以為約100nm～200nm；氧化物56可以厚約100nm～200nm，而氮化物58可以厚約50nm～100nm。將光致抗蝕劑沉積並形成圖案。然後如圖3和圖4所示，蝕刻多晶矽化物54、氧化物56和氮化物58層，形成柵層疊60。然後進行三價磷或砷N+源/漏離子注入，製造源區62和漏區64。N+離子注入可以包括輕攙雜漏極(LDD)。N+離子注入可以包括Halo離子注入。這兩種注入方法都可以和配套電路(如果有的話)相連接使用，以便這些工序和存儲陣列連接時不需要向總工序中添加加工步驟。
如圖5和圖6所示，優選沉積的氮化物層厚度為約50nm～150nm，並蝕刻形成氮化物側壁66。圖5相當於形成了氮化物側壁66以後的圖3。圖6和形成了氮化物側壁66的圖4相對應。然後進行自對準金屬矽化處理，將對應於源/漏區62和64的N+區以及在存儲陣列內對應於p-井帶(未顯示)的P+區進行自對準金屬矽化。可以採用自對準金屬矽化法來形成普通源線，例如在相鄰電晶體之間的。如果存儲陣列和配套電路同時形成，P+區還可以對應於某些配套電路的源/漏區(未顯示)。
用CVD法沉積矽氧化物70至適合用CMP法進行平面化的厚度。例如，沉積的矽氧化物厚度可以是柵層疊60高度的約1.5倍。然後用CMP法對矽氧化物70進行平面化。在一個實施方案中，將平面化停止在氮化物58處，得到如圖7和圖8所示的結構，其中圖7相當於沉積和平面化矽氧化物70以後的圖5，圖8同樣相當於附加處理後的圖6。
在位觸點蝕刻上使用光致抗蝕劑並形成圖案。採用選擇性蝕刻氧化物來打開位觸點。因為對氮化物蝕刻的氧化物的高度選擇性，掩模圖案和氮化物58的重疊是可以容忍的。由於蝕刻處理的選擇性，矽氧化物被蝕刻時不蝕刻柵層疊上面的氮化物，這提供了至少一些自動調整的位接觸點。將阻擋金屬，例如TiN、TaN、TaAlNx沉積，形成薄阻擋層(未顯示)。然後沉積底電極材料。例如，底電極材料可以是鉑或銥。將底電極材料平面化，例如使用CMP，使其和氮化物58水平，製造出底電極74。所得的結構見圖9(對應於在一條位線上的橫斷面)和圖10(對應於相鄰位線之間的橫斷面)。
在一個實施方案中，電阻型存儲材料76是沉積在跨越存儲陣列10的底電極74上的。或者，將電阻型存儲材料76沉積在整個晶片上，並將其從存儲陣列10以外的區域中清除掉。電阻型存儲材料76由任何能夠響應電脈衝而改變電阻的材料組成，例如諸如PCMO的CMR和HTSC材料。然後通過沉積頂電極材料，例如鉑或銥，來形成頂電極78，形成圖案和蝕刻頂電極材料，形成一個或多個頂電極78，相當於位線14。所得的存儲陣列結構由圖11和圖12所示的橫斷面圖來說明，其中圖11相當於在一條位線處的橫截面，而圖12相當於相鄰位線之間的橫截面。
在第二種實施方案中，沉積的電阻型存儲材料層76重疊在存儲陣列上，並被蝕刻成重疊在底電極74上的電阻型存儲鍵(未顯示)。沉積厚度約10nm～50nm的阻擋絕緣體(例如Si3N4、Al3O5或TiO2)薄層，隨後沉積氧化物層。氧化物層的厚度適合於CMP平面化，例如為電阻型存儲鍵高度的1.5倍。然後可以使用CMP將氧化物層平面化，使其和電阻型存儲鍵水平。平面化處理在形成頂電極78之前，將阻擋絕緣體從電阻型存儲鍵的頂部清除。
在第三種實施方案中，採用單波紋裝飾法製成電阻型存儲鍵。沉積氧化物層至厚度約100nm～300nm。蝕刻穿過氧化物到達底電極74的溝渠。沿著溝渠，包括溝渠的側壁，沉積諸如Si3N4、Al3O5或TiO2的阻擋絕緣體薄層，其厚度約10nm～50nm。阻擋絕緣體是蝕刻的等離子體，平面表面，包括底電極74上的阻擋絕緣體被蝕刻掉，留下溝渠側壁上的阻擋絕緣體。將電阻型存儲材料76沉積並平面化，形成電阻型存儲鍵(未顯示)。然後形成重疊在電阻型存儲鍵上的頂電極78。
儘管上述實施方案中採用N+離子插入物來形成源和漏區，也可以用P+離子插入物取而代之。
已經結合形成1T1R電阻型存儲陣列描述了一種形成電晶體的方法。該方法可以像用於存儲陣列那樣用於形成輔助電子儀器(其他的圍繞在陣列部分周圍的電晶體)。例如，輔助電子儀器(其他的圍繞在陣列部分周圍的電晶體)可以和電晶體陣列同時形成。或者，可以採用至少一些上述的處理步驟來形成輔助電子儀器和存儲陣列電晶體。可以使用備選方法形成電晶體，包括例如摻合高-k介電材料的方法。一旦形成了電晶體，製造(通)向漏區的接觸點，並沉積電阻型存儲材料，如上所述的形成1T1R電阻型存儲陣列。或者，在輔助電子儀器和電晶體同時形成的情況下，可以在電晶體陣列和輔助電晶體之間形成電接觸點。
提供了一種形成1T1R電阻型存儲陣列的方法。在半導體基片上形成1T1R電阻型存儲陣列結構的方法包括形成電晶體陣列，該電晶體陣列包括具有氮化物側壁的多晶矽化物/氧化物/氮化物柵層疊，電晶體包括和柵層疊相鄰的源和漏區。將絕緣層沉積並平面化，使其和多晶矽化物/氧化物/氮化物柵層疊水平。沉積並平面化一種金屬形成底電極。在電阻型存儲材料上形成頂電極。1T1R電阻型存儲陣列可以和形成於同一基片上的配套電路相連，作為存儲陣列。配套電路可以公用形成存儲陣列電晶體的許多處理步驟。
權利要求
1.一種在半導體基片上形成1T1R電阻型存儲陣列結構的方法，該方法包括a)在半導體基片上形成覆蓋門氧化物的多晶矽化物/氧化物/氮化物柵層疊；b)製造鄰近柵層疊的源和漏區；c)在暴露的源和漏區上進行自對準金屬矽化方法，以形成自對準金屬矽化物；d)沿著柵層疊形成氮化物側壁；e)沉積和平面化矽氧化物絕緣層，使其和柵層疊水平；f)製作布線圖案和蝕刻連接漏區的位接觸點；g)沉積和平面化底電極；h)沉積電阻型存儲材料層；以及i)在電阻型存儲材料上形成頂電極。
2.權利要求1的方法，其中形成多晶矽化物/氧化物/氮化物柵層疊包括a)沉積覆蓋門氧化物的多晶矽化物層；b)沉積覆蓋多晶矽化物層的第一層矽氧化物層；c)沉積覆蓋矽氧化物層的氮化物層；d)形成和製作光致抗蝕劑掩模圖案，以限定柵層疊區域；和e)蝕刻柵層疊區域以外的氮化物層、氧化物層和多晶矽化物層，形成柵層疊。
3.權利要求2的方法，其中沉積多晶矽化物層時，沉積多晶矽化物至約100nm～200nm的厚度。
4.權利要求2的方法，其中沉積第一層矽氧化物層時，沉積矽氧化物至約100nm～200nm的厚度。
5.權利要求2的方法，其中沉積氮化物層時，沉積氮化物至約50nm～100nm的厚度。
6.權利要求1的方法，其中製造源和漏區包括三價磷和砷離子的注入。
7.權利要求6的方法，其中製造源和漏區還包括LDD和Halo插入物。
8.權利要求1的方法，其中形成氮化物側壁包括沉積50nm～150nm的氮化物，隨後進行蝕刻。
9.權利要求1的方法，其中在沉積底電極之前先沉積阻擋金屬。
10.權利要求1的方法，其中沉積和平面化底電極製造出Pt或Ir底電極。
11.權利要求1的方法，其中沉積電阻型存儲材料層時，沉積的是CMR或HTSC材料。
12.權利要求11的方法，其中沉積電阻型存儲材料層時，沉積的是PCMO。
13.權利要求1的方法，還包括蝕刻電阻型存儲材料，以形成覆蓋在底電極上的電阻型存儲鍵，沉積並平面化氧化物，使之和電阻型存儲鍵水平，之後在電阻型存儲鍵上形成頂電極。
14.權利要求13的方法，在沉積氧化物之前，還包括沉積Si3N4、Al3O5和TiO2阻擋絕緣體層。
15.權利要求1的方法，其中沉積電阻型存儲材料層包括沉積氧化物層，蝕刻溝渠以打開和底電極的接觸點，沉積Si3N4、Al3O5或TiO2阻擋絕緣體，並蝕刻阻擋絕緣體，從底電極上清除阻擋絕緣體，沉積並平面化電阻型存儲材料，形成電阻型存儲鍵。
16.權利要求1的方法，其中形成頂電極時，形成的是Pt或Ir頂電極。
17.一種在半導體基片上形成1T1R電阻型存儲陣列結構的方法，該方法包括a)形成含具有氮化物側壁的多晶矽化物/氧化物/氮化物柵層疊的電晶體陣列，所述電晶體包括和柵層疊相鄰的源和漏區；b)自對準金屬矽化源和漏區；c)沉積並平面化矽氧化物層，使其和多晶矽化物/氧化物/氮化物柵層疊水平；d)製作光致抗蝕劑圖案，以限定位接觸點，使其至少部分處於至少一個電晶體漏極上；e)蝕刻矽氧化物層，打開和至少一個電晶體漏極接觸的位接觸點；f)沉積底電極材料，並將底電極材料平面化，使其和多晶矽化物/氧化物/氮化物柵層疊水平；g)在底電極上沉積電阻型存儲材料；以及h)在電阻型存儲材料上形成頂電極。
18.權利要求17的方法，還包括在形成電晶體陣列的同時，形成電晶體陣列以外的、圍繞著陣列部分的電晶體。
19.權利要求18的方法，還包括形成陣列以外的、圍繞著陣列部分的電晶體和電晶體陣列之間的電接觸點。
20.權利要求18的方法，其中沉積底電極材料時，沉積的是Pt。
21.權利要求18的方法，其中沉積電阻型存儲材料時，沉積的是CMR或HTSC材料。
22.權利要求18的方法，其中沉積電阻型存儲材料時，沉積的是PCMO。
23.權利要求17的方法，還包括蝕刻電阻型存儲材料，以形成覆蓋底電極的電阻型存儲鍵，沉積並平面化氧化物，使其和電阻型存儲鍵水平，之後在電阻型存儲鍵上形成頂電極。
24.權利要求23的方法，還包括在沉積氧化物之前，沉積Si3N4、Al3O5和TiO2阻擋絕緣體層。
25.權利要求17的方法，其中沉積電阻型存儲材料層包括沉積氧化物層，蝕刻溝渠以打開和底電極的接觸點，沉積Si3N4、Al3O5或TiO2阻擋絕緣體，並蝕刻阻擋絕緣體，以從底電極上清除阻擋絕緣體，沉積並平面化電阻型存儲材料，以形成電阻型存儲鍵。
全文摘要
一種在半導體基片上形成1T1R電阻型存儲陣列結構的方法，包括a)在半導體基片上形成覆蓋門氧化物的多晶矽化物/氧化物/氮化物柵層疊；b)製造鄰近柵層疊的源和漏區；c)在暴露的源和漏區上進行自對準金屬矽化，以形成自對準金屬矽化物；d)沿著柵層疊形成氮化物側壁；e)沉積和平面化矽氧化物絕緣層，使其和柵層疊水平；f)製作布線圖案和蝕刻連接漏區的位接觸點；g)沉積和平面化底電極；h)沉積電阻型存儲材料層；以及i)在電阻型存儲材料上形成頂電極。
文檔編號H01L39/00GK1485901SQ0313312
公開日2004年3月31日 申請日期2003年7月24日 優先權日2002年9月26日
發明者許勝籘, 莊維佛, 許勝 申請人:夏普株式會社