一種自適應的反激式開關電源準諧振波谷檢測電路的製作方法
2023-05-14 06:42:26 1
一種自適應的反激式開關電源準諧振波谷檢測電路的製作方法
【專利摘要】本發明公開了一種自適應的反激式開關電源準諧振波谷檢測電路，包括：二次側電感電流過零檢測電路、FB電壓過零檢測電路、信號處理電路和定時電路，通過檢測到的反激式開關電源二次側的電感電流過零信號，以及反激式開關電源輔助繞組分壓器上的電壓過零信號，利用準諧振信號的周期性，通過一個定時電路來預測準諧振波谷出現的時刻，從而實現反激式開關電源準諧振波谷導通；本發明不受反激式開關電源外圍元器件參數變化的影響，不僅可以用於反激式開關電源，也可用於降壓型開關電源BUCK，升壓型開關電源BOOST，升降壓型開關電源Buck-Boost等。
【專利說明】一種自適應的反激式開關電源準諧振波谷檢測電路
【技術領域】
[0001 ] 本發明涉及一種自適應的反激式開關電源準諧振波谷檢測電路，主要用於反激式開關電源(或降壓型，升壓型，升降壓型)準諧振波谷導通模式，從而減小開關損耗以及提高EMI性能。
【背景技術】
[0002]為了降低開關電源的功率損耗以及提高電磁幹擾(EMI)性能，軟開關因為具有低導通損耗而被廣泛使用。
[0003]以準諧振反激式開關電源為例，如圖1，一個典型的準諧振反激式開關電源包括:變壓器以及輸出整流濾波電路101，一個反饋電阻網絡102，一個原邊PWM控制晶片103，一個NMOS功率開關管105，以及一個電阻106。
[0004]變壓器以及輸出整流濾波電路101用於將交流輸入電能轉換到次級輸出V0UT。其中變壓器的原邊耦合到輸入電源VIN。變壓器的次級耦合到輸出整流二極體Dl和濾波電容Cl。變壓器的輔助繞組耦合到反饋電阻網絡102。
[0005]反饋電阻網絡102用於產生信號VFB，其在NMOS功率開關管105關閉時反饋輸出電壓VOUT至原邊PWM控制晶片103。
[0006]原邊PWM控制晶片103根據反饋電阻網絡102產生的反饋信號VFB，通過準諧振波谷檢測電路301產生VALLEY信號至PWM邏輯電路303的設置信號端S，結果通過驅動電路304從而使GATE信號變高。信號GATE應當在準諧振信號VFB到達它的波穀穀底時變高以減小NMOS功率開關管105上的導通損耗。這時NMOS功率開關管105導通，在電阻106上產生初級電感電流的感應信號VCS。VCS經過原邊PWM控制晶片103的原邊電感峰值電流檢測電路302產生RESET信號至PWM邏輯電路303的復位信號端R。其結果通過驅動電路304從而使GATE信號變低，這時NMOS功率開關管105截止，並且變壓器輔助繞組輸出電壓AUX,以及反饋電阻網絡102生成的反饋信號VFB同NMOS功率開關管105漏極電壓成比例。
[0007]如此通過周期性的NMOS功率開關管105的導通關斷，其由原邊PWM控制晶片103生成的GATE信號控制，交流輸入VIN電能通過變壓器以及輸出整流濾波電路101轉換為直流輸出VOUT能量。
[0008]然而想要控制NMOS功率開關管105導通的時刻正好在準諧振反饋電壓VFB的波穀穀底並不容易。現有的反激式開關電源準諧振波谷的檢測電路受外圍源器件參數變化的影響，例如，初級測電感的電感量，功率開關管的寄生電容，變壓器的寄生電容等。其結果是在批量生產時，不能保證都在準諧振的波谷導通，從而影響性能。
[0009]一種現有的反激式開關電源準諧振波谷的檢測電路如圖2.它是通過外圍的電路藉助於反激式開關電源輔助繞組間接地檢測準諧振波谷(a)。(b)到(d)顯示了關鍵波形。Da是一個二極體用於鉗位「Sync」信號，使其電壓不低於-0.3V。Ca，連同電阻分壓器的Ra，Rb和Re，產生了一個恆定延遲時間常數的Vsync信號。考慮到晶片的內部有約200ns的延遲時間(仙童公司的FSQ510)，準諧振波谷檢測可以通過調整Vsync電壓達到低閥值VSL的時間並加上晶片內部200ns的延遲來實現。
[0010]這個準諧振波谷檢測電路受外部元器件，如初級測電感的電感量，功率開關管的寄生電容，變壓器的寄生電容等的影響，因此僅在已知電感量和寄生電容的情況下可以較好的工作，(但它仍隨電路板的變化和電感量的變化而變化)。為了能適用於更多的應用，需要建立外部電路來調整不同的延遲時間，以達到準諧振波谷檢測的目的。
[0011]但是，這額外的外部檢測電路增加了元器件的數量和PCB尺寸，因而增加了成本。
[0012]另一個現有準諧振波谷檢測電路(US20080116870)依靠輔助繞組的準諧振信號和它的延遲信號相比較來實現波谷檢測。其原理圖如圖3所示，其中各點的波形圖如圖4所
/Jn ο
[0013]圖3中，在電壓轉換器電路205中，信號延遲跟隨器206產生一個Vl電壓的延遲信號V2。V2電壓被抬升到V3。Vl反映了初級測功率開關管SWl上的電壓壓降。比較器208比較Vl及其被延遲和抬升的電壓V3，從而產生準諧振波谷信號Valley。當Vl在波谷時，Valley信號由低到高跳變。
[0014]同樣的，由於信號延遲跟隨器206產生的Vl信號的延遲不能跟蹤外部元件的變化，如初級測電感的電感量，功率開關管的寄生電容，變壓器的寄生電容等，此波谷檢測電路同樣也外圍元器件參數的影響，從而導致波谷檢測不正確。
[0015]綜上所訴，需要一個不受外圍元器件參數變化影響的準諧振波谷檢測電路，其應具有更好的自適應性，同時不增加任何外圍電路，以達到更好的經濟性。
【發明內容】
[0016]針對現有技術中存在的問題，本發明的目的是:提供一種自適應的反激式開關電源準諧振波谷檢測電路，其能夠不受外圍元器件參數變化影響且具有更好的自適應性，同時不增加任何外圍電路。
[0017]本發明解決其技術問題所採用的技術方案是:
[0018]一種自適應的反激式開關電源準諧振波谷檢測電路，所述準諧振波谷檢測電路包括:二次側電感電流過零檢測電路、FB電壓過零檢測電路、信號處理電路和定時電路，其中，二次側電感電流過零檢測電路和FB電壓過零檢測電路的輸入端接收一電壓VFB，，二次側電感電流過零檢測電路的輸出端TRB連接到信號處理電路的第一輸入端，FB電壓過零檢測電路的輸出端連接到信號處理電路的第二輸入端，信號處理電路的兩個輸出端Ql和VALLEY分別連接至定時電路的相對應的輸入端，定時電路的輸出端Q2連接到信號處理電路的第三輸入端，所述信號處理電路的輸出端VALLEY輸出一信號。
[0019]所述電壓VFB由輔助繞組分壓器提供。
[0020]所述二次側電感電流過零檢測電路通過檢測電壓VFB，來檢測二次側電感電流的過零時刻，從而確定準諧振的開始時刻。
[0021]所述FB電壓過零檢測電路通過檢測電壓VFB來檢測FB電壓的過零時刻，從而確定AUX準諧振信號經過四分之一周期的時刻。
[0022]所述信號處理電路通過所述二次側電感電流的過零時刻和所述FB電壓的過零時刻檢測輸出AUX準諧振信號經歷四分之一周期所用的時間。
[0023]所述定時器通過接收所述信號處理電路檢測出的AUX準諧振信號經歷四分之一周期所用的時間，進一步計算出AUX準諧振信號經過二分之一周期的時刻。
[0024]所述AUX準諧振信號經過二分之一周期的時刻正好是AUX準諧振信號經過波穀穀底的時刻。
[0025]所述由信號處理電路的輸出端VALLEY輸出的信號用於控制功率開關管的谷底導通，從而實現低導通損耗和高EMI性能。
[0026]本發明的有益效果是:由於本發明準諧振波谷檢測電路通過檢測二次側電感電流過零點以及FB電壓過零點而產生的Ql信號可以有效的跟蹤外圍元器件參數的變化，如初級測電感的電感量，功率開關管的寄生電容，變壓器的寄生電容等，所以本發明準諧振波谷檢測電路具有對初級測電感的電感量，功率開關管的寄生電容，變壓器的寄生電容等的變化的自適應性，不受其變化的影響而任能使功率開關管有效的在準諧振波形的谷底導通。與此同時本發明準諧振波谷檢測電路也沒有增加任何外圍電路，從而節省了成本。
【專利附圖】
【附圖說明】
[0027]圖1是一個典型的準諧振反激式開關電源電路；
[0028]圖2是一個現有的反激式開關電源準諧振波谷的檢測電路及其波形圖；
[0029]圖3是另一個現有的反激式開關電源準諧振波谷的檢測電路；
[0030]圖4是為說明圖3所示的實施電路的波形圖；
[0031 ]圖5是本發明的電路框圖；
[0032]圖6是為說明圖5所示電路的波形圖。
【具體實施方式】
[0033]現在結合附圖對本發明作進一步詳細的說明。這些附圖均為簡化的示意圖，僅以示意方式說明本發明的基本結構，因此其僅顯示與本發明有關的構成。
[0034]現在結合附圖5對本發明作進一步詳細的說明。本發明準諧振波谷檢測電路301包括反激式開關電源二次側電感電流過零檢測電路401，反激式開關電源輔助繞組分壓器上的電壓過零檢測電路402，一個定時電路403，以及一個信號處理電路404
[0035]當二次側電感電流被放電到零時，二次側電感電流過零檢測電路401會產生一個上沿跳變的TRB信號，送至信號處理電路404。此TRB信號的上沿對應著AUX準諧振信號的起始時刻。與此同時，當AUX電壓掉至零時，FB過零檢測電路402會產生一個上沿跳變的TRAMP信號，送至信號處理電路404。此TRAMP信號的上沿對應著AUX準諧振信號經過四分之一周期時的時刻。信號處理電路404根據接收到的TRB和TRAMP信號生成AUX準諧振信號經歷四分之一周期所用時間的Ql信號，送至定時電路403作為計時的參考信號。然後定時電路403依據此計時參考信號Ql經過定時處理預測出AUX準諧振信號經過二分之一周期的時刻，從而產生一個上沿跳變的Q2信號，並回送Q2信號至信號處理電路404。Q2上沿跳變對應的時刻就是AUX準諧振電壓在波穀穀底的時刻，因而信號處理電路404根據Q2信號產生VALLEY信號，送至PWM邏輯電路303的設置信號端S，其結果通過驅動電路304從而使GATE信號變高，NMOS功率開關管105導通。這樣NMOS功率開關管105導通的時刻正好對應AUX (或者NMOS功率開關管105漏極電壓)準諧振信號在波穀穀底時刻，從而實現準諧振谷底導通。上述準諧振波谷檢測電路301的關鍵點波形如圖6所示。[0036]在AUX信號的準諧振時間內，準諧振周期時間由下列公式決定
[0037]
【權利要求】
1.一種自適應的反激式開關電源準諧振波谷檢測電路，其特徵在於，所述準諧振波谷檢測電路包括:二次側電感電流過零檢測電路、FB電壓過零檢測電路、信號處理電路和定時電路，其中，二次側電感電流過零檢測電路和FB電壓過零檢測電路的輸入端接收一電壓VFB,，二次側電感電流過零檢測電路的輸出端TRB連接到信號處理電路的第一輸入端，FB電壓過零檢測電路的輸出端連接到信號處理電路的第二輸入端，信號處理電路的兩個輸出端Ql和VALLEY分別連接至定時電路的相對應的輸入端，定時電路的輸出端Q2連接到信號處理電路的第三輸入端，所述信號處理電路的輸出端VALLEY輸出一信號。
2.如權利要求1所述的一種自適應的反激式開關電源準諧振波谷檢測電路，其特徵在於，所述電壓VFB由輔助繞組分壓器提供。
3.如權利要求1所述的一種自適應的反激式開關電源準諧振波谷檢測電路，其特徵在於，所述二次側電感電流過零檢測電路通過檢測電壓VFB，來檢測二次側電感電流的過零時亥IJ，從而確定準諧振的開始時刻。
4.如權利要求3所述的一種自適應的反激式開關電源準諧振波谷檢測電路，其特徵在於，所述FB電壓過零檢測電路通過檢測電壓VFB來檢測FB電壓的過零時刻，從而確定AUX準諧振信號經過四分之一周期的時刻。
5.如權利要求4所述的一種自適應的反激式開關電源準諧振波谷檢測電路，其特徵在於，所述信號處理電路通過所述二次側電感電流的過零時刻和所述FB電壓的過零時刻檢測輸出AUX準諧振信號經歷四分之一周期所用的時間。
6.如權利要求5所述的一種自適應的反激式開關電源準諧振波谷檢測電路，其特徵在於，所述定時器通過接收所述信號處理電路檢測出的AUX準諧振信號經歷四分之一周期所用的時間，進一步計算出AUX準諧振信號經過二分之一周期的時刻。
7.如權利要求6所述的一種自適應的反激式開關電源準諧振波谷檢測電路，其特徵在於，所述AUX準諧振信號經過二分之一周期的時刻正好是AUX準諧振信號經過波穀穀底的時刻。
8.如權利要求1所述的一種自適應的反激式開關電源準諧振波谷檢測電路，其特徵在於，所述信號處理電路的輸出端VALLEY輸出的信號用於控制功率開關管的谷底導通，從而實現低導通損耗和高EMI性能。
【文檔編號】G01R19/175GK103675425SQ201210349383
【公開日】2014年3月26日 申請日期:2012年9月18日 優先權日:2012年9月18日
【發明者】張翌, 張義 申請人:張翌, 張義