用於在半導體襯底上構造接觸部的方法和半導體裝置製造方法

2023-05-14 13:55:11 2

用於在半導體襯底上構造接觸部的方法和半導體裝置製造方法
【專利摘要】本發明涉及一種用於在半導體襯底(50)上構造接觸部的方法，所述方法具有以下步驟：將至少一種金屬(66)施加在所述半導體襯底(50)的外側的至少一個暴露的部分面(68)上和/或在所述半導體襯底(50)上施加的層的至少一個暴露的部分面(68)上，其中，所述部分面(68)由絕緣層(58)的至少一個邊緣區域(70)包圍，其中，至少部分地以所述至少一種金屬(66)覆蓋所述絕緣層(58)的所述至少一個邊緣區域(70)；加熱所述半導體襯底(50)，由此在所述至少一個部分面(68)上施加的至少一種金屬(66)與所述至少一個部分面(68)的至少一種半導體材料反應成半導體金屬材料作為所述至少一個接觸部的最終材料或者再加工材料；並且在使用蝕刻材料的情況下，以比用於所述半導體金屬材料的蝕刻率更高的用於所述至少一種金屬(66)的蝕刻率實施蝕刻步驟。此外，本發明涉及一種半導體裝置。
【專利說明】用於在半導體襯底上構造接觸部的方法和半導體裝置

【技術領域】
[0001]本發明涉及一種用於在半導體襯底上構造接觸部的方法。此外，本發明涉及一種半導體裝置。

【背景技術】
[0002]圖1a和Ib示出根據現有技術的半導體裝置的示意圖。
[0003]例如可以藉助在DE 102010030850 Al中描述的方法構造在圖1a和Ib中示意性給出的常規的半導體裝置。該半導體裝置包括碳化矽載體10，在所述碳化矽載體的上側構造有柵極堆疊結構(Gate-Stapel-Struktur) 12和多個傳導的接觸部14。
[0004]在圖1b中，藉助沿著圖1a的線AA』的橫截面給出柵極堆疊結構12的內部構造。在示出的實施例中，柵極堆疊結構12包括在碳化矽載體10的上側上施加的柵極氧化物層
16、至少部分覆蓋所述柵極氧化物層16的柵極金屬化層18和在所述層16和18上施加的絕緣層20。藉助以不同濃度的注入(Implantat1n) 22至26,所述接觸部14中的每一個與柵極堆疊結構12電連接。此外，所述接觸部14中的每一個設置在柵極堆疊結構12的開口28中。根據現有技術通過以下方式能夠實現開口 28中的接觸部14的溼化學結構化或幹化學結構化:在每一個開口 28的邊緣與(未給出的)光刻掩膜的邊緣之間分別保持間距a0。間距a0通常至少超過20納米，大多超過50納米，通常超過100納米。間距a0對於每一個接觸部14的與碳化矽載體10的上側平行地定向的延展b是相對大的。


【發明內容】

[0005]本發明實現具有權利要求1的特徵的用於在半導體襯底上構造接觸部的方法以及具有權利要求11的特徵的半導體裝置。
[0006]發明優點
[0007]通過根據本發明的方法的實施，可以在無自身的光刻層面的情況下製造準自調準的接觸部。可選擇地，也可以藉助光刻層面以對調準的小的要求和對蝕刻偏差(Atzvorhalt)的小的要求來結構化所述接觸部。
[0008]所述方法尤其可以應用於有利的半導體裝置的製造。因此，所述方法用於實現柵極堆疊結構和至少一個接觸部之間的小於10納米的相對小的間距。通過至少一個接觸部和柵極堆疊結構之間的顯著降低的間距的可構造性，可以實現具有更小的平行於設有至少一個接觸部的襯底表面的延展的半導體裝置。通過以所述方式獲得的材料節省一例如襯底材料的節省，可以更便宜地製造有利的半導體裝置。此外，半導體裝置的更小的可構造性使得其運輸、安裝和使用變得容易。此外，至少一個柵極堆疊結構和至少一個接觸部之間的更小的間距的實現也可以用於配有接觸部的襯底表面的面上的更高的單元濃度。在所述情形中，本發明也可以用於降低電晶體的導通電阻。
[0009]在所述方法的一種有利的實施方式中，以距至少一個柵極堆疊結構一間距地構造接觸部中的至少一個，所述間距小於10納米。因此，在所述方法的實施中可以放棄調準偏差(Justagevorhalt)或者蝕刻偏差。
[0010]在所述方法的一種有利的擴展方案中，在至少一種金屬的施加和半導體襯底的加熱之間可以實施在蝕刻方向上的至少一個離子束蝕刻步驟，所述蝕刻方向傾斜於與半導體襯底的外側垂直地定向的軸線。因此，在加熱半導體襯底之前可以實現至少一種金屬的粗略的結構化，由此可以防止，在加熱期間至少一種金屬在不期望的部位處與半導體襯底的材料或者與在其上施加的至少一種物質發生反應。
[0011]例如，可以施加鎳、鈦、鋁、鉭和/或鎢作為至少一種金屬。因此，所述有利的方法適於由不同的材料構造多個接觸部。
[0012]特別地，在施加至少一種金屬之前可以在半導體襯底的外側的至少一個部分外側上和/或在在半導體襯底上施加的層上構造絕緣層並且在待構造的至少一個接觸部的至少一個部位處使半導體襯底的外側的至少一個部分面和/或在半導體襯底上施加的層的至少一個部分面暴露。例如可以將至少一個二氧化矽層和/或氮化矽層構造為絕緣層。因此，可以將低成本的並且可簡單加工的材料用於絕緣層。
[0013]同樣可以使至少一個柵極堆疊結構和/或至少一個柵極堆疊子結構由絕緣層覆蓋。通過這種方式，能夠在加熱半導體襯底期間可靠地保護所覆蓋的部件以免與所述至少一種金屬接觸。此外，可以將覆蓋柵極堆疊子結構的絕緣層作為所述柵極堆疊結構的子單元用於使柵極堆疊結構完整。藉助絕緣層的所述多功能性，可以節省方法步驟和材料。
[0014]在加熱期間例如可以將襯底加熱到至少600°C的溫度上。可以藉助爐簡單地並且快速地實施所述方法步驟。
[0015]在一種有利的實施方式中，在使用蝕刻材料的情況下以比用於所述半導體金屬材料的蝕刻率更高的用於所述至少一種金屬的蝕刻率實施各向同性的蝕刻步驟作為所述蝕刻步驟。因此，所述蝕刻步驟可以簡單地並且在相對短的時間內實施。
[0016]例如，構造至少一個源極接觸部作為至少一個接觸部。這是有利的，因為尤其在MOSFET中期望每一個源極接觸部與相鄰的柵極堆疊結構之間的更小的間距。然而，在此所描述的方法的可實施性不限於源極接觸部的製造。
[0017]在相應的半導體裝置中也保證以上所描述的優點。
[0018]在一種有利的實施方式中，至少一個柵極堆疊結構與接觸部中的至少一個之間的間距小於5納米。這能夠實現半導體裝置的平行於配有接觸部的襯底上側的延展的顯著的降低和/或能夠實現面上的單元濃度的顯著提高。
[0019]特別地，至少一個接觸部可以以距至少一個柵極堆疊結構小於10納米、尤其小於5納米的間距地由其包圍。因此，半導體裝置可以具有多個接觸部在柵極堆疊結構的開口中的特別有利的布局。
[0020]所述至少一個接觸部可以是源極接觸部。因此，也可以將有利的半導體裝置構造為功率半導體(MOSFET)、尤其構造為碳化矽功率半導體。
[0021]在有利的半導體裝置中，所述至少一個接觸部可以由至少部分地覆蓋柵極堆疊結構或者柵極堆疊子結構的絕緣層包圍，所述絕緣層在其外表面上具有鎳、鈦、鋁、鉭和/或鎢的殘餘痕跡。藉助這種殘餘痕跡可以看出，半導體裝置藉助以上所描述的有利的方法製造。

【專利附圖】

【附圖說明】
[0022]以下根據附圖闡述本發明的其他特徵和優點。附圖示出:
[0023]圖1a和Ib:根據現有技術的半導體裝置的示意圖；
[0024]圖2:用於顯示所述方法的第一實施方式的流程圖，所述方法用於在半導體襯底上構造接觸部；
[0025]圖3:用於闡述所述方法的第二實施方式的半導體襯底的示意性橫截面，所述方法用於在半導體襯底上構造接觸部；
[0026]圖4:半導體裝置的一種實施方式的示意性俯視圖。

【具體實施方式】
[0027]圖2示出用於顯示所述方法的第一實施方式的流程圖，所述方法用於在半導體襯底上構造接觸部。
[0028]在可選擇的方法步驟SO中，稍後可以在半導體襯底上構造與所構造的至少一個接觸部共同起作用的結構。例如，可以在半導體襯底中引入至少一個注入。同樣，可以在半導體襯底上沉積至少一種材料。特別地，可以在半導體襯底上構造至少一個柵極堆疊結構和/或至少一個柵極堆疊子結構。對此，可以實施柵極氧化或者沉積柵極金屬化，例如多晶矽。
[0029]此外，在方法步驟SO中可以在半導體襯底的外側的至少一個部分外側上和/或在在半導體襯底上施加的層上構造絕緣層。例如可以將至少一個二氧化矽層和/或氮化矽層構造為絕緣層。絕緣層尤其可以包括高溫氧化物，所述高溫氧化物在600°C至1000°C之間的溫度的情況下構造。此外，可以使用DCS和氮氧化物(N2O)作為初始材料來構造絕緣層。然而，替代在此所列舉的示例，也可以使用其他的材料來構造絕緣層。
[0030]至少一個柵極堆疊結構和/或至少一個柵極堆疊子結構可以由絕緣層覆蓋。如果至少一個柵極堆疊子結構由絕緣層覆蓋，則至少也可以使用絕緣層的區域作為藉此構造的柵極堆疊結構的子單元。通過絕緣層的多功能性，可以節省材料和/或方法步驟。
[0031]在方法步驟SO中，也可以在待構造的至少一個接觸部的至少一個部位處使半導體襯底的外側的至少一個部分面和/或在半導體襯底上施加的層的至少一個部分面從先前構造的絕緣層暴露。為了結構化絕緣層，可以實施常規的結構化步驟。
[0032]在方法步驟SI中，將至少一種金屬施加在半導體襯底的外側的至少一個暴露的部分面上和/或施加在層的至少一個暴露的部分面上，所述層施加在半導體襯底上。在施加至少一種金屬時，至少部分地以至少一種金屬覆蓋絕緣層的至少一個邊緣區域，所述至少一個邊緣區域包圍(先前暴露的)所述部分面。因此，可以相對大面積地實現至少一種金屬的施加。例如，可以施加鎳、鈦、鋁、鉭和/或鎢作為至少一種金屬。為了施加至少一種金屬，可以將所述至少一種金屬濺射到尤其未遮罩的半導體襯底上。因此，可以簡單並且快速地實施方法步驟SI。
[0033]在可選擇的方法步驟S2中，可以粗略地結構化至少一種所施加的金屬。例如，這可以通過光刻步驟和溼化學的蝕刻來實現。應當指出，用於實施所述方法的方法步驟S2不是必需的。當所有待保護以免與至少一種金屬發生反應的結構在外側上由絕緣層遮蓋時，尤其可以放棄所述結構化步驟。如果實施方法步驟S2，則至少一種金屬的粗略的結構化就足夠。應當指出，不是必需使絕緣層的至少一個邊緣區域從至少一種金屬暴露。
[0034]在方法步驟SI或S2之後實施的方法步驟S3中，加熱具有在至少一個部分面上並且在至少一個邊緣區域上施加的至少一種金屬的半導體襯底。通過加熱，激發在至少一個部分面上施加的至少一種金屬與所述至少一個部分面的至少一種半導體材料反應成半導體金屬材料(作為至少一個接觸部的最終材料或者再加工材料(Weiterverarbeitungsmaterial))。
[0035]在加熱期間，可以將半導體襯底加熱到至少600°C的溫度上。例如，將半導體襯底加熱至約1000°c的溫度上，持續時間2分鐘。可以在考慮至少一種所施加的金屬的情況下和/或在考慮至少一個部分面的半導體材料的情況下相對自由地選擇在加熱期間所要保持的溫度和所述方法步驟的持續時間。例如，可以通過快速熱退火工藝步驟實現具有在至少一個部分面和至少一個邊緣區域上施加的至少一種金屬的半導體襯底的加熱。
[0036]在加熱期間例如至少一種金屬和至少一種半導體材料可以反應成稍後的至少一個接觸部的最終材料。作為替代方案，也可以產生再加工材料，至少一種金屬和至少一種半導體材料相互反應成所述再加工材料，所述再加工材料在另一個(未描述的)方法步驟中與至少另一種物質反應成至少一個接觸部的最終材料。通過加熱，也可以構造在所述時刻或者稍後構造的至少一個接觸部的歐姆特性。只要這是所期望的，則可以在加熱期間調節對於歐姆特性的構造而言足夠高的溫度。以下還描述一種對此替代的做法。
[0037]在加熱具有在至少一個部分面和至少一個邊緣區域上施加的至少一種金屬的半導體襯底期間，至少一種金屬可以部分地與絕緣層發生反應。然而，絕緣層的絕緣材料的消耗通常是可忽略的小。如果絕緣層在至少一個接觸部的構造之後也還要實施功能，則可以通過具有略微增大的厚度的絕緣層的構造(例如約40納米)容易地補償所述耗費。
[0038]在方法步驟S3之後，實施蝕刻步驟作為方法步驟S4。這在使用蝕刻材料的情況下以比用於所述半導體金屬材料的蝕刻率更高的用於所述至少一種金屬的蝕刻率實現。在方法步驟S4中實施的蝕刻步驟尤其可以是各向同性的蝕刻步驟。應當指出，可以使用多種蝕刻材料來實施方法步驟S4。在考慮至少一種金屬和考慮半導體金屬材料的情況下可以相對自由地選擇蝕刻材料的選擇。例如，在方法步驟S4中，可以藉助磷酸和硝酸的混合物容易地去除作為所述至少一種金屬使用的鎳。在此，在絕緣層的外表面上可能殘留至少一種金屬的殘餘痕跡。所述殘餘痕跡尤其也可能是至少一種金屬與絕緣層的絕緣材料的結合(Bindungen)。
[0039]可以藉助已知的方法進一步加工藉助以上所描述的方法步驟製造的半導體襯底。
[0040]可以以距至少一個柵極堆疊結構一平行於配有至少一個接觸部的半導體表面地定向的間距地構造藉助以上所描述的方法構造的至少一個接觸部，所述間距小於10nm。特別地，所述間距可以小於5納米。因此，藉助以上所描述的方法可以實現至少一個所構造的接觸部在至少一個柵極堆疊結構上的布局，所述布局保證在半導體表面上的有利的高的單元密度。
[0041]在一種特別有利的實施方式中，構造至少一個源極接觸部作為至少一個接觸部。所述源極接觸部例如可以構造在碳化矽襯底上。因此，藉助所述方法可以在沒有用於結構化源極接觸部的結構化步驟的情況下構造功率半導體(MOSFET)。因此，也可以稱作配備有源極接觸部的功率半導體的自調準的製造工藝。
[0042]然而，在此所描述的方法的可使用性不限於具有源極接觸部的功率半導體。相反，可以藉助在此所描述的方法製造大量電部件。
[0043]在所述方法的一種有利的擴展方案中，在方法步驟S3期間在第一爐工藝中將至少一種被沉積的金屬加熱到相對較低的在500°C至800°C之間的溫度上。通過所述第一爐工藝，所述至少一種金屬可以與半導體材料——例如碳化矽發生反應，而反應產物沒有變得歐姆傳導/良好傳導。通過低的溫度，可以降低所述至少一種金屬和絕緣層的絕緣材料之間發生反應的可能性。隨後，可以在方法步驟S4中去除剩餘的至少一種金屬。然後，可以將第二爐工藝實施為可選的方法步驟S5，以便藉助更高的溫度保證至少一個接觸部的足夠好的傳導性。所述做法的優點是絕緣層的絕緣材料在方法步驟S3期間在保持低的接觸電阻的情況下更少的降解。
[0044]圖3示出用於闡述所述方法的第二實施方式的半導體襯底的示意性的橫截面，所述方法用於在半導體襯底上構造接觸部。
[0045]在圖3中示意性地示出具有在所述半導體襯底上構造的柵極堆疊結構52的半導體襯底50。半導體襯底50例如可以是碳化矽襯底。然而，此外描述的方法的可實施性沒有限於將碳化矽襯底用作半導體襯底50。
[0046]為了構造柵極堆疊結構52，在半導體襯底50上沉積柵極氧化物層54。柵極氧化物層54部分地由柵極金屬化層例如由多晶矽56覆蓋。在柵極層54和56上施加絕緣層58，例如氧化矽層和/或氧化矽層。然而，由層54至58構造柵極堆疊結構52僅僅可以理解為示例性的。
[0047]作為對柵極堆疊結構52的補充，還可以在半導體襯底50中引入注入60至64，藉助所述注入可以構造在柵極堆疊結構52和藉助此外所描述的方法構造的接觸部之間的電連接。可以以大的設計自由度選擇注入60至64的濃度和離子。
[0048]所述方法具有以上已經描述的方法步驟SI，其中，沉積至少一種金屬一例如鎳、鈦、鋁、鉭和/或鎢。通過這種方式，以至少一種金屬66覆蓋至少一個從層54至58 (仍)暴露的或者已暴露的部分面68/開口。因此，可以如此大面積實現至少一種金屬66的施加，使得至少部分地以所述至少一種金屬66覆蓋絕緣層58的至少一個邊緣區域70，所述至少一個邊緣區域包圍所述至少一個部分面68。可選地，隨後可以實施以上已經描述的方法步驟S2。
[0049]在所述方法的在此所描述的實施方式中，在方法步驟SI或S2之後(即在至少一種金屬66的施加和半導體襯底50的稍後的加熱之間)實施在蝕刻方向72上的離子束蝕刻步驟，所述蝕刻方向傾斜於軸線74/晶片垂直線(Wafersenkrechten),所述軸線/晶片垂直線與具有構造在半導體襯底上的半導體結構52的半導體襯底50的外側垂直地定向。蝕刻方向72可以與軸線74/晶片垂直線以一在5°至88°之間、優選在30°至85°之間、有利地在60°至80°之間的角傾斜地定向。圖3中示出的方法步驟的可實施性不限於確定的角。這在沿著蝕刻方向72定向的離子束和軸線74/晶片垂直線之間的強烈傾斜的情況下也可以解釋為離子束蝕刻。藉助這種離子束蝕刻/離子束蝕刻步驟，可以通過簡單的方式大面積地從柵極堆疊結構52去除至少一種金屬66。
[0050]然而，在離子束蝕刻/離子束蝕刻步驟期間，僅僅從柵極堆疊結構52的離開半導體襯底50地定向的至少一個上側76並且從柵極堆疊結構52的至少一個相鄰於所述上側76的側壁區域78去除所述至少一種金屬66。相反，在部分面68和絕緣層58的包圍部分面68的邊緣區域70方面，柵極堆疊結構52作為屏蔽起作用，因此不從/幾乎不從部分面68以及絕緣層58的邊緣區域70去除所述至少一種金屬66。這可以理解如下:沒有或者僅僅部分地從可稱作柵極堆疊結構52中的開口的基礎的至少一個部分面68並且從至少一個相鄰的邊緣區域70去除所述至少一種金屬66。
[0051]藉助根據圖3闡述的方法步驟，在方法步驟S3/接觸部合金化之前已經從至少一個上側76並且從柵極堆疊結構52的至少一個相鄰的側壁區域78去除所述至少一種金屬66。這引起，在隨後實施的方法步驟S3和S4之後在絕緣層52上(幾乎)沒有殘留所述至少一種金屬的殘餘痕跡。通過這種方式能夠保證鍵合金屬化的改善的附著和藉助所述方法製造的半導體裝置的提高的可靠性。
[0052]關於隨後可實施的方法步驟S3和S4，參考先前的實施。
[0053]圖4示出半導體裝置的一種實施方式的示意性俯視圖。
[0054]在圖4中示意性示出的半導體裝置包括一個(未示出的)半導體襯底和設置在半導體襯底的外側的至少一個部分面68上和/或中的和/或在半導體襯底上施加的層的至少一個部分面上和/或中的至少一個接觸部80,所述至少一個接觸部由半導體金屬材料構造。此外，半導體裝置在半導體襯底的外側上和/或在在半導體襯底上施加的層上具有柵極堆疊結構52，其與所述至少一個接觸部80相鄰設置。關於半導體襯底、柵極堆疊結構52和至少一個接觸部80的材料參考以上實施。
[0055]平行於具有在其上構造的至少一個接觸部80的半導體表面地定向的、在至少一個柵極堆疊結構52與所述接觸部80中的至少一個之間的間距al小於10納米。特別地，至少一個柵極堆疊結構52與接觸部80中的至少一個之間的間距al小於5納米。根據有利的小的間距al可以看出，半導體裝置藉助以上所描述的方法的一種實施方式來製造。關於由所述半導體裝置保證的優點，參考以上的實施方式。
[0056]在所示出的實施方式中，所述至少一個接觸部80以距至少一個柵極堆疊結構52一小於10納米/5納米的間距al地由其包圍。這也可以描述為，在至少一個柵極堆疊結構52中的開口中以距其一小於10納米/5納米的間距al構造至少一個接觸部80。
[0057]半導體裝置藉助以上所描述的方法的製造也可以從以下看出:所述至少一個接觸部80由至少部分地覆蓋柵極堆疊結構52或者柵極堆疊子結構的絕緣層58包圍，所述絕緣層在其外表面上具有鎳、鈦、鋁、鉭和/或鎢的殘餘痕跡。所述殘餘痕跡也可能歸因於在此列舉的金屬與絕緣層58的絕緣材料的合成(Verbindung)。
[0058]在所示出的實施方式中，至少一個接觸部80是源極接觸部。然而，藉助圖4給出的半導體裝置不限於源極接觸部作為所述至少一個接觸部80的裝配。
【權利要求】
1.一種用於在半導體襯底(50)上構造接觸部(80)的方法，所述方法具有以下步驟: -將至少一種金屬￠6)施加在所述半導體襯底(50)的外側的至少一個暴露的部分面(68)上和/或在所述半導體襯底(50)上施加的層的至少一個暴露的部分面￠8)上，其中，所述部分面￠8)由絕緣層(58)的至少一個邊緣區域(70)包圍，其中，至少部分地以所述至少一種金屬￠6)覆蓋所述絕緣層(58)的所述至少一個邊緣區域(70) (SI)； -加熱具有在所述至少一個部分面￠8)上並且在所述至少一個邊緣區域(70)上施加的至少一種金屬(66)的半導體襯底(50)，由此在所述至少一個部分面(68)上施加的至少一種金屬(66)與所述至少一個部分面(68)的至少一種半導體材料反應成半導體金屬材料作為所述至少一個接觸部(80)的最終材料或者再加工材料(S3);並且 -在使用蝕刻材料的情況下，以比用於所述半導體金屬材料的蝕刻率更高的用於所述至少一種金屬(66)的蝕刻率實施蝕刻步驟(S4)。
2.根據權利要求1所述的方法，其中，以距至少一個柵極堆疊結構(52)—間距(al)地構造所述接觸部(80)中的至少一個，所述間距小於10納米。
3.根據權利要求1或2所述的方法，其中，在所述至少一種金屬￠6)的施加和所述半導體襯底(50)的加熱之間實施在蝕刻方向(72)上的至少一個離子束蝕刻步驟，所述蝕刻方向傾斜於與所述半導體襯底(50)的外側垂直地定向的軸線(74)。
4.根據以上權利要求中任一項所述的方法，其中，施加鎳、鈦、鋁、鉭和/或鎢作為所述至少一種金屬(66)。
5.根據以上權利要求中任一項所述的方法，其中，在施加所述至少一種金屬(66)之前在所述半導體襯底(50)的外側的至少一個部分外側上和/或在在所述半導體襯底(50)上施加的層上構造所述絕緣層(58)並且在待構造的至少一個接觸部(80)的至少一個部位處使所述半導體襯底(50)的外側的所述至少一個部分面￠8)和/或在所述半導體襯底(50)上施加的層的至少一個部分面暴露。
6.根據權利要求5所述的方法，其中，將至少一個二氧化矽層和/或氮化矽層構造為所述絕緣層(58)。
7.根據權利要求5或6所述的方法，其中，至少一個柵極堆疊結構(52)和/或至少一個柵極堆疊子結構(54，56)由所述絕緣層(58)覆蓋。
8.根據以上權利要求中任一項所述的方法，其中，在所述加熱期間將所述半導體襯底(50)加熱到至少600°C的溫度上。
9.根據以上權利要求中任一項所述的方法，其中，在使用蝕刻材料的情況下以比用於所述半導體金屬材料的蝕刻率更高的用於所述至少一種金屬(66)的蝕刻率實施各向同性的蝕刻步驟作為所述蝕刻步驟。
10.根據以上權利要求中任一項所述的方法，其中，構造至少一個源極接觸部作為所述至少一個接觸部(80)。
11.一種半導體裝置，所述半導體裝置具有: 一個半導體襯底(50)； 設置在所述半導體襯底(50)的外側的至少一個部分面￠8)上和/或中的和/或在所述半導體襯底(50)上施加的層的至少一個部分面上和/或中的至少一個接觸部(80)，所述至少一個接觸部由半導體金屬材料構造；和 設置在所述半導體襯底(50)的外側上的和/或在所述半導體襯底(50)上施加的層上的柵極堆疊結構(52)，所述柵極堆疊結構與所述接觸部(80)中的至少一個相鄰； 其特徵在於， 所述至少一個柵極堆疊結構(52)與所述接觸部(80)中的至少一個之間的間距(al)小於10納米。
12.根據權利要求11所述的半導體裝置，其中，所述至少一個柵極堆疊結構(52)與所述接觸部(80)的至少一個之間的間距(al)小於5納米。
13.根據權利要求11或12所述的半導體裝置，其中，所述至少一個接觸部(80)以距所述至少一個柵極堆疊結構(52) —小於10納米的間距地由其包圍。
14.根據權利要求11至13中任一項所述的半導體裝置，其中，所述至少一個接觸部(80)是源極接觸部。
15.根據權利要求11至14中任一項所述的半導體裝置，其中，所述至少一個接觸部(80)由至少部分地覆蓋所述柵極堆疊結構(52)或者柵極堆疊子結構(54，56)的絕緣層(58)包圍，所述絕緣層在其外表面上具有鎳、鈦、鋁、鉭和/或鎢的殘餘痕跡。
【文檔編號】H01L21/285GK104170062SQ201380012814
【公開日】2014年11月26日 申請日期:2013年1月29日 優先權日:2012年3月5日
【發明者】T·辛納, M·格裡布 申請人:羅伯特·博世有限公司