一種電壓拉偏模塊的製作方法

2023-05-14 09:39:31

專利名稱：一種電壓拉偏模塊的製作方法
技術領域：
本實用新型涉及計算機內部部件測試技術，尤其涉及一種實現對計算機內部部件電壓進行有效拉偏的電壓拉偏模塊。
背景技術：
計算機內部部件對應用環境均有自己相應的使用範圍和標準，其中主要因素包括電壓，溫度，溼度。為了更好的實現對計算機部件的測試，需要針對這些環境因素進行必要的測試，於是出現了相應的測試系統，該系統在運行專項測試程序的同時通過拉偏計算機內部部件供電電壓來考驗計算機內部部件在計算機電源變化情況下的穩定性，同時通過溫溼控箱控制工作環境溫度和溼度。由於以往主板供電部件的工作電壓單一，如SDRAM內存僅由3.3V電壓供電等，而且很多部件的供電電壓在主板上沒有穩壓模塊，所以現有技術可通過直接拉偏調節計算機供電電源(ATX電源)的3.3V、5V供電電壓來實現對部件工作電壓的拉偏，這種電壓拉偏方式有以下缺點一、由於通過對ATX電源進行直接的拉偏調節受ATX電源自身影響較大，所以拉偏效果不理想。
二、目前，由於主板供電部件的工作電壓趨於複雜化、多元化，如DDR內存由2.5V，1.25V電壓供電，主板內部本身會有一個穩壓模塊對供電電壓進行穩壓，所以通過對ATX電源直接拉偏調節的方式不能實現對主板供電部件的供電電壓有效拉偏。

發明內容
本實用新型的目的就是提供一種實現對計算機內部部件電壓進行有效拉偏的電壓拉偏模塊，從而解決現有技術中不能對計算機內部部件電壓，如DDR內存電壓，進行有效拉偏的問題。
本實用新型的目的是這樣實現的一種電壓拉偏模塊，包括至少一個電壓拉偏電路；所述的電壓拉偏電路包括n條由調壓電阻和場效應管串聯構成的調壓支路和一穩壓支路；所述調壓支路的各控制端即各場效應管的輸入端接收電壓拉偏控制信號，各調壓支路的輸出端並接；所述的穩壓支路包括分壓電路和穩壓器件，穩壓器件的輸出端連接分壓電路的分壓點並與調壓支路的輸出端並接點連接，分壓電路的高電位端輸出拉偏電壓，n為正整數。
所述電壓拉偏模塊還包括電平驅動電路，電平驅動電路的各輸出端和所述電壓拉偏電路的各個控制端一一對應連接。
所述電壓拉偏模塊還包括信號轉換電路，信號轉換電路的輸入端接收總線電壓拉偏控制信號，信號轉換電路的各輸出端和所述電平驅動電路的各輸入端一一對應連接。
所述電壓拉偏模塊還包括信號轉換電路，信號轉換電路的輸入端接收總線電壓拉偏控制信號，信號轉換電路的各輸出端和所述電壓拉偏電路的各個控制端一一對應連接。
所述的電壓拉偏模塊還包括實現計算機內部部件兩種電壓同時拉偏和獨立拉偏的跳線電路，跳線電路由分壓電路連接開關構成；分壓電路的高電位端連接一電壓拉偏電路的拉偏電壓輸出端，並輸出一種拉偏電壓；分壓電路的分壓端連接開關一端，開關另一端連接另一電壓拉偏電路的拉偏電壓輸出端，開關的公共端懸置，並輸出另一種拉偏電壓。
本實用新型完全實現了對計算機主板供電部件進行自動電壓拉偏測試的功能，而且在測試過程中不會引入其它影響計算機正常工作的因素，解決了一直困擾計算機集成廠商的部件電源兼容性測試的難題，此外，本實用新型設計成本低，具有良好的經濟效益。


圖1為本實用新型的電壓拉偏電路；圖2為本實用新型實現計算機內部部件兩種電壓同時拉偏或分別拉偏的跳線電路。
具體實施方式
以下結合附圖和實施例進一步說明本發明的具體實施方式
。
在本實施例中以針對DDR內存進行電壓拉偏為例對本實用新型進行說明。
首先介紹一下DDR內存對電源的要求，DDR內存工作需要主板提供兩種電源1)參考電壓VREF，2)工作電壓VDIMM。設計規範要求參考電壓VREF為1.25V，工作電壓VDIMM為2.50V，允許的變化範圍為+-5％。
本實施例就是通過對VDIMM與VREF的拉偏來測試內存在各種環境下(包括溫度、電壓、負載)的性能變化，具體的拉偏方式有以下兩種1)VDIMM與VREF同時共同拉偏同時拉偏方式保證了VDIMM與VREF同步變化，主要目的是為了仿真主板系統運行的真實情況，在這種平臺上可以驗證主板電壓變化對內存運行的影響。
2)VDIMM與VREF分別獨立拉偏分別獨立拉偏方式主要考察噪聲容限對內存工作的影響。
本實施例測試平臺所採用的硬體平臺為計算機主板南北橋晶片組INTEL845GE+ICH4，它支持DDR內存。DDR內存的工作電壓VDIMM為2.5V，測試要求VDIMM能在2.2V-2.8V的範圍內實現至少16個臺階的變化(電壓每變化一次的變化量為40mV)，所以，本實用新型使用了一電壓拉偏模塊對DDR內存的工作電壓VDIMM進行拉偏測試，該電壓拉偏模塊主要通過其中的一電壓拉偏電路來實現對DDR內存的工作電壓VDIMM的拉偏。
電壓拉偏電路如圖1所示，該電壓拉偏電路的控制端即場效應管1、2、3、4的輸入端a、b、c、d接收控制信號，場效應管1、2、3、4分別與調壓電阻R1、R2、R3、R4的串連，這四個調壓電阻R1、R2、R3、R4分別和場效應管1、2、3、4組成4個調壓支路101，該4個調壓支路的輸出端並接，並接點e又接在穩壓支路102中分壓支路103的分壓點f上，該分壓點f與穩壓器件104的輸出相連，此穩壓器件的輸出電壓為Vr，分壓點f通過分壓電阻R1』接地，通過分壓電阻R2』接輸出端g，該輸出端g為DDR內存提供拉偏工作電壓VDIMM，在未接入調壓電路以前，輸出電壓VDIMM為VDIMM＝Vr+I*R2』其中，R2』根據實際需要的不同可選取不同的阻值。
在圖1中，因為Vr是固定的，因此，改變電流I的值就可以改變輸出電壓的大小。通過調壓電阻R1、R2、R3、R4的不同組合獲得不同的電阻值，從而改變上式中的電流I值，在本實施例中採用了4級調壓電阻，而且每個調壓電阻的阻值各不相同，通過改變控制端a、b、c、d的狀態可以使4個場效應管導通或關斷，從而使這4個調壓電阻加入或不加入電路，即可以在VDIMM端得到16種不同的電壓值。
如果控制信號是一個串行總線控制信號，則需要一串/並信號轉換電路將該串行總線控制信號轉換為4個並行控制信號，本實施例採用了Philips PCA9560集成電路105作為串/並信號轉換電路，如圖1所示，串行總線控制信號可以通過PCA9560輸出4個並行控制信號D0、D1、D2、D3，分別對控制端a、b、c、d進行控制，從而實現了通過串行總線信號來控制內存電壓的功能。在本實施例中，由於控制端a、b、c、d所需要的控制信號的電平要求高，PCA9560輸出的4個控制信號D0、D1、D2、D3可能達不到控制端a、b、c、d的電平要求，所以，為了保證邏輯控制信號的可靠性，該4個邏輯控制信號D0、D1、D2、D3還要通過一電平驅動電路106轉變成4個電平信號A、B、C、D，該4個電平信號分別控制控制端a、b、c、d，從而實現通過總線信號控制內存電壓。
本實施例中通過控制信號A、B、C、D控制場效應管1、2、3、4的導通和關斷，從而使調壓支路加入到或分離出電壓拉偏電路，進一步改變電流I，最終在輸出端g實現2.2V-2.8V的內存電壓值，如表1所示為控制信號A、B、C、D對應的電壓值，其中的A、B、C、D分別代表控制信號A、B、C、D的電平狀態。「1」表示高電平，「0」表示低電平。

表1在本實施例中，因為電壓只要有16個臺階的變化就能滿足設計需求，所以本實施例中只採用了4個調壓支路。如果電壓變化有更高精度的要求，則可增加相應的調壓支路，比如，採用5個調壓支路可以獲得32個臺階的變化，採用6個調壓支路可獲得64個臺階的變化，依此類推。
以上所述的電壓拉偏電路是對DDR內存的工作電壓VDIMM進行拉偏，對DDR內存的參考電壓VERF進行拉偏的電壓拉偏電路和此電壓拉偏電路相同，只不過其輸出端g為DDR內存提供拉偏參考電壓VERF。
因為對DDR內存的拉偏方式有兩種工作電壓和參考電壓的同時拉偏和分別拉偏，所以本發明用一個跳線電路來實現兩種拉偏方式的轉變，如圖2所示，跳線電路由分壓電路201連接跳線開關202構成；分壓電路201的高電位端h連接對工作電壓進行拉偏的電壓拉偏電路203的拉偏電壓輸出端g，並接工作電壓的輸出端；分壓電路201的分壓端i連接跳線開關202的一固定端j，跳線開關202的另一固定端l連接對參考電壓進行拉偏的電壓拉偏電路204的拉偏電壓輸出端g』，跳線開關202的活動端k接參考電壓的輸出端。分壓電路201的分壓電阻R5和分壓電阻R6阻值的比值可以根據VDIMM和VERF的比值進行選擇，在本實施例中由於VERF的值為1/2VDIMM，所以分壓電阻R5和分壓電阻R6阻值相等。當跳線開關202的活動端k和j端相連時，因為分壓電阻R5和分壓電阻R6阻值相等，所以不論工作電壓VDIMM為何值，參考電壓VERF總是等於1/2VDIMM，從而實現工作電壓和參考電壓的同時拉偏；當跳線開關202的活動端k和l端相連時，工作電壓和參考電壓分別由各自的電壓拉偏電路進行拉偏，從而實現分別拉偏。
權利要求1.一種電壓拉偏模塊，其特徵在於電壓拉偏模塊包括至少一個電壓拉偏電路；所述的電壓拉偏電路包括n條由調壓電阻和場效應管串聯構成的調壓支路和一穩壓支路；所述各調壓支路的控制端即場效應管的輸入端接收電壓拉偏控制信號，各調壓支路的輸出端並接；所述的穩壓支路包括分壓電路和穩壓器件，穩壓器件的輸出端連接分壓電路的分壓點並與調壓支路的輸出端並接點連接，分壓電路的高電位端輸出拉偏電壓，n為正整數。
2.如權利要求1所述的一種電壓拉偏模塊，其特徵在於，所述電壓拉偏模塊還包括電平驅動電路，電平驅動電路的各輸出端和所述電壓拉偏電路各調壓支路的控制端一一對應連接。
3.如權利要求2所述的一種電壓拉偏模塊，其特徵在於，所述電壓拉偏模塊還包括串/並信號轉換電路，串/並信號轉換電路的輸入端接收串行總線電壓拉偏控制信號，串/並信號轉換電路的各輸出端和所述電平驅動電路的各輸入端一一對應連接。
4.如權利要求1所述的一種電壓拉偏模塊，其特徵在於，所述電壓拉偏模塊還包括串/並信號轉換電路，串/並信號轉換電路的輸入端接收串行總線電壓拉偏控制信號，串/並信號轉換電路的各輸出端和所述電壓拉偏電路各調壓支路的控制端一一對應連接。
5.如權利要求1所述的一種電壓拉偏模塊，其特徵在於，所述的電壓拉偏模塊還包括實現兩種電壓同時拉偏或獨立拉偏的跳線電路；跳線電路由分壓電路連接跳線開關構成；分壓電路的高電位端連接一電壓拉偏電路的拉偏電壓輸出端，並接第一種電壓的輸出端；分壓電路的分壓端連接跳線開關一固定端，跳線開關另一固定端連接另一電壓拉偏電路的拉偏電壓輸出端，跳線開關的活動端接第二種電壓的輸出端。
專利摘要本實用新型公開了一種電壓拉偏模塊，該電壓拉偏模塊通過對n個場效應管的導通或關斷使得n個調壓支路加入到或分離出電壓拉偏電路，從而改變電路的電流，進一步改變輸出電壓，最終實現對計算機內部部件的供電電壓進行拉偏。本實用新型在測試過程中不會引入其它影響計算機正常工作的因素，解決了一直困擾計算機集成廠商的部件電源兼容性測試的難題，此外，本實用新型設計成本低，具有良好的經濟效益。
文檔編號G06F11/18GK2629121SQ0320658
公開日2004年7月28日 申請日期2003年7月29日 優先權日2003年7月29日
發明者馮宇, 李璠, 龔振青 申請人:聯想(北京)有限公司