可抑制外界高頻噪聲的晶片結構的製作方法
2023-05-14 08:30:51 1
專利名稱：可抑制外界高頻噪聲的晶片結構的製作方法
技術領域：
本發明涉及電磁兼容性領域，尤其涉及一種能夠抑制特定頻率範圍內的電磁幹擾 的晶片結構。
背景技術：
隨著無線通訊技術的發展和電路工作頻率的提高，電磁幹擾現象越來越嚴重，電 磁兼容性(Electro Magnetic Compatibility,EMC)的設計也越來越重要。一般情況下，電 磁兼容性的設計大多是在電路板上進行改進，在晶片的外圍設置濾波電路，這些電路通常 由磁珠、電容、電感、電阻等器件構成。但是，當用於高頻噪聲抑制時，會導致成本的增加，電 路板面積也變得更大。特別在某些應用場合，面積的控制比較關鍵，此時，這種方法就無法 滿足要求。因此，需要考慮如何改進晶片的結構，而不是在晶片的外圍設置濾波電路。現有技術中，圖1所示為普通的晶片供電焊盤弓丨線結構示意圖，焊盤VDD與GND之 間設有防靜電保護電路，不可避免地在VDD與GND之間產生了一個寄生電容。類似地，在其 它焊盤和GND之間，或者，在其它焊盤和VDD之間(對於共VDD的防靜電保護電路結構)，也 會產生寄生電容。圖2所示為晶片供電電路結構框圖，VDD焊盤通過防靜電保護電路ESD與GND焊盤 相連。VDD焊盤處存在的高頻噪聲EMI將通過連接線注入內部電路，降低晶片的工作性能。即便是在晶片內設置了濾波器，如圖3所示，噪聲仍然會通過與晶片的地焊盤連 接的引線流入電路板，以形成迴路。對於常見的線徑25um，長約0. 8mm-2mm的引線，寄生 電感大約為0. 5nH到2nH，在2. 4GHz頻率下，它的阻抗約為9ohm-33ohm。而一般的防靜電 保護電路，從焊盤到襯底至少會有2pF-3pF的寄生電容，在2. 4GHz頻率下，它的阻抗約為 33ohm-22ohm。如圖3所示，2. 4GHz的噪聲信號會很容易通過防靜電保護電路中的寄生電 容，到達晶片的地焊盤，然後再通過引線流入電路板。在此過程中，噪聲被引入晶片的地焊 盤，晶片的地就變成了一個「髒的地」，由此，與「髒的地」連接的內部電路的性能將會下降。而如果在防靜電保護電路之前加入低通濾波器，那麼對防靜電保護電路的快速放 電會產生很大的影響，使得高壓靜電不能在極短時間內得到釋放，從而會影響防靜電保護 電路的效果，甚至導致防靜電保護電路功能失效。因此，如果能夠對晶片結構進行改進，使之對高頻噪聲具有良好的抑制作用，將能 簡化晶片的外圍電路，有效減小電路所佔的面積。
發明內容
本發明目的是提供一種改進的晶片結構，以有效抑制高頻噪聲，從而改進晶片的 電磁兼容性。為達到上述目的，本發明採用的技術方案是一種可抑制外界高頻噪聲的晶片結 構，設有至少2個地焊盤(PAD)，其中一個地焊盤與晶片的內部電路相連接，稱為「乾淨地」(clean ground)，其它的地焊盤與有高頻幹擾源的焊盤的防靜電保護電路相連接，稱 為「髒的地」 (dirty ground)；所述「乾淨地」和「髒的地」之間設有隔離電阻；在所述有高頻幹擾源的焊盤與內部電路之間設有濾波電路。上述技術方案中，所述隔離電阻由所述「乾淨地」和「髒的地」之間的空白區構成。上述技術方案中，所述防靜電保護電路的寄生電容與「髒的地」引線上的寄生電感 的諧振頻率落在噪聲頻率附近。也可以在所述防靜電保護電路上並聯有電容，防靜電保護電路的寄生電容和並聯 的電容的等效電容與「髒的地」引線上的寄生電感的諧振頻率落在噪聲頻率附近。上述技術方案中，所述濾波電路由串接在有高頻幹擾源的焊盤與內部電路之間的 電阻、跨接在電阻和「乾淨地」之間的電容、「乾淨地」引線上的寄生電感構成。所述濾波電路的諧振頻率落在噪聲頻率附近，構成對高頻噪聲的陷波電路。當某些輸出焊盤上有高頻幹擾源時，優選的技術方案，設有3個地焊盤，其中第一 個地焊盤與晶片的內部電路相連接，第二個地焊盤與有高頻幹擾源的輸入焊盤的防靜電保 護電路相連接，第三個地焊盤與有高頻幹擾源的輸出焊盤的防靜電保護電路相連接。上述技術方案中的地也可以是參考電平，此時，可以採用的技術方案是，一種可抑 制外界高頻噪聲的晶片結構，設有至少2個參考電平焊盤，其中一個參考電平焊盤與晶片的內部電路相連接， 稱為「乾淨電平」，其它的參考電平焊盤與有高頻幹擾源的焊盤的防靜電保護電路相連接， 稱為「髒的電平」；所述「乾淨電平」和「髒的電平」之間設有隔離電阻；在所述有高頻幹擾源的焊盤與內部電路之間設有濾波電路。其中的參考電平也可以是供電，具體視晶片內部連接結構而定。由於上述技術方案運用，本發明與現有技術相比具有下列優點1.本發明提供了一種有效的高頻濾波電路，通過額外增加一個「乾淨的」地焊盤， 以及電阻、電容、邦定線上的寄生電感組成的濾波結構，達到在某一頻率上有較好的濾波效 果；將可能引入高頻幹擾的焊盤的防靜電保護電路結構只與「髒的地」相連，並把「乾淨地」 與「髒的地」分離開，可以比較好地將高頻幹擾隔離開。2.當存在有噪聲的輸出焊盤時，為了避免其它焊盤上的噪聲注入輸出焊盤，本發 明可以設置2個或更多的「髒的地」，進一步保證了晶片的性能，具有良好的電磁兼容性。
圖1是現有技術中普通的晶片供電焊盤引線結構示意圖；圖2是現有技術中晶片供電電路結構框圖；圖3是背景技術中帶有內部濾部電路的晶片電路框圖；圖4是本發明實施例中一種晶片電路結構示意圖；圖5是實施例中一種晶片結構的布局及引線結構示意圖。
具體實施例方式下面結合附圖及實施例對本發明作進一步描述實施例圖4所示為本發明實施例的晶片電路結構示意圖，在通常的晶片結構中，增加一 個焊盤第二地3a，在幹擾源1與內部電路5之間加入一個由電阻Ru、電容C2、引線上的寄生 電感LeND1構成的濾波電路3，並且，內部電路5連接至第二地3a，VDD焊盤的防靜電保護電 路(ESD)連接至第一地2b，並在第一地2b與第二地3a之間設置一個隔離電阻4。通過在 防靜電保護電路結構旁並聯一個大小合適的電容，或者調節防靜電保護電路的寄生電容大 小，使CESD(或者(-與^並聯的等效電容)與k■的諧振頻率落在噪聲頻率附近。在諧振 頻率時，振蕩迴路的阻抗理論值為零，即從幹擾源1到電路板之間具有一個通過第一地2b 的低阻抗通路。而由於Rw與RpaM的存在，使得從幹擾源1通過第二地3a到電路板是一個 高阻抗通路。從而大部分噪聲電流從第一地2b上通過，而第二地3a上的噪聲被大大削弱。 以下，稱第一地2b為「髒的地」，第二地3a為「乾淨地」。參見圖4，濾波電路3還有另外一個功能通過調節電容C2的大小，使C2與的 諧振頻率在噪聲頻率附近，那麼濾波電路3變成一個在噪聲頻率處的理想的陷波電路，可 以極大抑制在點3b處的噪聲。所以，在圖4中，不論是在內部的第二地3a，還是在幹擾源1到內部電路5的接入 點3b，特定頻率的高頻噪聲都被大大抑制了。參見圖4，對於無幹擾源的焊盤7，其防靜電保護電路6連接到「乾淨地」 3a上。類似地，可以設置多個本結構，以分別抑制來自不同焊盤的高頻噪聲。可以有兩種 情況1.多個有幹擾源的焊盤通過防靜電保護電路連接到一個「髒的地」，內部電路連接到 一個「乾淨地」。2.如果有一些有噪聲的輸出焊盤，為了避免其它焊盤上的噪聲注入輸出焊 盤，需要設置連接有噪聲的輸出焊盤的另一個「髒的地」。這兩種情況同樣是本發明的應用 實例。圖5為本發明實施例的布局及引線結構示意圖。其中隔離電阻是通過在「髒的地」 與「乾淨地」之間留一段空白區實現的，在該空白區不設置任何接觸孔，只是通過襯底將「髒 的地」與「乾淨地」連接起來，以形成寄生電阻，其阻值大小可以通過空白區的寬度來調節。比如對於通常的電路及引線結構引線線徑25um，引線長約1. 5mm,防靜電保護 電路的寄生電容大約是2. 5pF，放置不同大小的濾波電容，對1GHz的噪聲，從幹擾源到地只 有-3dB到-6dB的衰減。而在本發明的晶片中，取&為100ohm，Rp■為100ohm，C2* 10pF， 在「乾淨地」的衰減大約是_21dB到_24dB，而在點3b更可以達到_40dB以上的衰減。可 見，本發明能有效抑制高頻噪聲。
權利要求
一種可抑制外界高頻噪聲的晶片結構，其特徵在於設有至少2個地焊盤，其中一個地焊盤與晶片的內部電路相連接，稱為「乾淨地」，其它的地焊盤與有高頻幹擾源的焊盤的防靜電保護電路相連接，稱為「髒的地」；所述「乾淨地」和「髒的地」之間設有隔離電阻；在所述有高頻幹擾源的焊盤與內部電路之間設有濾波電路。
2.根據權利要求1所述的可抑制外界高頻噪聲的晶片結構，其特徵在於所述隔離電 阻由所述「乾淨地」和「髒的地」之間的空白區構成。
3.根據權利要求1所述的可抑制外界高頻噪聲的晶片結構，其特徵在於所述防靜電 保護電路的寄生電容(CESD)與「髒的地」引線上的寄生電感(1^ )的諧振頻率落在噪聲頻 率附近。
4.根據權利要求1所述的可抑制外界高頻噪聲的晶片結構，其特徵在於所述防靜電 保護電路上並聯有電容(q)，防靜電保護電路的寄生電容(CESD)和並聯的電容(Q)的等效 電容與「髒的地」引線上的寄生電感(。■)的諧振頻率落在噪聲頻率附近。
5.根據權利要求1所述的可抑制外界高頻噪聲的晶片結構，其特徵在於所述濾波電 路由串接在有高頻幹擾源的焊盤與內部電路之間的電阻(Rj、跨接在電阻(『)和「乾淨 地」之間的電容(C2)、「乾淨地」引線上的寄生電感(L^J構成。
6.根據權利要求5所述的可抑制外界高頻噪聲的晶片結構，其特徵在於所述濾波電 路的諧振頻率落在噪聲頻率附近，構成對高頻噪聲的陷波電路。
7.根據權利要求1所述的可抑制外界高頻噪聲的晶片結構，其特徵在於設有3個地 焊盤，其中第一個地焊盤與晶片的內部電路相連接，第二個地焊盤與有高頻幹擾源的輸入 焊盤的防靜電保護電路相連接，第三個地焊盤與有高頻幹擾源的輸出焊盤的防靜電保護電 路相連接。
8.—種可抑制外界高頻噪聲的晶片結構，其特徵在於設有至少2個參考電平焊盤，其中一個參考電平焊盤與晶片的內部電路相連接，稱為 「乾淨電平」，其它的參考電平焊盤與有高頻幹擾源的焊盤的防靜電保護電路相連接，稱為 「髒的電平」；所述「乾淨電平」和「髒的電平」之間設有隔離電阻；在所述有高頻幹擾源的焊盤與內部電路之間設有濾波電路。
全文摘要
本發明公開了一種可抑制外界高頻噪聲的晶片結構，其特徵在於設有至少2個地焊盤，其中一個地焊盤與晶片的內部電路相連接，稱為「乾淨地」，其它的地焊盤與有高頻幹擾源的焊盤的防靜電保護電路相連接，稱為「髒的地」；所述「乾淨地」和「髒的地」之間設有隔離電阻；在所述有高頻幹擾源的焊盤與內部電路之間設有濾波電路。本發明通過額外增加一個「乾淨的」地焊盤，以及電阻、電容、邦定線上的寄生電感組成的濾波結構，達到在某一頻率上有較好的濾波效果，有效抑制了高頻噪聲。
文檔編號H01L23/60GK101834170SQ201010146898
公開日2010年9月15日 申請日期2010年4月15日 優先權日2010年4月15日
發明者李秉緯 申請人:蘇州擴達微電子有限公司