一種用於伺服電機位置控制的系統方法
2023-05-12 07:07:36
一種用於伺服電機位置控制的系統方法
【專利摘要】本發明公開了一種用於伺服電機位置控制的系統方法，包括如下步驟：首先利用正交編碼器跟隨伺服電機的轉子同軸轉動，產生A、B兩相頻率相同、相位相差90度正交脈衝，接著通過應用FPGA晶片使用硬體描述語言實時採集這兩路脈衝，根據A、B兩相脈衝在一個周期內的四種變化狀態對其進行鑑相和加減計數，通過計數值運算出轉速值，然後FPGA晶片把計算得到的計數值和轉速值通過三總線傳回DSP晶片中，DSP晶片根據先前發送給伺服電機轉動脈衝數與三總線傳回的伺服電機實際計數值進行比對計算，補償伺服電機的轉動實際誤差，實現對伺服電機的閉環控制，從而控制伺服電機的正傳或反轉位置。本發明提高了伺服電機的位置控制精度。
【專利說明】-種用於伺服電機位置控制的系統方法
【技術領域】
[0001] 本發明涉及一種用於伺服電機位置控制的系統方法，屬於高精度伺服電機位置控 制領域。
【背景技術】
[0002] 現代高精度數控工具機對伺服系統的要求越來越高。高性能伺服電動機、伺服驅動 器、控制器，及高性能位置和速度傳感器等都是伺服系統不可缺少的組成部分。高響應能 力、高精度的傳感器是伺服系統的關鍵技術。伺服系統的性能優劣主要取決於傳感器的性 能。
[0003]目前大部分正交編碼脈衝的四倍頻計數和鑑相模塊採用狀態遷移來完成，即從一 種狀態轉向另一種特定狀態後實現四倍頻然後計數，但是這四種狀態的變化可能會隨機跳 變，容易產生誤計數和漏計數，特別是在換向十分頻繁的場合，因此它的計數值無法達到穩 定的狀態。
【發明內容】
[0004] 本發明的目的在於提供了一種用於伺服電機位置控制的系統方法，本發明的鑑相 和計數模塊採用了比以往更加精確的方法，解決了現有技術的換向丟失脈衝計數的難題， 有效的提1? 了系統的穩定性，提1? 了伺服電機的位置控制精度。
[0005] 為達到上述目的，本發明的技術方案是： 一種用於伺服電機位置控制的系統方法，包括如下步驟：首先利用正交編碼器跟隨伺 服電機的轉子同軸轉動，其中所述伺服電機的轉子轉動的位置和速度由DSP晶片發送給伺 服電機的轉動脈衝信號來提供，正交編碼器隨伺服電機同軸轉動所產生A、B兩相頻率相 同、相位相差90度正交脈衝，接著通過應用FPGA晶片使用硬體描述語言實時採集這兩路脈 衝，根據A、B兩相脈衝在一個周期內的四種變化狀態對其進行鑑相和加減計數，然後FPGA 晶片把計算得到的計數值和轉速值通過三總線傳回DSP晶片中，DSP晶片根據先前發送給 伺服電機轉動脈衝數與三總線傳回的伺服電機實際計數值進行比對計算，補償伺服電機的 轉動實際誤差，實現對伺服電機的閉環控制，從而控制伺服電機的正傳或反轉位置；其中所 述的FPGA晶片為總體控制核心，把整個控制系統分成以下基本單元模塊：倍頻模塊、鑑相 模塊、計數模塊、測速模塊、時鐘模塊、電源模塊、下載模塊和FPGA晶片；且所述的倍頻模 塊、鑑相模塊、計數模塊、測速模塊、時鐘模塊、電源模塊、下載模塊分別與FPGA晶片相連。 其中所述的轉速值是通過檢測T時間內旋轉編碼器輸出的脈衝個數，又檢測同一時間間隔 mm, 的高頻時鐘脈衝個數M2來確定轉速《 = -^1，其中η為電機轉速r/min;F為時鐘脈衝頻 率W1為檢測時間T內正交編碼器脈衝個數;M2為計數器在T時間間隔的脈衝編碼個數；P為正交編碼器轉一圈所產生的脈衝數。
[0006] 所述的A、B兩相脈衝在一個周期內的四種變化狀態分別是A脈衝上升沿，B脈衝 上升沿，A脈衝下降沿，B脈衝下降沿。
[0007] 所述的鑑相模塊是指利用FPGA晶片內部寄存器實時捕捉A相脈衝的上升沿，然後 判斷B脈衝的狀態；當捕捉到B脈衝的邏輯狀態為0時，正交編碼器正轉，則伺服電機方向 為第一設定值，當捕捉到B脈衝的邏輯狀態為1時，正交編碼器反轉，則伺服電機方向為第 二設定值；同時產生信號給FPGA晶片，FPGA晶片接收到信號後會啟動倍頻模塊和計數模 塊；所述的倍頻模塊用於捕捉A、B兩相脈衝在一個周期內的四種變化狀態，實現四倍頻；所 述的計數模塊是指利用第一設定值、第二設定值來進行加減運算得到當前計數值，當方向 為第一設定值時，前一次計數值加1，當方向為第二設定值時，前一次計數器值減1。
[0008] 所述的第一設定值為01 ;所述的第二設定值為10 ; 所述的計數模塊是指利用第一設定值、第二設定值來進行加減運算得到當前計數值， 當是A的上升沿並且方向信號為01，則正交編碼器前一次計數值加1 ;當是A的下降沿並且 方向信號為10,則正交編碼器前一次計數值減1 ;當是B的上升沿並且方向信號為01，則正 交編碼器前一次計數值加1 ;當是B的下降沿並且方向信號為10,則正交編碼器前一次計數 值減1。初次運行時FPGA晶片上電復位，計數器清零計數初始值為0。
[0009] 本發明的有益效果是：本發明中的DSP晶片採用TI公司的TMS實現複雜算法控 制，是整個控制系統的核心。FPGA晶片型號為Altera公司的cyclon系列，FPGA作為一個 功能模塊，主要負責採集正交編碼器脈衝信號，得到計數值，在通過總線把得到的計數值送 到DSP晶片中，因為DSP晶片只有兩路QEP模塊，所以只能採集到兩路信號，也就是只能控 制兩路電機，現在很多行業中應用到的電機少則八九路，多則十六路，所以單個DSP晶片的 QEP模塊根本滿足不了目前應用需求，特別是在紡織行業中和機器手臂這些應用場合，所以 應用FPGA晶片把QEP模塊的功能實現是非常有必要的，而且FPGA晶片管腳多，配置方便， 所以特別適合做這項功能。本發明的鑑相和計數模塊採用了比以往更加精確的方法，克服 了計數不穩定變向時出現漏計數的問題，解決了現有技術的換向丟失脈衝計數的難題，有 效的提高了系統的穩定性和抗幹擾性，提高了伺服電機的位置控制精度。
【專利附圖】
【附圖說明】
[0010] 圖1是本發明的整體結構框圖； 圖2是本發明中編碼器正轉時相應的A、B兩相脈衝狀態示意圖； 圖3是本發明中編碼器反轉時相應的A、B兩相脈衝狀態示意圖； 圖4是本發明中鑑相、倍頻、計數仿真後的波形圖。
【具體實施方式】
[0011] 實施例1 本實施例的一種用於伺服電機位置控制的系統方法，首先利用正交編碼器跟隨伺服電 機的轉子同軸轉動，其中所述伺服電機的轉子轉動的位置和速度由DSP晶片發送給伺服電 機的轉動脈衝信號來提供，正交編碼器跟隨伺服電機同軸轉動產生A、B兩相頻率相同、相 位相差90度正交脈衝，接著通過應用FPGA晶片使用硬體描述語言實時採集這兩路脈衝，根 據A、B兩相脈衝在一個周期內的四種變化狀態對其進行鑑相和加減計數，然後FPGA晶片 把計算得到的計數值和轉速值通過三總線傳回DSP晶片中，DSP晶片根據先前發送給伺服 電機轉動脈衝數與三總線傳回的伺服電機實際計數值進行比對計算，補償伺服電機的轉動 實際誤差，實現對伺服電機的閉環控制，從而控制伺服電機的正傳或反轉位置；其中所述的 轉速值是通過檢測T時間內旋轉編碼器輸出的脈衝個數，又檢測同一時間間隔的高頻時鐘 脈衝個數M2來確定轉速η= 其中η為電機轉速r/min;F為時鐘脈衝頻率;Mi為檢測 時間T內正交編碼器脈衝個數;M2為計數器在T時間間隔的脈衝編碼個數；P為正交編碼 器轉一圈所產生的脈衝數。
[0012] 所述的A、B兩相脈衝在一個周期內的四種變化狀態分別是A脈衝上升沿，B脈衝 上升沿，A脈衝下降沿，B脈衝下降沿。其中所述的FPGA晶片為總體控制核心，如圖1所示， 把整個控制系統分成以下基本單元模塊：倍頻模塊、鑑相模塊、計數模塊、測速模塊、時鐘模 塊、電源模塊、下載模塊和FPGA晶片；且所述的倍頻模塊、鑑相模塊、計數模塊、測速模塊、 時鐘模塊、電源模塊、下載模塊分別與FPGA晶片相連。所述的鑑相模塊是指利用FPGA晶片 內部寄存器實時捕捉A相脈衝的上升沿，然後判斷B脈衝的狀態；當捕捉到B脈衝的邏輯狀 態為0時，正交編碼器正轉，則伺服電機方向為第一設定值，當捕捉到B脈衝的邏輯狀態為 1時，正交編碼器反轉，則伺服電機方向為第二設定值；如圖2、3所示，其中橫坐標是時間， 縱坐標是是各個脈衝的邏輯狀態值；同時產生信號給FPGA晶片，FPGA晶片接收到信號後會 啟動倍頻模塊和計數模塊；其中所述的第一設定值為01 ;所述的第二設定值為10 ;所述的 倍頻模塊用於捕捉A、B兩相脈衝在一個周期內的四種變化狀態，實現四倍頻；所述的計數 模塊是指利用第一設定值、第二設定值來進行加減運算得到當前計數值，當是A的上升沿 並且方向信號為01，則正交編碼器前一次計數值加1 ;當是A的下降沿並且方向信號為10， 則正交編碼器前一次計數值減1 ;當是B的上升沿並且方向信號為01，則正交編碼器前一次 計數值加1 ;當是B的下降沿並且方向信號為10,則正交編碼器前一次計數值減1。初次運 行時FPGA晶片上電復位，計數器清零計數初始值為0。
[0013] 如圖3所示為鑑相、倍頻、計數仿真後的波形圖，A、B即為正交編碼器所產生的脈 衝信號，elk為系統的基礎時鐘，bp為把A、B脈衝信號倍頻後的結果，dir為根據A、B脈衝 狀態所判斷出的方向信號，ct為根據方向信號所計算的計數結果。根據伺服電機最大速度， 可以大致計算出最合適的系統時鐘。
[0014]本實施例中的電源模塊提供FPGA晶片所需電壓，實現對輸入+5V到輸出+3V和 +1. 2V電壓的轉換，濾波電路採用電容並聯對變壓之後的+3V和I. 2V電源進行濾波，使它對 高頻和低頻幹擾都有一定的抑制作用。時鐘模塊提供系統所需時鐘，為代碼的運行提供基 礎時鐘節拍。下載模塊提供下載埠把寫好的代碼燒寫到FPGA晶片中。通訊模塊把FPGA 晶片中計算得到的計數值和轉速值，通過總線傳送到DSP晶片中，提供給伺服電機位置的 補償，實現閉環控制電機位置的作用。FPGA(Field-ProgrammableGateArray),即現場 可編程門陣列，它的得天獨厚的實時處理能力和靈活的硬體配置能力特別適用於高速電機 實時信號的採集與計算。DSP晶片，也稱數位訊號處理器，是一種特別適合於進行數位訊號 處理運算的微處理器，其主要應用是實時快速地實現各種數位訊號處理算法，它的運算速 度快、處理數據能力強因此是運動控制領域中普遍應用的晶片。
[0015] 本實施例的鑑相和計數模塊採用了比以往更加精確的方法，克服了計數不穩定變 向時出現漏計數的問題，解決了現有技術的換向丟失脈衝計數的難題，有效的提高了系統 的穩定性和抗幹擾性，提高了伺服電機的位置控制精度。
【權利要求】
1. 一種用於伺服電機位置控制的系統方法，其特徵在於，包括如下步驟：首先利用正 交編碼器跟隨伺服電機的轉子同軸轉動，其中所述伺服電機的轉子轉動的位置和速度由 DSP晶片發送給伺服電機的轉動脈衝信號來提供，正交編碼器跟隨伺服電機同軸轉動產生 A、B兩相頻率相同、相位相差90度正交脈衝，接著通過應用FPGA晶片使用硬體描述語言實 時採集這兩路脈衝，根據A、B兩相脈衝在一個周期內的四種變化狀態對其進行鑑相和加 減計數，通過計數值運算出轉速值，然後FPGA晶片把計算得到的計數值和轉速值通過三總 線傳回DSP晶片中，DSP晶片根據先前發送給伺服電機轉動脈衝數與三總線傳回的伺服電 機實際計數值進行比對計算，補償伺服電機的轉動實際誤差，實現對伺服電機的閉環控制， 從而控制伺服電機的正傳或反轉位置；其中所述的FPGA晶片為總體控制核心，把整個控制 系統分成以下基本單元模塊：倍頻模塊、鑑相模塊、計數模塊、測速模塊、時鐘模塊、電源模 塊、下載模塊和FPGA晶片；且所述的倍頻模塊、鑑相模塊、計數模塊、測速模塊、時鐘模塊、 電源模塊、下載模塊分別與FPGA晶片相連。
2. 根據權利要求1所述的一種用於伺服電機位置控制的系統方法，其特徵在於：所述 的A、B兩相脈衝在一個周期內的四種變化狀態分別是A脈衝上升沿，B脈衝上升沿，A脈衝 下降沿，B脈衝下降沿。
3. 根據權利要求1所述的一種用於伺服電機位置控制的系統方法，其特徵在於：所述 的鑑相模塊是指利用FPGA晶片內部寄存器實時捕捉A相脈衝的上升沿，然後判斷B脈衝的 狀態；當捕捉到B脈衝的邏輯狀態為0時，正交編碼器正轉，則伺服電機方向為第一設定值， 當捕捉到B脈衝的邏輯狀態為1時，正交編碼器反轉，則伺服電機方向為第二設定值；同時 產生信號給FPGA晶片，FPGA晶片接收到信號後會啟動倍頻模塊和計數模塊；所述的倍頻模 塊用於捕捉A、B兩相脈衝在一個周期內的四種變化狀態，實現四倍頻；所述的計數模塊是 指利用第一設定值、第二設定值來進行加減運算得到當前計數值，當方向為第一設定值時， 前一次計數值加1，當方向為第二設定值時，前一次計數器值減1。
4. 根據權利要求3所述的一種用於伺服電機位置控制的系統方法，其特徵在於：所述 的第一設定值為01 ;所述的第二設定值為10 ;初次運行時FPGA晶片上電復位，計數器清零 計數初始值為0。
5. 根據權利要求3所述的一種用於伺服電機位置控制的系統方法，其特徵在於：所述 的計數模塊是指利用第一設定值、第二設定值來進行加減運算得到當前計數值，當是A的 上升沿並且方向信號為01，則正交編碼器前一次計數值加1 ;當是A的下降沿並且方向信號 為10,則正交編碼器前一次計數值減1 ;當是B的上升沿並且方向信號為01，則正交編碼器 前一次計數值加1 ;當是B的下降沿並且方向信號為10,則正交編碼器前一次計數值減1。
【文檔編號】G05B19/414GK104317253SQ201410581418
【公開日】2015年1月28日 申請日期:2014年10月27日 優先權日:2014年10月27日
【發明者】張華 , 朱遠建 申請人:浙江理工大學