一種新型的8位risc微控制器構架的製作方法

2023-05-11 16:31:31

專利名稱：一種新型的8位risc微控制器構架的製作方法
技術領域：
本發明屬於半導體集成電路設計領域，尤其涉及一種微控制器(MCU ) 系統構架。
技術背景近年來，微控制器的精簡指令集(RISC)結構獲得了廣泛的普及。 雖然RISC處理器應該具有什麼特徵還有不同的看法，但是各種RISC結 構都有以下這些特徵(1)多數指令是單周期指令，以便於實現結構流 水線化；(2)獨立而且筒單的加載和存儲指令都是雙周期指令；(3) 指令解碼通常都是硬連線實現而不是微解碼，以便加快執行速度；(4)多數指令具有固定格式，以簡化指令編碼和解碼；(5)較小的指令集和 少數幾種尋址模式；(6)數據通道流水線化，使處理過程高度並行；(7) 採用大容量高速寄存器堆(或稱為寄存器文件)，儘量避免與速度較低 的系統RAM交換數據。RISC微控制器的這些特徵也帶來了一些本質的缺陷和不足(1)指 令集不可擴展；(2)流水線段及級數較多，帶來了流水線段數據相關性 判據的複雜性，有時甚至影響到流水線數據吞吐率；(3)數據存儲器與 程序存儲器復用，沒有專門的寄存器堆，或者是特殊寄存器堆與通用寄 存器堆沒有分開，影響了對這些寄存器的訪問速度，限制了運行速度的 提高；(4)沒有採用可測性設計(DFT),在應用中無法保證產品的製造 生產質量；(5)而目前尚未解決的最大問題在於對於兩級四段流水線結構，各才莫塊間無法相互備份、相互依靠，更不能對數據進行預處理和處 理，嚴重影響了該結構的抗千擾能力。發明內容本發明需要解決的技術問題在於提供一種新型的8位RISC微控 制器構架，以使得指令不僅完備，而且能夠相互備份，相互依靠，對 數據進行預處理，從而提高整個結構的抗千擾能力。本發明的技術方案為包括程序總線、數據總線、程序存儲器、 通過程序總線連接到程序存儲器的指令解碼器、數據隨機存儲器 (RAM)、寄存器堆、通用算術邏輯單元(ALU)和地址總線，上述部 件通過微碼操作控制結構實現；還包括一個二級四段流水線結構，由 四相時鐘驅動工作，每一段流水線在對應時鐘相內完成功能，其特徵 在於，所述二級四段流氷線結構包括指令處理裝置，用於完成指令解碼、PC備份、雙周期指令預處理、 中斷向量處理、埠變化中斷預處理操作；數據讀取裝置，接收指令讀取裝置輸出的尋址操作數和數據內 容，並完成多個功能寄存器或數據寄存器讀取，同時完成中斷請求標誌 預處理操作；數據運算裝置，接收指令處理裝置輸出的運算類型操作碼、接收 數據讀取裝置輸出的數據內容，並完成算術邏輯運算裝置(AUJ)數據運算、埠變化終端處理、空閒模式激活預處理搡作，同時讀取下一條指數據寫回裝置，將^L據運算裝置的運算結果按照指令處理裝置的操作數尋址部分做寫回操作，包括完成ALU數據寫回、內部中斷和堆棧處理，同時完成PC處理，PC處理包括PC加1、 PC出棧、PC跳轉；時鐘發生器，用於為上述四個裝置提供四相時鐘信號，同時產生所述二級四,殳流水線結構所需的同步時鐘信號。上述數據寫回裝置中所述的中斷處理和內部堆棧處理裝置可以自動進4亍PC壓棧和出棧處理。上述指令處理裝置包括寄存器、指令解碼器、埠預處理器、中斷處理器、多路器、立即數處理器。上述數據讀取裝置包括數據寄存器、兩個功能寄存器，多路器。 上述數據運算裝置包括算術邏輯運算單元、多路器、指令讀取器、埠終處理器。上述數據寫回裝置包括數據寄存器、兩個功能寄存器，中斷處理器、 堆棧處理器、PC處理器。本發明的微控制器構架還包括一套指令集，該指令集屬於精簡指令 集，包含48條指令；所述指令處理裝置的輸出指令碼分成3類字節 操作類、位操作類和立即數與控制類操作類。根據本發明的微控制器構架，其ALU完成所有指令都只需要一個時 鍾周期，在指令周期的第三時鐘周期內完成。根據本發明的微控制器構架，其數據寄存器包括特殊寄存器和通用 寄存器，利用地址映射電路把分布在不同的區和數據空間的特殊寄存器 和通用寄存器的物理地址映射到連續的物理地址上。衝艮椐本發明的孩t控制器構架，所述中斷處理和內部堆棧處理方式在調用子程序或中斷處理時自動進行PC壓棧和出棧搡作，實現中斷的高效處理。本發明的樣t控制器構架還包括一套指令集，屬於精簡指令集，包含48條指令，所述指令處理裝置的輸出指令碼分為3類，即字節操作類、 位操作類和立即數操作與控制類。其中字節操作類指令有28條，分別是對功能寄存器或者寄存器R的 算術邏輯運算操作以及空操作；算術邏輯運算的結果按照標誌位F寫入目 標寄存器，F如果為0,目標寄存器為數據寫回裝置內的功能寄存器A1(本 文中的AO、 Al、 B0、 Bl只是功能寄存器的代號，可以替換；因為對於功 能寄存器A0/A1在物理上的尋址為同一類功能寄存器A，在不同的裝置內 分別定義為A0/A1,即將功能寄存器A內容讀至數據總線記為AO,從總線 上將數據寫入功能寄存器A記為Al;對於功能寄存器B0/B1在物理上的 尋址為同一類功能寄存器B，在不同的裝置中分別定義為B0/B1，即將功 能寄存器B內容讀至數據總線記為BO，從總線上將數據寫入功能寄存器B 記為B1。 )； F如果為l，目標寄存器為R或數據寫回裝置內的功能寄存 器Bl。其中位搡作類指令有4條，是對寄存器R某位進行清0或者置1的 操作以及對位是否為0或者1進行判斷操作；清0和置1的結果按照F 做寫回操作，如果是判斷操作，將不進行寫回操作。其中立即數與控制類操作指令有18條，是對立即數操作和對微控 制器控制的指令。作為對本發明的改進,所述微控制器構架的中斷包括硬體中斷和軟 件中斷，可以選擇l個或多個中斷入口地址，更加容易的判別不同的中 斷類型，4吏用多個中斷入口地址模式，軟中斷優先級最高。作為對本發明的改進,所述微控制器構架的內部堆棧處理，採用獨熱碼(0ne-Hot)狀態機，使得PC壓棧和出棧的操作更加穩定可靠.作為對本發明的改進，其字節操作類指令集中可包含8條程序執行 不帶進/借位的算術邏輯運算指令，這些指令將寄存器R和數據讀取裝 置內的功能寄存器AO內容輸入到算術運算單元ALU進行運算,將運算 的結果按照標誌位F做寫回操作;這些寄存器運算指令包括加法、減法、 加1、減1、邏輯與、邏輯同或、邏輯異或、邏輯求補碼，其操作碼分 別對應的指令符號為ADD、 SUB、 INC、 DEC、 AND、 IOR、 X0R、 C0MP。作為對本發明的改進,其字節操作類指令集中可包含2條程序執行 寄存器清0指令，這些指令包括對R清零CLR R和對數據讀取裝置內的 功能寄存器AO清零並將結果寫回Al的指令CLRA。作為對本發明的改進，其字節操作類指令集中可包含2條程序執行 加/減1並判斷指令,這些指令將R內容輸入到ALU進行運算，將進行 加/減l操作，判斷結果是否為0來決定是否執行下一條指令，並將結 果按照F做寫回操作;這些指令包括加1判斷、減1判斷，其操作碼分 別對應的指令符號為進、魔.作為對本發明的改進,其字節操作類指令集中可包含2條程序執行 帶進/借位C的循環移位操作指令，這些指令將R內容以及C輸入到ALU 進行移位操作,並將結果按照F做寫回操作;這些指令包括左移、右移指令，其操作碼分別對應的指令符號為RL、 RR 作為只中本發明的改進，其字節操作類指令集中可包含3條程序執行 空操作指令，執行這些指令不作任何操作，這些指令操作碼分別對應的 指令符號為N0P、 N0P2、 N0P3。作為對本發明的改進，其字節操作類指令集中可包含2條程序執行 帶進位的十進位BCD碼加法調整指令，這些指令將加法之後的R或者A 的內容以及C和DC輸入到ALU進行BCD碼運算，並將結果寫回數據寫 回裝置內的功能寄存器Al或R操作；這些指令包括對寄存器R和對功 能寄存器AO進行BCD碼(二進位碼十進位)調整，這些指令操作碼分 別對應的指令符號為DAW、 MR。作為對本發明的改進，其字節操作類指令集中可包含2條程序執行 帶進/借位的算術邏輯運算指令，這些指令將R和數據讀取裝置內的功 能寄存器AO內容以及C輸入到ALU進行運算，將運算的結果按照F做 寫回操作；這些指令包括帶進位加法、帶借位減法，這些指令操作碼分 別對應的指令符號為ADDC、 SUBC。作為對本發明的改進，其字節操作類指令集中可包含l條程序執行 乘法運算指令，這條指令將R和功能寄存器AO內容輸入到ALU進行運 算，將運算的結果低8位按照F做寫回操作，高8位寫入數據寫回裝置 內功能寄存器Bl,寄存器乘法指令為單周期指令，這條指令操作碼符號 為MUL。作為對本發明的改進，其字節操作類指令集中可包含2條程序數據 傳送運算指令，這些指令將R或數據讀取裝置內的功能寄存器AO內容存入到另一個寄存器，然後通過ALU,將數據」fe照F啦文寫回才喿作；這些 指令操作碼分別對應的指令符號為MOV、 MOVA.作為對本發明的改進，其字節操作類指令集中可包含1條程序執行 功能寄存器數據傳送指令，這條指令將功能寄存器AO的內容存入功能 寄存器Bl或將功能寄存器B0的內容存入功能寄存器Al，並按照F做寫 回操作；F為O，將功能寄存器BO的內容寫入功能寄存器Al, F為l, 將功能寄存器AG的內容寫入功能寄存器Bl,這條指令操作碼符號為 MOVAB。作為對本發明的改進，其字節操作類指令集中可包含1條程序字節 內數據傳送指令，這條指令將R內容輸入ALU進行高4位和低4位交換， 將數據按照F做寫回操作，這條指令操作碼符號SWAP。作為對本發明的改進，其位操作類指令集中可包含2條程序執行位 清0或置1指令，這些指令將R內容輸入到ALU,根據指定的位進行清 0或置1運算，將運算的結杲按照F做寫回操作；這些指令包括位清0、 置l，其操作碼分別對應的指令符號為BC、 BS。作為對本發明的改進，其位操作類指令集中可包含2條程序執行位 判斷決定才丸行指令，這些指令將R內容輸入到ALU，根據指定的位進行 是0或1的判斷，決定是否執行下一條指令；這些指令包括判斷位為0、 判斷位為l,其操作碼分別對應的指令符號為JBC、 JBS。作為對本發明的改進，其立即數與控制類指令集中可包含5條程序執行不帶進/借位的立即數I和數據讀取裝置內的功能寄存器AO算術 邏輯運算指令，這些指令將I和AO內^^T入到ALU進行運算，將運算的結果寫入數據寫回裝置內功能寄存器Al操作；這些立即數運算指令 包4舌加法、減法、邏輯與、邏輯同或、邏輯異或，其才喿作碼分別對應的 指令符號為ADDI、 SUBI、 A斷、IORI、 X0RI。作為對本發明的改進，其立即數與控制類指令集中包含2條程序執 行帶進/借位的I和功能寄存器AO算術邏輯運算指令，這些指令將I和 AO內容輸入到ALU進行運算，將運算的結杲寫入功能寄存器Al操作； 這些指令包括帶進位加法、帶借位減法，其操作碼分別對應的指令符號 為ADDCI、 SUBCI。作為對本發明的改進，其立即數與控制類指令集中包含1條程序對數據讀取裝置內的功能寄存器AO賦值指令，將立即數賦值給功能寄存 器Al的指令，這條指令操作碼對應指令符號MOVI。作為對本發明的改進，其立即數與控制類指令集中包含l條程序執 行立即數乘法運算指令，這條指令將立即數和功能寄存器AO內容輸入 到ALU進4亍運算，將運算的結果低8位寫入功能寄存器Al，高8位寫入 功能寄存器B1，立即數乘法指令為單周期指令，這條指令操作碼對應指 令符號MULI。作為對本發明的改進，其立即數與控制類指令集中包含2條程序執 行調用子程序指令，這些指令將立即數賦值程序計數器PC,然後將PC 值壓入堆棧；這些指令包括調用子程序、長地址調用子程序，其操作碼 分別對應的指令符號為CALL、 LCALL。作為對本發明的改進，其立即數與控制類指令集中包含2條程序執 行跳轉指令，這些指令將立即數賦值給PC;這些指令包括跳轉、短地址跳轉，其搡作碼分別對應的指令符號為G0T0、 JUMP。作為對本發明的改進，其立即數與控制類指令集中包含1條程序執 行子程序返回指令，這條指令將跳出子程序，其操作碼對應的指令符號 為RET。作為對本發明的改進，其立即數與控制類指令集中包含l條程序執 行帶立即數子程序返回指令，這條指令將跳出子程序，同時將立即數賦 值給功能寄存器Al,其操作碼對應的指令符號為RETI。作為對本發明的改進，其立即數與控制類指令集中包含1條程序執 行中斷程序返回指令，這條指令將跳出中斷子程序，其操作碼對應的指 令符號為RETINT。作為對本發明的改進，其立即數與控制類指令集中包含1條程序對 看門狗WDT清0指令，這條指令將WDT清Q,其操作碼分別對應的指令 符號為CWDT。作為對本發明的改進，其立即數與控制類指令集中包含1條程序進 入空閒模式指令，其操作碼分別對應的指令符號為IDLE。作為對本發明的改進，其立即數與控制類指令集中包含1條程序執 行長調用子程序指令LCALL,這條指令無需通過設置跨頁操作，直接實 現程序存儲器8k範圍內的子程序調用。作為對本發明的改進，其立即數與控制類指令集中包含1條程序執 行短地址跳轉指令JUMP，這條指令將實現程序存儲器-255 ~+255範圍內的跳轉。本發明是一種新型RISC流水線微控制器構架及實現，該微控制器構架的指令集為精簡指令集(RISC),數據總線寬度為8位，採用兩級 流水線並4亍處理和執行指令，數據存儲採用單端異步RAM方式實現，作 為通用寄存器堆，內部還有D觸發器組成的寄存器堆，共同組成了數據 寄存器，其物理地址通過一個映射表映射到邏輯地址上。本發明的"^支術效果是在流水線工作時，時鐘發生器把外部時鐘，分 成四相時鐘Q1/Q2/Q3/Q4，即控制4個流水線段的時鐘。而四相時鐘是通 過兩級觸發器的狀態機來控制實現的，可使其各項時鐘不會交叉耦合，並 且具備很強的抗幹擾性，保證能夠產生穩定的時鐘，因此各裝置間相互依 靠、相互備份，而對數據的預處理和處理，又可使得該結構對於抗幹擾能 力有4艮大的提高；除此之外，由於採用合理的流水時鐘和構架設置，適合 採用Top-Down的全同步設計，從而縮短設計、驗證周期，同時具備可測 性:沒計DFT和可製造性設計DFM，實現較高的晶片生產良率。


圖l是二級四段流水線結構的機構框圖； 圖2是本發明微控制器構架的系統框圖； 圖3是流水線基本電路；圖4是本發明微控制器構架的應用環境及外圍模塊資源配置圖； 圖5是本發明微控制器構架內核；具體實施方式
下面詳細描述與微控制器構架功能特徵相關的硬體細節。如圖1是一個二級四段流水線結構，由四相時鐘Q1/Q2/Q2/Q3驅動工作，每一^殳流水線在對應時鐘相內完成功能，它包括指令處理裝置，程序指針指向程序存儲器，選取程序的內容，使其進入指令寄存器，指令寄 存器的值經過解碼器進行解碼操作，該裝置還包括對埠的變化進行採樣的埠預處理器和對立即數操作的立即數處理器，此類功能在Ql相時鐘 完成；數據讀取裝置，由指令處理裝置輸出的解碼信號，進入讀數據尋址 處理單元對數據寄存器進行尋址並且從被尋址到的數據寄存器讀取數據， 該裝置還包含對中斷請求標誌位進行處理的中斷標誌位處理器和位操作 處理器，此類功能在Q2相時鐘完成；數據運算裝置，包括進行數據運算 的算術邏輯運算單元ALU,確定埠變化的埠終處理單元，檢測微控制 器是否處於空閒模式的空閒模式處理器，讀取下一條指令的取指令處理 器，此類功能在Q3相時鐘完成；數據寫回裝置，包括對數據寄存器進行 尋址的寫數據尋址處理器，並將數據運算裝置的結果寫回被寫數據尋址的 數據寄存器或功能寄存器，同時還包括堆棧處理器、中斷處理器和PC處 理器(含PC加1、 PC出棧、PC跳轉)，以備下一級流水線4吏用，此類功 能在Q4相時鐘完成；時鐘發生器，由獨熱碼(One-Hot )狀態機產生的四 相時鐘信號分別輸出至各個其他裝置，同時產生所述二級四段流水線結構所需的同步時鐘信號。參考圖2，這是本發明微控制器構架的系統結構。首先，時鐘發生器 為各個裝置提供時鐘，16位程序指針指向程序存儲器並取出指令，需要 把指令送到指令寄存器中存儲起來，然後進行相應的解碼。解碼器控制整 個微控制器工作狀態，解碼器的輸出的微碼將指令分為三大類字節操作 類指令，位操作指令，立即數操作和控制操作類指令。如果是控制操作類 指令，通過多路器的選擇，將選##碼器輸出的程序指針。和算術邏輯運算相關的指令，將解碼輸出指向ALU，決定ALU的運算類型(包括算術運 算和邏輯運算)，具體操作參考核心構架的實現(圖5)。中斷處理器是處 理中斷的核心部件，當發生中斷時，通過多路器將選擇中斷向量作為程序 指針，同時PC處理器將當前PC輸入堆棧處理器做壓棧處理；當發生中斷 返回時，堆棧處理器做出棧處理，將棧中的數據輸出至PC處理器，而PC 處理器將通過多路器將出棧的數據作為程序指針。PC處理器除了上述功 能以外，還包括微控制器正常工作的PC加l操作，執行跳轉指令時，譯 碼器將跳轉地址賦值給PC做跳轉操作，以及為抗幹擾而設計的PC備份操 作，每次PC的變化都將上一次PC值做備份，以備PC受幹擾時可以做一 些補^t操作。所以解碼時輸出也會分成三大類，參考圖5。解碼器輸出對 於寄存器的操作就是讀寫操作，首先，讀寄存器需要解碼器輸出讀尋址信 號，指定某個特定的悽t據寄存器以及相應的讀信號；其次，當ALU運算完 畢，寫寄存器需要解碼器輸出寫尋址信號，指定某個特定的數據寄存器以 及相應的寫信號，如果指定的寄存器為功能寄存器，那麼直接寫回功能寄 存器。完成一個指令周期後，多路器將選取下一個臨時程序指針輸入到程 序指針，取出下一條指令，如此不斷循環，形成流水線作業。本發明中指 令集的大部分為單周期指令，執行的效率較高，更加容易的實現流水線操 作。由於晶片工作才莫式和埠處理是本發明的較為突出的特點，所以微控 制器在流水操作中實時的檢測微控制器是否需要進入低功耗的空閒模式，所以安排Q3來完成空閒模式處理；而埠預處理和埠後處理是檢測芯 片的部分埠是否有變化，通過Q1完成預處理和Q3完成終處理，以保證微控制器對外部信號的變化做出準確的判斷，避免晶片受到幹擾後，無法 正確判斷的現象發生。如圖3所示的程序流程原理圖。復位以後，PC寄存器值為OOOOH，程 序指針指向程序存儲器的0000H處。時鐘發生器開始工作，在Q1相時鐘， PC值備份到PC—TEMP寄存器；由晶片的工作模式判斷得知是否晶片是否 工作在IDLE模式，如果工作在IDLE模式，PC值同樣備份到PC—PLUS寄 存器，否則PC加1備份到PC-PLUS寄存器。而PC—PLUS和PC—TEMP值在 Q4相時鐘，通過判斷晶片工作模式，給PC寄存器賦值，如果工作在IDLE 模式，PC-TEMP寄存器賦值給PC寄存器，否則PC-PLUS寄存器值賦給PC 寄存器。執《亍調用子程序指令,在Q4相時鐘，PC—TEMP值直接壓棧到STACK 堆棧寄存器，PC寄存器的值通過指令解碼得到，實現PC跳轉；該堆棧為 多級堆棧，採用獨熱碼(One-Hot)狀態機實現堆棧狀態的轉移，使得堆棧 的壓棧出棧非常穩定；當中斷返回或者子程序中斷返回，堆棧將做出棧操 作，堆棧的棧頂值賦給PC寄存器。PC寄存器值可以直接通過指令賦值， 將功能寄存器A的值直接賦值給PC寄存器，實現PC跳轉；PC寄存器還 可以通過跳轉類指令，將立即數值賦值給PC寄存器，實現PC跳轉。可選擇的多中斷向量和中斷向量表是本發明的一個重要特徵，從圖5 發現，通過中斷向量選通，可以選擇一個中斷向量模式，即中斷向量O， 或者多個中斷向量，即中斷向量1到中斷向量N。根據實際應用，選擇一 個合適的中斷向量表，將不同的中斷進行分類，分別分配到不同的中斷向 量，即中斷向量1到中斷向量N。 一次中斷只能選擇一個中斷向量，中斷 向量通過多向量逸通信號，選擇本次中斷的中斷向量，進行中斷子程序的處理，偵::浮中斷的應用更加方〗更可靠。程序流程和程序指針相互依賴，在Q3相時鐘，比較PC—TEMP寄存器 值和程序指針是否一樣，產生PC-DIFF標誌信號，如果PC—DIFF為1表示 程序指針已經發生改變，如果PC-DIFF為0表示PC指針沒有發生變化。 當PC—DIFF為1，表示程序工作在跳轉或者中斷或者調用子程序，程序指 針通過PC指向程序存儲器，如果PC-DIFF為O,表示程序順序執行，即 PC加1的模式執行。這種方法實現的PC處理、中斷處理、堆棧處理，能夠達到性能可 靠、速度爭支快，比如在執行CALL、 RET等指令時，中斷處理器和堆棧處 理電路可以自動進行PC壓棧和出棧處理，把當前程序地址從程序計數 器取出來，壓入堆棧，或把堆棧頂部彈出，作為當前地址裝載到程序計 數器中。這種方式大大加快了中斷處理速度。如圖4所示，為本發明的算術邏輯運算單元原理圖。2選1的多路 選擇器MUX1的輸入為寄存器A0或B0和常數01H，輸出為alub。同樣， 通過另 一個多路選擇器固X3的輸入K是從指令直接解碼過來的立即數， fout表示從寄存器堆裡輸出的數據。對這些輸入的選擇需要根據當前執 行的指令來判斷，選擇所需的輸出數據。多路選擇器MUX3的輸出為 alua,它一方面輸入進算術邏輯運算部分，另一方面通過2選1多路選 擇器MUX2,輸入進算術邏輯運算部分。多路選擇器MUX2由信號alubf 來控制，信號alubf主要由清零指令產生。如果有清零信號產生，就選 通alua輸入進算術邏輯運算部分ALU。算術邏輯運算部分ALU是算術邏 輯運算單元最核心的部分，它包含有硬體加法器、硬體乘法器、硬體移位器、邏輯運算器、位操作器等，可以實現移位運算、與非、或非、異 或、非、加法、減法、乘法和比較等運算。根據opcode [3: 0]來進行選擇，3 - 8解碼器主要用來進行位操作。 通過3-8解碼器選中所需操作的位，輸入ALU的位操作器進行位的運算 和操作(包括位置1和位清0 )。另 一個信號C是進位或借位，用於進行 加法，減法，移位運算。算術邏輯運算部分輸出有三種信號即運算進 位標誌aluc，半字節進位標誌aludc，運算零標誌aluz,運算結果的數 據l;如果進行乘法運算，產生高8位的運算結杲為數據2和低8位的 運算結果為數據2。由於加法器、乘法器、移位器、邏輯運算器、位操 作器都是採用硬體實現，即採用邏輯的線與、線或等硬體電路實現，大 大節省的運算單元的晶片面積，同時也大大提高了運算速度，比如通過 硬體乘法器執行的乘法指令只需要一個指令周期就可以完成。本發明ALU完成所有的指令都只需要一個時鐘周期，即在指令周期的 Q3相時鐘完成。而運算的結杲在指令周期的Q4相時鐘寫入對應的寄存器， 數據1通過選擇器寫入功能寄存器Al或數據寄存器，選擇器通過指令的 標誌位F做選擇寫入功能寄存器Al或數據寄存器；如果執行乘法指令， 那麼乘法的高8位結果寫入功能寄存器Bl、低8位結果寫入功能寄存器 Al;如果執行運算類的指令過程中，產生的進位標誌aluc,半字節進位 標誌aludc,零標誌aluz，將寫入狀態寄存器STA，分別為STA第O位STA[O] 保存進位/借位C ， ST A第1位ST A [ 1 ]保存半字節進位DC ， ST A第2位ST A [2] 保存零標誌位Z。對於功能寄存器A0/A1在物理上的尋址為同一類功能寄 存器A,在不同的裝置分別定義為A0/A1,即將功能寄存器A內容讀至數據總線記為AO,從總線上將數據寫入功能寄存器A記為Al;對於功能寄存 器B0/B1在物理上的尋址為同一類功能寄存器B，在不同的裝置分別定義 為B0/B1,即將功能寄存器B內容讀至數據總線記為BO,從總線上將數據 寫入功能寄存器B記為Bl。圖5是本發明微控制器構架的應用環境及資源配置圖。 異步靜態數據存儲器是寄存器堆的一部分，用作通用數據寄存器，與 特殊寄存器堆分離，特珠寄存器用D型邊沿觸發器實現。異步靜態數據存 儲器與SRAM接口電路3—起組成了通用數據寄存器電路，在實現時異步 靜態數據存儲器l是用標準RAM COMPILER生成的。程序存儲器通過配置 接口，採用異步方式與CPU核進行數據交換。從圖5中可以看到，本發明 的程序總線和數據總線分開，屬於哈佛型結構，數據傳輸速率比共享總線 增力口 1倍。時鐘發生器電路為本發明晶片提供所有的時鐘信號，包括四相時鐘 Ql/Q2/Q3/Q4等，四相時鐘連接到各個功能模塊，為各個模塊工作的提供 時鐘。復位電路為本發明的其它部分提供所有必要的復位信號，如上電復 位電路，啟動延時定時器，WDT復位信號，外部復位信號等。本發明的其他外圍模塊包括通信接口，外圍定時器，捕捉/比較/脈寬 調製等。通信接口主要是串行通信接口，包括HSSP高速同步串行接口和 HASRT高速同步異步發送接收通信接口。外圍定時器包括T1定時器，T2 定時器。捕捉/比較/脈寬調製主要包括CCPl第一路捕捉/比較/脈寬調製， CCP2第二路捕捉/比較/脈寬調製。這些外圍電路使得微控制器的控制能 力大大增強，實現了基本的通信接口功能，強大的定時功能，對外部信號處理能力的等等。本發明微控制器構架支持常見微控制器的典型程序指令，包括算術 和邏輯指令、分支指令、數椐傳輸指令和位測試及位設置指令。這些指 令能由前面敘述和附圖中給出的微控制器構架電路支持實現。以下是本發明樣吏控制器構架的指令集，最高位可以擴展，該位微碼可以為0或1。 (1 )指令ADD 編碼7' bllOlOll 操作(A) + (R)-> (目標) 語法[標號]ADD R， F描述把寄存器R的內容加到寄存器A的內容上。如果F =0,則結果保存在寄存器A上；如果F = 1，則結果保存回 寄存器R。影響標誌位C, DC, Z(2 )指令SUB編碼7， bllOlllO操作(R) - (A)-> (目標)語法[標號]SUB R， F描述把寄存器R的內容減去寄存器A的內容(餘2法 )。如果F = 0，則結果保存在寄存器A上；如果F = 1,貝'j 結果保存回寄存器R。影響標誌位C， DC， Z(3)指令INC編碼7， bllOOllO 操作(R) + 1 —> (目標) 語法[標號]INC R， F描述把寄存器R的內容加1。如果F-O，則結果保存 在寄存器A上；如果F = 1,則結果保存回寄存器R。 影響標誌位Z (4 )指令DEC 編碼7， bllOim 操作(R) - 1 -> (目標) 語法[標號]DEC R，F描述把寄存器R的內容加1。如果F-O,則結果保存 在寄存器A上；如果F - 1，則結果保存回寄存器R。 影響標誌位Z (5 )指令AND 編碼7， WIOIOOI 操作(A) .AND. (R)—> (目標) 語法[標號]AND R, F描述把寄存器R的內容跟寄存器A的內容邏輯與。如 果F = 0,則結果保存在寄存器A上；如果F - 1,則結果保 存回寄存器R。影響標誌位Z(6 )指令IOR編碼7， b1101000操作(A) .OR. (R) -> (目標)"i吾法[標號]I OR R， F描述把寄存器R的內容跟寄存器A的內容邏輯或。如 果F = 0,則結果保存在寄存器A上；如果F = 1,則結果保 存回寄存器R。影響標誌位Z(7 )指令XOR編碼7' bllOlOlO操作(A) .XOR. (R)-〉(目標)語法[標號]XOR R, F描述把寄存器A的內容跟寄存器R的內容邏輯異或。 如果F = 0,則結果保存在寄存器A上；如果F = 1，則結果 保存回寄存器R。影響標誌位Z (8 )指令COM 編碼7， bllOOlOl 操作—(R)-> (目標) 語法[標號]COM R, F描述把寄存器R的內容取反。如果F-O,則結果保存 在寄存器A上；如果F- 1,則結果保存回寄存器R。 影響標誌位Z(9 )指令CUl R 編碼8， bllOllOll 搡作OOh -> (R)1 一> Z 語法[標號]CLR R描述清除寄存器R的內容，並把標誌位Z置1。 影響標誌位Z(10) 指令CLRA編碼15， bllOllOlOOOOOOll 操作OOh -> (A)1 一> Z 語法[標號]CLRA描述清除寄存器A的內容，並把標誌位Z置1。 影響標誌位Z(11) 指令JINC 編碼7， bllOOOll 操作(R) + 1 -> (目標)如果結果為0則跳過下一指令 語法[標號]JINC R, F描述把寄存器R的內容加1。如果F-O，則結果保存 在寄存器A上；如果F = 1,則結果保存回寄存器R。如果結果為1，則接著執行下一條指令。如果結果為0,則^l行一條NOP指令，佔據2個時鐘周期。 (12) 指令JDEC 編碼7， b1100111 操作(R) — 1 -〉(目標)如果結果為0則跳過下一指令 語法[標號]JDEC R, F描述把寄存器R的內容減1。如果F-O，則結果保存 在寄存器A上；如果F- 1,則結果保存回寄存器R。如果結果為1,則接著執行下一條指令。如果結果為0， 則執行一條NOP指令，佔據2個時鐘周期。(13〉 指令RL編碼7， bl 100001操作參見下列描述語法[標號]RL R, F描述把寄存器R的內容通過進位標誌向左循環移動一 位，具體操作參見附圖1。如果F = 0,則結果保存在寄存器 A上；如果F = 1,則結果保存回寄存器R。影響標誌位C(14) 指令RR編石馬7' b1100000操作參見下列描述語法[標號〗RR R, F4苗述把寄存器R的內容通過進位標誌向右循環移動一 位，具體操作參見附圖2。如果F = 0，則結果保存在寄存器 A上；如果F = 1，則結果保存回寄存器R。影響標誌位C(15) 指令NOP編碼15， bll0-1100_0xx0—0000 操作空操作 語法[標號]NOP 描述空操作。該指令執行時，不執行任何操作。x表示0和l都可以。(16) 指令N0P2編碼15' bill —lxxx—xxxx—xxxx 操作空操作 語法[標號]N0P2 描述空操作。該指令執行時，不執行任何操作。x表示G和l都可以。(17) 指令N0P3編-馬15， b000—000x一xxxx —xxxx 操作空搡作 語法[標號]NOP3 描述空操作。該指令執行時，不執行任何操作。x表示O和l都可以。(18) 指令DAW編碼15' bOOO—0100—xxxx一xxxx 操作參見下列描述 語法[標號]DAW描述把寄存器A的內容進行BCD碼調整，具體調整操 作參見附圖3。並將結果保存回寄存器A。 影響標誌位C, DC， Z(19) 指令DAR 編碼7， bOOOOlOl 操作參見下列描述 語法[標號]DAR R， F描述把寄存器R的內容進行BCD碼調整，具體調整操 作參見附圖3。如果F == 0,則結果保存在寄存器A上；如果 F = 1,則結杲保存回寄存器R。影響標誌位C, DC， Z(20) 指令ADDC 編碼7， blll010x操作(A) + (R) + C -〉(目標) 語法[標號]ADDC R, F描述把寄存器R的內容和C加到寄存器A的內容上。 如果F = 0，則結果保存在寄存器A上；如杲F = 1,則結杲保存回寄存器R.影響標誌位C, DC, Z(21) 指令SUBC 編碼7， blll011x操作(R) — (A) - C —> (目標) 語法[標號]SUBC R， F描述把寄存器R的內容減去寄存器A的內容，再減去C 。如果F = 0,則結果保存在寄存器A上；如果F = 1,則結 果保存回寄存器R。影響標誌位C， DC, Z(22) 指令MUL 編碼7， blllOOOl搡作(R) * (A)低8位-〉(目標)，(R) * (A)高8位 -〉(B)語法[標號]MUL R, F描述把寄存器R的內容乘以寄存器A的內容。如果F-0,則結果l呆存在寄存器A上；如果F = 1,則結果保存回寄 存器R。高8位保存到B寄存器，所以一般配合MOVAB指令使 用。乘法指令佔用1個指令周期。該條指令的引入，使本發 明的計算能力大大增強，克服了現有微控制器構架數據處理 能力弱的缺陷，從而能適應於計算量密集型應用，如空調變 頻算法等。影響標誌位Z(23) 指令MOV 編石馬7， bllOOlOO 操作(R)-〉(目標) 語法[標號]MOV R, F描述移動寄存器R的內容。如果F-O，則目標是寄存 器A;如果F = 1，則目標是寄存器堆本身。"F = 1"用於通 過狀態標誌位"Z"來測試寄存器堆。影響標誌位Z(24) 指令MOVA 編碼8， bllOllOOl 操作(A) -> (R) 語法[標號]MOVA R描述移動寄存器A的內容到寄存器R。(25) 指令MOVAB 編;馬7， blllOOlx操作(A) —> (B)或者(B) —> (A) 語法[標號]MOVAB F描述按照F-l,移動寄存器A的內容到寄存器B;按 照F= 0，移動寄存器B的內容到寄存器A。該條指令的引入，使得本發明，增加了一種尋址方式。(26) 指令SWAP編碼7， bllOOOlO搡作(f<3:0〉)-〉(目標)，(f (目標) 語法[標號]SWAP R, F描述把寄存器R的內容的上、下半位元組交換。如果F =0，則結果保存在寄存器A上；如果F - 1，則結果保存回寄存器R。該指令4丸行時，交換第一寄存器高位和低位的值，再把 操作的輸出存回寄存器A或R寄存器。(27) 指令BC 編碼5， blOOl
操作0 -> (R〈BIT〉) 語法[標號]BC R, BIT描述:寄存器R的第BIT位被清零。BIT從7-0表示R 第7~0位。(28) 指令BS 編碼5' b10010 操作1 -> (R〈BIT〉) 語法[標號]BC R， BIT描述寄存器R的第BIT位被置1。(29) 指令JBC 編碼5， b10001操作如果(R〈BIT〉) = 0則跳過下一指令 -浯法標號]JBC R, BIT描述如果寄存器R的第BIT位是"1",則執行下一條 指令。如果寄存器R的第BIT位是"0"，則放棄下一條指令 ,執行一條NOP指令， 一共佔據2個時鐘周期。(30) 指令JBC 編碼5， b10000操作如果(R〈BIT〉) = l則跳過下一指令 語法[標號]JBC R， BIT描述:如果寄存器R的第BIT位是0，則執行下一條指令 。如果寄存器R的第BIT位是1，則放棄下一條指令，執行一 條N0P指令， 一共佔據2個時鐘周期。(31) 指令ADDI 編碼7， bl01001x 操作(A) + I -> (A) 語法[標號]ADDI I描述寄存器A的內容加一個8位數字I,結果保存回寄 存器A。影響標誌位C, DC, Z(32) 指令SUBI 編碼7， bl01000x 操作I — (A) -> (A)i吾法[標號]SUBI i描述8位數字減去寄存器A的內容，結果保存回寄存器A。影響才示志位C, DC, Z(33) 指令ANDI 編碼7' blOlOlOl 操作(A) .AND. I -〉 (A) 語法[標號]ANDI I描述寄存器A的內容跟8位數字I邏輯與，結果保存 回寄存器A。影響標誌位Z(34) 指令I0RI 編碼7， blOlOlOO 操作(A) .OR. I -> (A) 語法[標號]IROI I描述寄存器A的內容跟8位數字I邏輯或，結杲保存 回寄存器A (35) 指令XORI 編碼7, blOlOllO 操作(A) .XOR. I -> (A) 語法[標號]XORI I描述寄存器A的內容跟8位數字I異或。結果保存回寄存器A。影響標誌位Z(36) 指令ADDCI 編碼7， bOOOOOlO 操作(A) + I + C -〉 (A) 語法[標號]ADDCI I描述寄存器A的內容加8位數字I,再加C以後，結杲 保存回寄存器A。 影響標誌位C, DC, Z(37) 指令SUBCI 編碼7， bOOOOOll操作I - (A) C -> (A) 語法[標號]SUBCI I描述8位數字減去寄存器A的內容，再減C以後，結果 保存回寄存器A。 影響標誌位C, DC, Z(38) 指令MOVI 編碼7， blOlllxx 操作I -〉 (A) 語法[標號]MOVI I描述把8位立即數I裝載進寄存器A， I的值為空，被 當成0處理 (39 ) 指令CALL編石馬4， b0001操作(PC) + 1 -> TOS,I -〉 PC,(PCH) -> PC 語法[標號]CALL I描述調用子程序。首先，返回地址(PC+1)壓入堆棧。 11位直接地址裝載進PC的〈10: 0>位。PC的其餘高位〈15 :11〉從PCH〈4: 3>裝載。CALL是雙周期指令。(40) 指令LCALL 編碼4' b01操作(PC) + 1 -> TOS，I -> PC〈12: 0〉， 語法[標號]LCALL I描述調用子程序。首先，返回地址(PC+1)壓入堆棧。 低13位直接地址裝栽進PC的〈12: 0〉位。LCALL是雙周 期指令。TOS為堆棧的頂部。(41) 指令GOTO 編碼4， b0010 操作I -> PC〈10:0〉，(PCH〈7: 3>) -> P(X15:11〉 語法[標號GOTO I (0 < I < 2048)描述G0T0是無條件分支，可以在寄存器堆之間跳轉。 11位直接地址裝載進PC的位。PC的其餘高位裝載。G0T0是雙周期指令。(42) 指令JUMP 編碼7， blllOOOO 操作I -> PC，(PCH〈7: 0〉) -> PC〈15:8〉語法[標號]GOTO I (0 < I < 256)描述COTO是無條件分支，可以在寄存器堆之間跳轉。8 位直接地址裝載進PC的位。PC的其餘高位〈15: 8>從 PCH〈7:0〉裝載。JUMP是雙周期指令。(43) 指令MULI 編碼7， b000011x 操作I * (A) -〉 (A) 語法[標號]MULI I描述立即數乘以寄存器A的內容。結杲保存在寄存器A 上，高8位4M到B寄存器。乘法指令佔用1個指令周期。 該條指令的引入，使本發明的計算能力大大增強，克服了現 有微控制器構架數據處理能力弱的缺陷，從而能適應於計算 量密集型應用，如空調變頻算法等。影響才示志位C, DC, Z(44) 指令RET編；馬15' bllOllOOOOOOOOOO 操作TOS -〉 PC 語法[標號]RET描述從子程序返回。堆棧上彈，堆棧的頂部(T0S)裝 栽到程序計數器中。這是雙周期指令。(45) 指令RETIA 編碼5， b10110 操作I -> (A),TOS -> PC 語法[標號]RETIA I描述把8位數字裝載到寄存器A上。程序計數器從堆 棧(返回的地址)的頂部裝載。這是雙周期指令。(46) 指令RETIE編碼15， bllOllOOOOOOlOOl 操作TOS -> PC,1 -〉 GIE 語法[標號]RETIE描述從中斷返回，並且使得全局中斷使能有效。 上述指令CALL、 LCALL、 GOTO、 JUMP、 RET、 RETIE、 RETIA 執行時，指令執行單元產生相應的控制信號，能夠自動地進 行PC出棧操作，把當前程序計數器的值壓入堆棧，或從堆棧 頂部彈出當前地址，裝載到程序計數器中。編碼:15， b0000000 —0110—0100 操作00h -〉 WDT,0 -〉 WDT預定標，1 -〉 0T 1 -> LP語法[標號]CWDT描述CWDT指令重置看門狗定時器，也重置看門狗定時 器的預定標因子，同時置位超時狀態位OT和低功耗狀態位LP(48) 指令IDLE編碼15， bllO—1100-0000—0000 操作OOh ->冊T,0 -> WDT預定標，1 -> OT 0 -> LP語法[標號]IDLE描述低功耗狀態位LP被清除，超時狀態位OT被置位 ,看門狗定時器和預分頻被清除，處理器處於空閒狀態，時 鍾振蕩器停止工作。上述指令CWDT和IDLE執行時，指令執行單元產生相應 的控制信號，能夠重置看門狗的值。應用程式示例ORG O0HJINC 21H, 1 AND22H， 0定義首i也址00H加1判斷寄存器21H的內容，並寫回21H 22寄存器內容和功能寄存器A做邏輯與操作: 寫回功能寄存器ACALL 88H調用88H處的子程序ORG 88H RET 示例說明上述彙編代碼經過編譯，得到程序存儲器地址和程序存儲器內存 儲的二進位代碼如下程序地址 二進位程序代碼 16進位代碼0000H 0110001110110001 63B1H0001H 0110100100100010 6922H0002H 0000100010001000 0888H0088H 0110110000001000 6C08H下面結合上述應用程式示例和示例說明書中所提供的程序地址、 二進位程序代碼和16進位代碼作進一步詳細說明，從中表現出CPU對 於上述指令操作以及使用到的各個裝置內的功能模塊的工作原理。首先上電進行初始復位時，16位程序指針的數值為0000H,同時程 序指針指向程序存儲器16位地址的首地址0000H,其存儲的內容為 63B1H。第一步，在第一指令周期的第一時鐘，通過解碼63B1H得知該指令 為JINC (才乘作碼對應的指令符號，在發明內容中有述)加1判斷指令， 產生JINC的控制信號；本條指令的操作數為寄存器21,即對寄存器21 的內容進行操作；將PC寄存器值0000H寫入PC-TEMP臨時寄存器做備 《分操作；經過雙周期指令預處理，該指令可能為雙周期指令；沒有中斷 和埠變化，所以中斷向量處理器和埠變化中斷預處理器空閒。同時 將程序指針0000H做PC寄存器值備份到PC-TEMP寄存器，PC—PLUS加1 操作以及CPU其他相關處理。第二步，在第一指令周期的第二時鐘，通過讀數據尋址器完成寄存 器尋址，即將寄存器21H內容讀取至數據總線；沒有中斷和位操作，所 以中斷標誌位處理器和位操作處理器空閒。第三步，在第一指令周期的第三時鐘，指令解碼的結果表明輸入的 運算數據多路選擇器的輸出alua為從寄存器堆裡輸出的數據fout， 即實施例指令集中所提及的寄存器30H的內容和另一多路選擇器的輸出 alub為OIH，即加法所需的數值l;數據選擇完畢，ALU將根據解碼信 號對2個輸入的數據進行加法運算，加法運算在ALU的硬體加法器內進 行；如果加法以後輸出零標誌位Z為0,那麼該指令為單周期指令，指 令順序執行，即PC-PLUS寄存器值作為程序指針來讀取下一條指令 6922H;如果加法以後輸出零標誌位Z為1，那麼指令為雙周期指令，流水線革殳會插入一個空操作N0P( 6C00H ),以繼續完成流水線，即PC—PLUS 不做讀取程序存儲器操作；埠變化終端處理和空閒模式激活預處理此 時為空閒狀態。第四步，在第一指令周期的第四時鐘，ALU運算完畢的數據寫回寄 存器21H (在實施例中已提及)，零標誌位Z寫入狀態寄存器的STA[2]; 判斷是否有中斷正在中斷處理器內處理，內部堆棧是否為有操作等，此 時沒有中斷和堆棧處理，那麼程序計數器的內容將通過流水線的多路器 傳送給程序指針，此時程序指針變為0001H,進入下一個流水線循環。由於每條指令所需各個裝置的功能模塊不一樣，比如上述CALL指 令將由堆棧操作、PC跳轉操作，AND指令需要功能寄存器A參與工作等 等。每條指令代碼從解碼操作開始，都必須經過一個指令周期的四相時 鍾，而在指令周期的第三相時鐘讀取下一條指令，從而組成了兩級四段 流水線結構方法。雖然已公開了本發明的優選實施例，但本領域技術人員將會意識到， 在不背離權利要求書中公開的本發明的範圍和省去隔直電容精神的情況 下，任何各種修改、添加和替換均屬於本發明的保護範圍。
權利要求
1、一種新型8位RISC微控制器構架，其特徵在於該微控制器結構包括狀態機、時鐘發生器和二級四段流水線結構，所述狀態機和時鐘發生器相連，所述二級四段流水線結構包括指令處理裝置，與狀態機相連，用於完成指令的解碼、PC備份、雙周期指令預處理、中斷向量處理、埠變化預處理操作；數據讀取裝置，與狀態機相連，用於接收指令處理裝置輸出的尋址操作數和數據內容，並完成多個功能寄存器或數據寄存器讀取，同時完成中斷請求標誌預處理操作；數據運算裝置，與狀態機相連，用於接收指令處理裝置輸出的運算類型操作碼、接收數據讀取裝置輸出的數據內容，並完成算術邏輯運算裝置數據運算、埠變化終處理、空閒模式激活預處理操作，同時讀取下一條指令；數據寫回裝置，與狀態機相連，用於將數據運算裝置的運算結果按照指令處理裝置的操作數尋址部分做寫回操作，包括完成算術邏輯運算裝置數據寫回、內部中斷和堆棧處理，同時完成PC處理，PC處理包括PC加1、PC出棧、PC跳轉。
2、 才艮據權利要求1所述的新型8位RISC微控制器構架，其特徵在於所 述指令處理裝置包括指令寄存器、指令解碼器、埠預處理器、中斷處理 器、多路器和立即數處理器，所述指令寄存器和指令解碼器通過程序總線相 連，多路器和立即數處理器通過數據總線相連，埠預處理器與系統總線相 連，中斷處理器與地址總線相連。
3、 才艮據權利要求1或2所述的新型8位RISC微控制器構架，其特徵在 於所述數據讀取裝置包括數據寄存器、第一功能寄存器、第二功能寄存器、 多路器，其中，第一功能寄存器通過數據總線分別與數據寄存器和多路器相 連，第二功能寄存器和多路器通過數據總線相連。
4、 才艮據權利要求3所述的新型8位RISC微控制器構架，其特徵在於所述數據運算裝置包括算術邏輯單元、多路器、指令讀取器、埠終處理器， 其中，算術邏輯單元通過數據總線分別與多路器、指令讀取器、埠終處理 器相連。
5、 4艮據權利要求4所述的新型8位RISC微控制器構架，其特徵在於所 述數據寫回裝置包括數據寄存器、第三功能寄存器、中斷處理器、堆棧處理 器和程序計數器，其中，數據寄存器通過數據總線與第三功能寄存器相連， 程序計數器通過地址總線分別與中斷處理器和堆棧處理器相連。
6、 4艮據權利要求1所述的新型8位RISC微控制器構架，其特徵在於所 述狀態機為獨熱碼狀態機。
7、 根據權利要求1所述的新型8位RISC微控制器構架，其特徵在於微 控制器結構還fe括一套精筒指令集，該指令集包含48條指令；所述指令處理 裝置的輸出指令碼分成3類字節操作類、位操作類和立印數操作與控制類。
8、 根據權利要求7所述的新型8位RISC微控制器構架，其特徵在於所 述字節操作類指令有28條，分別是對功能寄存器或者寄存器R的算術邏輯運 算操作以及空操作；算術邏輯運算的結果按照標誌位F寫入目標寄存器，F 如果為0,目標寄存器為數據寫回裝置內的功能寄存器A1; F如果為l,目標 寄存器為寄存器R或數據寫回裝置內的功能寄存器Bl。
9、 根據權利要求8所述的新型8位RISC微控制器構架，其特徵在於所 述指令集中包含1條程序執行功能寄存器數據傳送指令，這條指令將功能寄 存器A0的內容寫入功能寄存器B1中，或將功能寄存器BO的內容寫入功能寄 存器A1中，並按照F做寫回操作，當F為O,將功能寄存器BO的內容寫入 功能寄存器Al中，當F為1，將功能寄存器A0的內容寫入功能寄存器B1中， 這條指令操作碼符號為M0VAB。
10、 根據權利要求7所述的新型8位RISC微控制器構架，其特徵在於 所述指令集中包舍2條程序執行調用子程序指令，這些指令將立即數賦值程 序計數器，然後將程序計數器的值壓入堆棧；這些指令包括調用子程序、長 地址調用子程序，其搡作碼分別對應的指令符號為CALL、 LCALL。
全文摘要
本發明公開了一種新型的8位RISC微控制器構架，其包括二級四段流水線結構，二級四段流水線結構包括指令處理裝置、數據讀取裝置、數據運算裝置、數據寫回裝置、狀態機和時鐘發生器。通過上述結構使得各項時鐘不交叉耦合，保證能夠產生穩定的時鐘，各裝置間相互依靠、相互備份，而對數據的預處理和處理，又可使得該結構對於抗幹擾能力有很大的提高，從而實現高生產率。
文檔編號G06F9/38GK101221494SQ20071018721
公開日2008年7月16日 申請日期2005年8月31日 優先權日2005年8月31日
發明者劉桂蓉, 嶽衛傑, 松 潘, 陳光勝 申請人:上海海爾集成電路有限公司