化合物半導體集成電路的製作方法
2023-05-12 05:07:26
化合物半導體集成電路的製作方法
【專利摘要】本發明有關一種化合物半導體集成電路，包含一基板、至少一化合物半導體電子元件、一第一金屬層、一保護層、數層第二金屬層以及至少一介電層，其中前述第一金屬層包含金且不包含銅，且其至少部分電性連接於前述化合物半導體電子元件；前述保護層覆蓋於前述化合物半導體電子元件以及至少部份前述第一金屬層；前述數層第二金屬層中的每一層包含至少一銅金屬層，且前述數層第二金屬層中至少一層部分電性連接於前述第一金屬層；而任兩層相鄰的第二金屬層由一前述的介電層所分隔；此數層金屬層可用以形成被動元件。
【專利說明】化合物半導體集成電路
【技術領域】
[0001]本發明有關一種化合物半導體集成電路，尤指一種具有數層金屬層，且其中至少一層至少包含一銅金屬層的化合物半導體集成電路。
【背景技術】
[0002]近年來，化合物半導體單晶微波集成電路(monolithic microwave integratedcircuits, MMIC)已被廣泛使用於移動通信及感測器元件，因此，對高集成度、高效能的單晶微波集成電路的需求也日益增加。傳統上，單晶微波集成電路的組件如電晶體、電容、電阻、電感及傳輸線等是以二維的方式配置，為了提高元件的集成度，故而發展出將被動元件以三維方式疊放於化合物半導體元件上方的三維單晶微波集成電路。在化合物半導體單晶微波集成電路中，通常是以金作為被動元件以及元件間連接線的材料，以避免交叉汙染，然而構成被動元件的金屬層厚度卻受限於金的昂貴价格。以傳輸線為例，在三維單晶微波集成電路中的金傳輸線，若其寬度較傳統單晶微波集成電路中為窄，將造成較高的阻抗，進而導致信號耗損及過量雜訊的問題。而集成電路的效能，如功率放大器的功率增益以及雜訊指數，亦將因為阻抗的增加而下降。因此，為改進電路效能，必須增加金的金屬層的厚度，然而此舉又會大幅增加整體製造成本；使用金為金屬層的電路其性能不得不受到金價的限制。與金相比，銅的價格低廉許多，且其導電性及導熱性亦較金為佳；因此，發展以銅取代金的三維單晶微波集成電路成為一較佳選擇。
【發明內容】
[0003]本發明的主要目的在於提供一種化合物半導體集成電路，其具有數層金屬層，其中至少一層包含至少一銅金屬層；此數層金屬層可用以形成以三維形式疊置的被動元件。於化合物半導體集成電路使用銅金屬可增加其導電性並且降低原料成本。此外，銅金屬的低廉價格使得製作較厚的金屬層得以執行，因此能大幅降低金屬層的電阻。
[0004]為達上述目的，本發明提供一種化合物半導體集成電路，包含一基板、至少一化合物半導體電子元件、一第一金屬層、一保護層、數層第二金屬層以及至少一介電層，其中前述第一金屬層包含金且不包含銅，且其至少部分電性連接於前述化合物半導體電子元件；前述保護層覆蓋於前述化合物半導體電子元件以及至少部份前述第一金屬層；前述數層第二金屬層中的每一層包含至少一銅金屬層，且前述數層第二金屬層中至少一層部分電性連接於前述第一金屬層；而任兩層相鄰的第二金屬層由一前述的介電層所分隔。
[0005]本發明的另一目的在於提供一種化合物半導體集成電路，其具有數層金屬層，其中至少一層包含至少一銅金屬層，以及一背面金屬層，通過基板通孔(through substratevia hole)與化合物半導體電子元件連接作為接地面。在此結構中，接地面可製作於電子元件的附近，因此能提高電子元件的功率增益。
[0006]為達上述目的，本發明所提供的一種化合物半導體集成電路更包含一背面金屬層，且該基板更包含至少一基板通孔(through substrate via hole),其中該基板通孔貫穿該基板，且該背面金屬層覆蓋於該基板通孔的表面以及至少部份基板背面。
[0007]於實施時,前述基板可由砷化鎵(GaAs)、炭化娃(SiC)、或藍寶石(saphire)所構成。
[0008]於實施時，前述化合物半導體電子元件可為一場效電晶體(FET)或一異質接面雙極性電晶體(HBT)。
[0009]於實施時，前述化合物半導體電子元件可為一氮化鎵(GaN)場效電晶體(FET)。
[0010]於實施時，前述銅金屬層的厚度可為大於等於3μηι。
[0011]於實施時，前述數層第二金屬層形成至少一接地層。
[0012]於實施時，前述介電層可由介電物質聚苯惡唑(Polybenzoxazole, ΡΒ0)所構成。
[0013]於實施時，前述由介電物質聚苯惡唑(Polybenzoxazole, ΡΒ0)所構成的介電層，其厚度可為介於ΙΟμπι與30μπι之間。
[0014]於實施時，構成前述保護層的材料可為氮化矽(SiN)。
[0015]於實施時，前述第二金屬層可形成一微帶線(microstrip line)、一稱合器(coupler)、或一電感器(inducer)。。
[0016]於實施時，前述背面金屬層至少部份由銅金屬形成。
[0017]為對於本發明的特點與作用能有更深入的了解，在此藉助實施例配合附圖詳述於後。
【專利附圖】
【附圖說明】
[0018]圖1為本發明所提供的化合物半導體集成電路的一種實施例的剖面結構示意圖。
[0019]圖2為本發明所提供的化合物半導體集成電路的另一種實施例的剖面結構示意圖。
[0020]圖3為應用本發明所提供的化合物半導體集成電路製作的低雜訊放大器的電路圖。
[0021]圖4A及4B為圖3所示的低雜訊放大器的布線俯視示意圖。
[0022]【主要元件符號說明】
基板101 化合物半導體電子元件110
第一金屬層120 電極121電容122電阻123
保護層130第二金屬層140 接地層141微帶線142
率禹合器143 電感器144介電層150背面金屬層160
基板通孔161微帶線142a - 142g。
【具體實施方式】
[0023]圖1為本發明所提供的化合物半導體集成電路的一種實施例的剖面結構示意圖，包括一基板101、至少一化合物半導體電子元件110、一第一金屬層120、一保護層130、數層第二金屬層140、以及至少一介電層150 ;基板101由半絕緣性半導體物質所構成，其中以砷化鎵(GaAs)、炭化娃(SiC)、或藍寶石(saphire)為較佳；化合物半導體電子元件110形成於基板101之上；化合物半導體電子兀件110可為一主要構成材料為砷化鎵(GaAs)的場效電晶體(FET)或異質接面雙極性電晶體(HBT);化合物半導體電子元件110亦可為一氮化鎵(GaN)場效電晶體；第一金屬層120形成於化合物半導體電子元件110之上，且其至少部份電性連接於化合物半導體電子元件110 ;第一金屬層120可用以形成被動元件，如化合物半導體電子元件110的電極121、電容122、或電阻123的接點；第一金屬層120為含有金的金屬層，且第一金屬層120與化合物半導體電子元件110的接觸區域由金或由金與位於金下方以如鈦等金屬所構成的薄金屬附著層所構成；數層第二金屬層140中的每一層包含至少一銅金屬層；已知銅原子能快速擴散進入化合物半導體材料例如砷化鎵並形成深能階陷講(deep level trap),因此一含銅金屬層與一化合物半導體電子元件接觸將導致元件效能降低，然而在本發明中，與元件的接觸是通過一主要由金所構成的金屬層，因此能保護元件不受銅汙染；保護層130覆蓋於化合物半導體電子元件110以及至少部份第一金屬層120以隔絕電子元件110與其他上層物質，尤其是數層含銅的第二金屬層；構成保護層130的材料以氮化矽(SiN)為較佳；數層第二金屬層140中至少一層部分電性連接於第一金屬層120 ;數層第二金屬層140中包含至少一銅金屬層，該銅金屬層厚度可大於3 μ m ;第二金屬層140可用以形成至少一接地層141及其他被動元件，如微帶線(microstrip line) 142、率禹合器(coupler) 143、或電感器(inductor) 144 ;任兩層相鄰的第二金屬層140由一介電層150所分隔，介電層150的厚度應能充分隔絕電子元件110以及第二金屬層140，以降低耦合電容對電子元件效能造成的影響，由於聚苯惡唑(Polybenzoxazole, PB0)介電材料即使在固化之後仍可達較厚的塗布厚度，且其耐溼性(humidity resistance)及薄膜抗應力性(film stress resistance)亦較傳統介電材料如聚亞醯胺(polyimide)及苯並環丁烯(Benzocyclobutene, BCB)為佳，因此介電層150以聚苯惡唑所構成為較佳,且其厚度以介於10 μπι至30 μ m為較佳。
[0024]圖2為本發明所提供的化合物半導體集成電路的另一種實施例的剖面結構示意圖，其是於圖1的結構進一步包含一背面金屬層160以及至少一基板通孔161，基板通孔161系貫穿基板101，而背面金屬層160系覆蓋於基板通孔161的表面以及至少部份基板101的背面；因為銅的導電性較佳且價格較低，背面金屬層160以至少部份由銅金屬形成為較佳；在此實施例中，背面金屬層160可通過基板通孔161與化合物半導體電子元件連接而作為電子元件的接地層。
[0025]圖3為應用本發明所提供的化合物半導體集成電路製作的低雜訊放大器的電路圖，此電路包含兩個主動電子元件110、微帶線142a?142g、電容122、電阻123、一射頻輸入端、一射頻輸出端、接地層141、以及做為接地層的背面金屬層160。該電子元件為閘極寬度0.15 ym的贗晶型高電子遷移率電晶體(pHEMT)，微帶線作為阻抗及雜訊匹配，以及直流偏壓。圖4A及圖4B分別為圖3所示的低雜訊放大器中虛線框及點虛線框部份的布線俯視示意圖。圖4A為第一級放大器的布線俯視示意圖(虛線框)，微帶線142a為提供pHEMT閘極偏壓的一短截線，微帶線142b及142c用以獲得雜訊匹配，微帶線142d作為pHEMT輸出端的阻抗匹配；微帶線142a、142b、142c及142d形成於接地層141的上方，因此可以達成微帶線的高密度布線於一小區域。圖4B為第二級放大器的布線俯視示意圖(點虛線框)，微帶線142e及142f分別用以獲得pHEMT的輸入及輸出端的阻抗匹配；微帶線142g為一短截線段(short stub),用以提供pHEMT的汲極偏壓；同樣地,這些微帶線形成於接地層的上方，因此可以達成微帶線的高密度布線於一小區域；pHEMT通過基板通孔161連接背面金屬層160使源極的接地層得以形成於電子元件附近；在此實施例中，接地層141與微帶線間的距離為10 μ m ;接地層與微帶線中銅金屬層的厚度約為3 μ m,而寬度約為15 μπι,在此條件下，相鄰微帶線間的距離可以縮減至30 μπι; — 3 μ m厚的銅金屬層其電阻值約為一
2ym厚的金金屬層的一半；在使用金微帶線的先前技術中，一低雜訊放大器的增益約為15dB，雜訊指數約為3.0 dB ;而本發明所提供的使用銅微帶線的低雜訊放大器，與先前技術相t匕，其雜訊指數的改進可超過1.0 dB。
[0026]本發明具有以下優點:
1.本發明所提供的厚銅金屬層所製作的微帶線，其電阻值較先前技術中使用金的金屬層製作的微帶線為低，因此可減少因高電阻值而產生的損耗以及雜訊，而銅的高導電性更可進一步改進集成電路的其他性能。
[0027]2.使用銅金屬可大幅降低製作金屬層的生產成本，與使用金相比，使用銅可節省超過50%的生產成本。
[0028]3.於化合物半導體元件的連接點使用金可避免元件受銅金屬汙染而降低性能的問題。
[0029]4.使用聚苯惡唑(ΡΒ0)介電材料隔絕金屬層，可形成較厚的介電層，因此能降低上層金屬層對下層電子元件的影響，並可增進晶片的耐溼性及力學穩定性。
[0030]5.通過基板通孔製作電子元件的接地連結使元件的接地可形成於元件的附近，因此能提聞電子兀件的功率增益。
[0031]綜上所述，本發明確實可達到預期的目的，而提供一種化合物半導體集成電路，其具有數層金屬層，其中至少一層包含至少一銅金屬層，此數層金屬層可用以形成被動元件。於化合物半導體集成電路使用銅金屬可增加其導電性並且降低原料成本，而銅金屬的低廉價格使得製作較厚的金屬層得以執行，因此能大幅降低金屬層的電阻。其確具產業利用的價值，爰依法提出專利申請。
[0032]又上述說明與附圖僅是用以說明本發明的實施例，凡熟於此業技藝的人士，仍可做等效的局部變化與修飾，其並未脫離本發明的技術與精神。
【權利要求】
1.一種化合物半導體集成電路，其特徵包括:一基板；至少一化合物半導體電子元件，位於該基板上方；一第一金屬層，包含金，位於該化合物半導體電子元件上方，且其至少部分電性連接於該化合物半導體電子元件；一保護層，覆蓋於該化合物半導體電子元件以及至少部份該第一金屬層；數層第二金屬層，其中每一層包含至少一銅金屬層，該數層第二金屬層位於該保護層之上，且該數層第二金屬層中至少一層部分電性連接於該第一金屬層；以及至少一介電層，分隔任兩層相鄰的第二金屬層。
2.如權利要求1所述的化合物半導體集成電路，其特徵在於:更包含一背面金屬層，且該基板更包含至少一基板通孔，其中該基板通孔貫穿該基板，且該背面金屬層覆蓋於該基板通孔的表面以及至少部份基板背面。
3.如權利要求2所述的化合物半導體集成電路，其特徵在於:該背面金屬層至少部份由銅金屬形成。
4.如權利要求2所述的化合物半導體集成電路，其特徵在於:該介電層由介電物質聚苯惡唑所構成。
5.如權利要求4所述的化合物半導體集成電路，其特徵在於:該介電層的厚度為介於10 μ m % 30 μ m 111]。
6.如權利要求1或2所述的化合物半導體集成電路，其特徵在於:該基板由砷化鎵、炭化矽、或藍寶石所構成。
7.如權利要求1或2所述的化合物半導體集成電路，其特徵在於:該化合物半導體電子元件為一場效電晶體或一異質接面雙極性電晶體。
8.如權利要求1或2所述的化合物半導體集成電路，其特徵在於:該化合物半導體電子兀件為一氮化鎵場效電晶體。
9.如權利要求1或2所述的化合物半導體集成電路，其特徵在於:該銅金屬層的厚度為大於等於3 μ m。
10.如權利要求1或2所述的化合物半導體集成電路，其特徵在於:構成該保護層的材料為氮化矽。
11.如權利要求1或2所述的化合物半導體集成電路，其特徵在於:該第二金屬層形成一微帶線、一稱合器、或一電感器。
12.如權利要求1所述的化合物半導體集成電路，其特徵在於:該數層第二金屬層形成至少一接地層。
13.如權利要求1所述的化合物半導體集成電路，其特徵在於:該介電層由介電物質聚苯惡唑所構成。
14.如權利要求13所述的化合物半導體集成電路， 其特徵在於:該介電層的厚度為介於ΙΟμ--與30μπ?之間。
【文檔編號】H01L23/522GK103633062SQ201210438323
【公開日】2014年3月12日 申請日期:2012年11月6日 優先權日:2012年8月24日
【發明者】高谷信一郎, 蕭獻賦, 吳玉凱 申請人:穩懋半導體股份有限公司