半導體封裝及其製造方法與流程

2023-04-24 02:42:21 1

本發明的某些實施例涉及一種半導體封裝及其製造方法。

背景技術：

隨著對當今半導體行業中的電子產品的小型化和高性能的增加的需求，正在研究且已經研發出用於提供大容量半導體封裝的各種技術。為了提供大容量半導體封裝，許多無源和/或激活的元件被集成或堆疊在有限的襯底上，由此獲得高度集成的半導體封裝。

通過比較此類系統與如在本申請的其餘部分中參看圖式闡述的本發明的一些方面，常規和傳統方法的進一步限制和劣勢將對所屬領域的技術人員變得顯而易見。

技術實現要素：

本發明提供一種半導體封裝及其製造方法該方法可以通過在臨時(或虛擬)金屬板上通過蝕刻形成多個導電柱來確保用於安裝半導體裝置的空間。

本發明的一態樣提供一種製造半導體封裝的方法，所述製造方法包括：通過蝕刻金屬板形成導電柱，其中在所述蝕刻之後，所述導電柱連接到所述金屬板的剩餘的平面部分；在所述導電柱之間用填充物進行填充；移除所述金屬板的所述剩餘的平面部分；並且將至少一個半導體裸片電連接到所述導電柱。所述製造方法包括：在所述填充物的頂部表面和所述導電柱的頂部表面上形成第一導電圖案；形成覆蓋所述填充物、所述導電柱和所述第一導電圖案的第一介電層；並且形成延伸穿過所述第一介電層的導電通孔以連接到所述第一導電圖案；其中所述電連接所述半導體裸片到所述導電柱包括電連接所述至少一個半導體裸片中的第一個到所述導電通孔。所述製造方法包括：在所述第一介電層的頂部表面上並且在所述導電通孔的頂部表面上形成第二導電圖案以將所述第二導電圖案電連接到所述導電通孔；並且形成覆蓋所述第二導電圖案的第一部分並且並不覆蓋所述第二導電圖案的第二部分的第二介電層，其中所述電連接所述半導體裸片到所述導電柱包括電連接所述半導體裸片到所述第二導電圖案的所述第二部分。所述的方法中，所述電連接所述半導體裸片到所述導電柱包括將所述半導體裸片附接到所述第二導電圖案。所述的方法包括用囊封材料覆蓋所述半導體裸片的至少一部分和所述第二介電層的至少一部分。所述的方法包括：移除所述填充物以暴露所述第一導電圖案的一部分、所述導電柱的側表面和所述第一介電層的一部分；並且用囊封材料覆蓋所述第一導電圖案的所述暴露部分、所述導電柱的所述暴露側表面和所述第一介電層的所述暴露部分。所述的方法包括用囊封材料覆蓋所述第一導電圖案的所述暴露部分、所述導電柱的所述暴露側表面、所述第一介電層的所述暴露部分和所述半導體裸片的一部分。所述的方法包括在所述導電柱的底部表面上形成導電凸塊。所述的方法中，鄰近導電柱之間的距離的範圍介於90μm到500μm。所述的方法中，所述導電柱中的每一個的頂部表面和底部表面之間的高度的範圍介於60μm到100μm。所述的方法中，所述導電柱中的每一個的寬度的範圍介於200μm到450μm。本發明還提供一種半導體封裝及其製造方法，該方法可以減少用於製造導電柱的成本和處理時間。本發明的另一態樣提供一種製造半導體封裝的方法，所述方法包括：通過蝕刻金屬板形成導電柱，其中在所述蝕刻之後，所述導電柱連接到所述金屬板的剩餘的平面部分；在所述導電柱之間用填充物進行填充；移除所述金屬板的所述剩餘的平面部分；在所述填充物的頂部表面和所述導電柱的頂部表面上形成第一導電圖案，其中所述第一導電圖案中的一個或多個電連接到所述導電柱中的對應的一個或多個；形成覆蓋所述填充物、所述導電柱和所述第一導電圖案的介電層；形成延伸穿過所述介電層並且連接到所述第一導電圖案的導電通孔；在所述介電層的頂部表面上形成第二導電圖案，其中所述第二導電圖案電連接到所述導電通孔；並且進行以下各項中的至少一者：在所述介電層的頂部表面上安裝第一半導體裸片以將所述第一半導體裸片電連接到所述第二導電圖案的至少一部分；或者在所述介電層的底部表面上安裝第二半導體裸片以將所述第二半導體裸片電連接到所述第一導電圖案的至少一部分。根據所述方法，其包括在第一囊封材料中覆蓋所述第一半導體裸片的至少一部分。根據所述方法，其包括在與所述第一囊封材料分開的第二囊封材料中覆蓋所述第二半導體裸片的至少一部分。

本發明的另一態樣還提供一種半導體封裝，其包括：襯底，其包括：介電層；第一導電圖案，其在所述介電層的底部表面處至少部分嵌入在所述介電層中；第二導電圖案，其位於所述介電層的頂部表面上；導電通孔，以電連接所述第一導電圖案和所述第二導電圖案；以及導電柱，其從所述第一導電圖案的底部表面向下突出；至少一個半導體裝置，其安裝在所述襯底的頂部表面和底部表面中的一個或多個上；以及囊封物，其在所述襯底上以完全覆蓋所述至少一個半導體裝置。所述半導體封裝中，所述至少一個半導體裝置包括：第一半導體裝置，其安裝在所述襯底的所述頂部表面上以電連接到所述第二導電圖案；以及第二半導體裝置，其安裝在所述襯底的所述底部表面上以電連接到所述第一導電圖案。所述半導體封裝中，所述第二半導體裝置在對應於所述介電層的所述底部表面的所述襯底的所述底部表面的中心區域中電連接到所述第一導電圖案，並且所述導電柱在對應於所述介電層的所述底部表面的所述襯底的所述底部表面的外圍區域中電連接到所述第一導電圖案。所述半導體封裝中，所述囊封物包括：第一囊封物，以覆蓋所述第一半導體裝置和所述襯底的所述頂部表面；以及第二囊封物，以覆蓋所述第二半導體裝置和所述襯底的所述底部表面同時留下所述導電柱的底部表面暴露於外部。所述半導體封裝還包括電連接到所述導電柱的底部表面的多個導電凸塊。

附圖說明

圖1是說明根據本發明的實施例的半導體封裝的截面圖；

圖2是說明製造圖1中說明的半導體封裝的實例方法的流程圖；並且

圖3a到3l是說明在圖2中說明的實例半導體封裝製造方法中形成襯底的實例方法的截面圖。

具體實施方式

本申請引用2016年4月7日遞交的第10-2016-0042986號韓國專利申請、主張所述韓國專利申請的優先權並主張所述韓國專利申請的權益，所述韓國專利申請的內容在此以全文引入的方式併入本文中。

本發明的各種方面可以許多不同形式實施且不應理解為受限於在本文中所闡述的實例實施例。實際上，提供本發明的這些實例實施例是為了使本發明將為透徹且完整的，並且將向所屬領域的技術人員傳達本發明的各個方面。

在圖式中，為了清楚起見而放大了層和區域的厚度。此處，類似參考標號通篇指代類似元件。如本文中所使用，術語「和/或」包括相關聯的所列項目中的一個或多個的任何和所有組合。另外，本文中所使用的術語僅僅是出於描述特定實施例的目的而並不意圖限制本發明。如本文中所使用，除非上下文另外明確指示，否則單數形式也意圖包括複數形式。將進一步理解，術語「包括」、「包含」在用於本說明書時指定所陳述的特徵、數目、步驟、操作、元件和/或組件的存在，但是並不排除一個或多個其它特徵、數目、步驟、操作、元件、組件和/或其群組的存在或添加。

應理解，雖然術語第一、第二等可以在本文中用於描述各種部件、元件、區域、層和/或區段，但是這些部件、元件、區域、層和/或區段不應受這些術語的限制。這些術語僅用於區分一個部件、元件、區域、層和/或區段與另一部件、元件、區域、層和/或區段。因此，舉例來說，下文論述的第一部件、第一元件、第一區域、第一層和/或第一區段可被稱為第二部件、第二元件、第二區域、第二層和/或第二區段而不脫離本發明的教示。現將詳細參考本發明的當前實施例，在附圖中說明所述實施例的實例。

根據本發明的一方面，提供一種製造半導體封裝的方法。所述方法包括通過蝕刻金屬板形成導電柱，其中在蝕刻之後，導電柱可以連接到金屬板的剩餘的平面部分。填充物可隨後用於填充在導電柱之間，並且在填充之後，可以移除金屬板的剩餘的平面部分，並且半導體裸片可以電連接到導電柱。

根據本發明的另一方面，提供一種製造半導體封裝的方法，其中所述方法包括通過蝕刻金屬板來形成導電柱。在蝕刻之後，導電柱可以連接到金屬板的剩餘的平面部分，並且填充物可用於填充在導電柱之間。在填充之後，可以移除金屬板的剩餘的平面部分。隨後第一導電圖案可以形成於填充物的頂部表面上並且位於導電柱的頂部表面上，其中第一導電圖案中的一個或多個可以電連接到導電柱中的對應的一個或多個。

介電層可以形成為覆蓋填充物、導電柱和第一導電圖案。導電通孔可以形成為延伸穿過介電層並且連接到第一導電圖案，第二導電圖案可以形成於介電層的頂部表面上，其中第二導電圖案可以電連接到導電通孔。第一半導體裸片可以安裝在介電層的頂部表面上，其中第一半導體裸片電連接到第二導電圖案的至少一部分。第二半導體裸片可以安裝在介電層的底部表面上，其中第二半導體裸片電連接到第一導電圖案的至少一部分。

本發明的另一方面提供一種半導體封裝，其包括襯底，該襯底包括：介電層；第一導電圖案，其在介電層的底部表面處至少部分嵌入介電層中；第二導電圖案，其形成於介電層的頂部表面上；導電通孔，其形成為電連接第一導電圖案和第二導電圖案；以及導電柱，其從第一導電圖案的底部表面向下突出。至少一個半導體裝置可以安裝在襯底的頂部表面和/或底部表面中的一個或多個上，並且囊封物可以形成於襯底上以完全覆蓋半導體裝置。

如上文所述，在根據本發明的半導體封裝及其製造方法中，由於多個導電柱可以通過蝕刻形成於臨時(或虛擬)金屬板上，可以易於確保用於安裝半導體裝置的空間。

另外，在根據本發明的半導體封裝及其製造方法中，可以減小用於製造導電柱的成本和處理時間。

參考圖1，示出了說明根據本發明的實施例的實例半導體封裝的截面圖。

如圖1中所說明，半導體封裝100包括：襯底110；一個或多個半導體裝置120(例如，第一半導體裝置121、第二半導體裝置122等)，其電連接到襯底110；一個或多個囊封物130(例如，第一囊封物131、第二囊封物132等)，其覆蓋半導體裝置120；以及導電凸塊140，其電連接到襯底110。

襯底110可以包括介電層111和多個導電通孔113，這些導電通孔通過或到達介電層111的頂部表面111a和/或底部表面111b。另外，襯底110可進一步包括多個第一導電圖案112，這些第一導電圖案安置在介電層111的底部表面111b上(例如，嵌入在介電層111中)並且電連接到多個導電通孔113。另外，襯底110可以進一步包括安置在介電層111的頂部表面111a上並且電連接到多個導電通孔113的多個第二導電圖案114。襯底110可以進一步包括安置在介電層111的底部表面111b上並且電連接到第一導電圖案112的導電柱115。導電柱115也可以電連接到導電通孔113。因而，第一半導體裸片121和第二半導體裸片122可以電連接到導電柱115。

襯底110的頂部表面110a可以例如與介電層111的頂部表面111a相同，並且襯底110的底部表面110b可以例如與介電層111的底部表面111b相同。

參考圖2和圖3a到3l，提供說明製造圖1的半導體封裝(100)的實例方法的流程圖以及說明在圖2的製造半導體封裝的實例方法中形成襯底(110)的實例方法的截面圖。在下文中，將參考圖2和圖3a到3l描述製造半導體封裝100的襯底110的實例配置和實例方法。

如圖2中所說明，製造半導體封裝100的實例方法包括形成襯底(s1)、附接(或安裝)半導體裝置(s2)、囊封(s3)和形成導電凸塊(s4)。另外，如圖2和3a到3l中所說明，襯底的形成(s1)包括形成導電柱(s11)、研磨(s12)、形成第一導電圖案(s13)、形成導電通孔(s14)、形成第二導電圖案(s15)、形成鈍化層(s16)和移除填充物(s17)。

如在圖3a到3c中所說明，在形成導電柱(s11)中，準備平面臨時(或虛擬)金屬板115x並且多個掩模圖案1隨後形成於臨時金屬板115x的頂部表面115xa上。未被所述多個掩模圖案1覆蓋的臨時金屬板115x被移除到預定深度。由掩模圖案1覆蓋的臨時金屬板115x的區域由此形成導電柱115。當掩模圖案1被移除時可隨後接入導電柱115。

因而，可以看出導電柱115可以通過向下移除未被多個掩模圖案1覆蓋的臨時金屬板115x的暴露部分形成。臨時金屬板115x的頂部表面115xa的暴露部分的移除可以舉例來說經由蝕刻到預定深度。此處，導電柱115的底部部分可以通過臨時金屬板115x的剩餘部分115x'彼此連接。舉例來說，彼此間隔開的導電柱115在剩餘部分115x'的頂部表面115xb上，該頂部表面可以舉例來說是原始的臨時金屬板115x的平面或板形部分。然而導電柱115和剩餘部分115x'都是原始臨時金屬板115x的剩餘的部分，它們在本文中被論述為單獨的實體。

導電柱115中的每一個的寬度a可以例如基本上在200μm和450μm之間的範圍內，並且鄰近導電柱115之間的橫向距離b可以基本上在90μm和500μm之間的範圍內，但本發明的各方面並不限於此。另外，導電柱115中的每一個的高度c可以基本上在60μm和100μm之間的範圍內，但本發明的各方面並不限於此。當增大導電柱115中的每一個的寬度a和高度c中的至少一者時，橫向距離b也可以增大。根據半導體封裝100的配置和功能，導電柱115中的每一個的寬度a和高度c可以是不同的以便具有寬度a、橫向距離b和高度c中的一個。應注意由於導電柱115被蝕刻(例如，從一側等)，導電柱115中的每一個可具有指示此類蝕刻的形狀特性。舉例來說，由於蝕刻，導電柱115的側表面可以包括粗糙度(或粗略紋理)。並且，舉例來說，由於在導電柱115的第一端(或中心部分)處的金屬與在導電柱115的第二端處的金屬相比暴露於蝕刻劑較長時間周期，所以導電柱115的側表面可以發生傾斜。舉例來說，導電柱115可具有砂漏(或雪人)形狀、截錐形(或錐臺)的形狀、圍繞中心凸出的截短球體的形狀等。

由於導電柱115是通過蝕刻由臨時金屬板115x形成的，所以在與通過電鍍或無電極鍍覆形成導電柱115相比時可以減少處理成本和時間。應注意，雖然在本文中僅呈現了一個蝕刻後步驟，但是掩蔽和/或蝕刻步驟可以多次執行，例如，形成階梯式或多層級結構。

在形成導電柱115之後，可以移除(例如，化學剝離等)在導電柱115上剩餘的掩模圖案1。臨時金屬板115x可以由銅(cu)製成，但本發明的各方面並不限於此。另外，掩模圖案1可以由光阻劑製成，但本發明的各方面並不限於此。

如在圖3d到3f中所說明，在研磨(s12)中，填充物2形成為覆蓋具有導電柱115的剩餘部分115x'的蝕刻過的頂部表面115xb，並且剩餘部分115x'被移除。

首先，如圖3d中所說明，填充物2可以形成為覆蓋剩餘的臨時金屬板115x的蝕刻過的頂部表面115xb，並且填充導電柱115之間的空間以允許填充物2的頂部表面2b被放置成與導電柱115的頂部表面115b一樣高或者高於導電柱115的頂部表面115b。舉例來說，填充物2可以填充導電柱115中的每一個之間的空間，使得填充物2的頂部表面2b與導電柱115的頂部表面115b一樣高或者高於導電柱115的頂部表面115b。填充物2可以由絕緣材料製成，例如，舉例來說，光阻劑或環氧樹脂，但本發明的各方面並不限於此。填充物2可以多種方式中的任何一種形成(例如，旋轉塗布、噴射、浸漬、沉積、印刷、模製等)。

如圖3e中所說明，在填充物2形成之後，剩餘的臨時金屬板115x和導電柱115翻轉以允許剩餘的臨時金屬板115x安置在導電柱115和填充物2上。

在被翻轉之後，如圖3f中所說明，臨時金屬板115x的剩餘部分115x'被移除(例如，通過機械研磨和/或化學方法、使用雷射進行移除、使用流體和/或氣體的噴射進行移除等)。另外，當剩餘部分115x'被移除時，導電柱115和填充物2的相應的表面115a和2a暴露於外部。另外，通過移除臨時金屬板115x暴露於外部的導電柱115的表面115a和填充物2的表面2a可以是共面的。通過剩餘部分115x'的研磨的移除舉例來說可以使用例如金剛石研磨機或其等效物執行，但本發明的各方面並不限於此。

如圖3g和3h中所說明，在第一導電圖案的形成(s13)中，由導電材料製成的第一晶種層112s覆蓋導電柱115的表面115a和填充物2的表面2a，並且第一導電圖案112通過電鍍形成於第一晶種層112s上。

首先，如圖3g中所說明，第一晶種層112s可以形成為具有均勻的厚度以便覆蓋導電柱115的表面115a和填充物2的表面2a。第一晶種層112s可以包括銅、鈦或鈦鎢，但本發明的各方面並不限於此。第一晶種層112s可以多種方式(例如，氣相沉積、無電極鍍覆等)中的任何一種形成。

如圖3h中所說明，為了形成第一導電圖案112，多個掩模圖案(未示出)可以形成於第一晶種層112s的區域上覆蓋除了將形成第一導電圖案112的區域之外的那些區域。此類掩模圖案可以舉例來說利用光阻劑形成，但本發明的各方面並不限於此。具有預定厚度的第一導電圖案112可隨後形成，舉例來說，通過電鍍未被掩模圖案覆蓋的第一晶種層112s的區域。應注意第一導電圖案112(或導電層)可以包括多種材料中的任何一種(例如，銅、鋁、鎳、鐵、銀、金、鈦、鉻、鎢、鈀、其組合、其合金、其等效物等)，但是本發明的範圍不限於此。另外，應注意第一導電圖案112(或導電層)可以利用多種處理中的任何一個或多個形成或沉積(例如，電解電鍍、無電極鍍覆、化學氣相沉積(cvd)、濺鍍或物理氣相沉積(pvd)、原子層沉積(ald)、等離子體氣相沉積、印刷、絲網印刷、光刻等)，但是本發明的範圍不限於此。

在形成第一導電圖案112之後，移除第一晶種層112s上的剩餘的掩模圖案(例如，化學剝離等)。另外，在移除掩模圖案之後，也可以移除在未形成第一導電圖案112的區域中的第一晶種層112s(例如，通過化學蝕刻等)以將填充物2的表面2a暴露於外部。舉例來說，第一晶種層112s和第一導電圖案112可以覆蓋與圖3h中所示的相同的區域。第一導電圖案112可以通過第一晶種層112s電連接到導電柱115。另外，第一晶種層112s是用於通過電鍍形成第一導電圖案112的參考層，並且為了易於描述，以下描述將是考慮到第一導電圖案112為包括第一晶種層112s和第一導電圖案112的單層作出的。第一導電圖案112可以由銅(cu)製成，但本發明的各方面並不限於此。

圖3i說明形成導電通孔(s14)。介電層111可以形成為完全覆蓋第一導電圖案112和填充物2的表面2a，可以形成使多個第一導電圖案112暴露於外部的多個通孔111h，並且多個導電通孔113可以形成為填充通孔111h。

介電層111形成為具有預定厚度以完全覆蓋填充物2和第一導電圖案112。介電層111可以與第一導電圖案112和第一晶種層112s電絕緣。第一導電圖案112可以經配置使得它們的頂部表面112a和側表面112c由介電層111覆蓋。介電層111可以由舉例來說預浸體、累積膜、氧化矽膜、氮化矽膜、模製化合物及其等效物中的一個或多個製成，但本發明的各方面並不限於此。介電層可以包括多種介電材料中的任何一種的一個或多個層，這些介電材料例如，無機介電材料(例如，si3n4、sio2、sion、sin、氧化物、氮化物、其組合、其等效物等)和/或有機介電材料(例如，聚合物、聚醯亞胺(pi)、苯並環丁烯(bcb)、聚苯並惡唑(pbo)、雙馬來醯亞胺三嗪(bt)、模製材料、酚醛樹脂、環氧樹脂、矽酮、丙烯酸酯聚合物、其組合、其等效物等)，但是本發明的範圍並不限於此。介電層111可以使用多種處理中的任何一個或多個形成(例如，旋轉塗布、噴霧塗布、印刷、燒結、熱氧化、物理氣相沉積(pvd)、化學氣相沉積(cvd)、金屬有機化學氣相沉積(mocvd)、原子層沉積(ald)、低壓化學氣相沉積(lpcvd)、等離子體增強式化學氣相沉積(pecvd)、等離子體氣相沉積(pvd)、薄片層合、蒸發等)，但是本發明的範圍並不限於此。

多個通孔111h從介電層111的頂部表面111a向下形成，由此通過多個通孔111h使多個第一導電圖案112暴露於外部。多個導電通孔113形成為通過填充多個通孔111h電連接到第一導電圖案112。通孔111h可以多種方式中的任何一種形成(例如，雷射消融、機械消融或鑽孔、化學蝕刻等)。

多個導電通孔113可以形成為填充通孔111h，方法是通過多個通孔111h電鍍暴露於外部的多個第一導電圖案112。舉例來說，導電通孔113可以形成為通過使用第一導電圖案112作為晶種層進行電鍍來填充通孔111h。另外，導電通孔113可以通過在通孔111h和第一導電圖案112的內壁上形成通孔晶種層113s並且在通孔晶種層113s上進行電鍍形成。如上文所述，導電通孔113可以使用第一導電圖案112作為晶種層或者具有單獨的通孔晶種層113s作為參考層以用於電鍍，但本發明的各方面並不限於此。通孔晶種層113s可包括例如銅、鈦、或鈦鎢，但本發明的各方面並不限於此。應注意，通孔111h可以多種方式中的任何一種形成(例如，電鍍、無電極鍍覆、印刷、膠合等)。

圖3j說明第二導電圖案的形成(s15)。多個第二導電圖案114形成於介電層111和導電通孔113的頂部表面上以電連接到導電通孔113。

第二導電圖案114可以與第一導電圖案112相同的方式形成。舉例來說，第二導電圖案114可以通過形成第二晶種層114s以完全覆蓋介電層111的頂部表面111a和導電通孔113的頂部表面113a形成。掩模圖案可隨後形成於第二晶種層114s的區域上，使待形成第二導電圖案114的區域暴露，並且在第二晶種層114s上進行電鍍。第二晶種層114s可以舉例來說是銅層、鈦層或鈦鎢層，並且第二導電圖案114可以包括銅，但本發明的各方面並不限於此。另外，第二晶種層114s可以是用於通過電鍍形成第二導電圖案114的參考層，並且為了易於描述，以下描述將是考慮到第二導電圖案114為包括第二晶種層114s和第二導電圖案114的單層作出的。

形成於介電層111的頂部表面111a和導電通孔113的頂部表面113a上的第二導電圖案114可以通過導電通孔113電連接到第一導電圖案112。

如圖3k中所說明，在鈍化層的形成(s16)中，鈍化層116(或介電層)形成為覆蓋介電層111的頂部表面111a和第二導電圖案114。舉例來說，第二導電圖案114中的至少一者可以暴露於鈍化層116的外部。舉例來說，第二導電圖案114可以各自通過鈍化層116中的相應的開口暴露和/或多個第二導電圖案114可以通過鈍化層中的單個開口暴露。暴露於外部的第二導電圖案114可以電連接到半導體裝置121，如圖1中所示。應注意，鈍化層116可以由本文中關於介電層111描述的任何材料形成和/或可以利用本文中關於介電層111所論述的任何方法形成。

在一個實施例中，在多個第二導電圖案114之中，襯底110的頂部表面110a的中心區域中的第二導電圖案114可以暴露於外部(例如，通過鈍化層116中的一個或多個開口)，並且襯底110的頂部表面110a的外圍區域中的第二導電圖案114可以由鈍化層116覆蓋。

如圖3l中所說明，在填充物的移除(s17)中，移除填充物2以將介電層111的底部表面111b和第一導電圖案112(例如，未被導電柱115覆蓋的導電圖案112的那些部分)暴露於外部。此處，當填充物2被移除時，導電柱115的側表面115c可以暴露於外部。因而，如圖3l中所示，襯底110(或其一部分)可以通過移除填充物2形成。舉例來說，可以提供襯底110，使得彼此間隔開的導電柱115接觸第一導電圖案112的底部表面112b且電連接到第一導電圖案112的底部表面112b並且向下突出。

另外，當填充物2被移除時暴露於外部的第一導電圖案112變為待電連接到半導體裝置122的模式。在第一導電圖案112中，襯底110的底部表面110b的中心區域中的第一導電圖案112可以暴露於外部，並且襯底110的底部表面110b的外圍區域中的第一導電圖案112可以電連接到導電柱115。

參考圖1和3l，在半導體裝置的安裝(s2)中，至少一個半導體裝置120安裝為電連接到第二導電圖案114和/或第一導電圖案112，這些導電圖案相應地在襯底110的頂部表面110a或底部表面110b處暴露。舉例來說，一個或多個半導體裝置120可以安裝在襯底110的頂部表面110a上(例如，至少第一半導體裝置121)以電連接到襯底110的第二導電圖案114，安裝在襯底110的底部表面110b上(例如，至少第二半導體裝置122)以電連接到襯底110的第一導電圖案112，或者安裝在襯底110的頂部表面110a和底部表面110b這兩者上。

舉例來說，在半導體裝置的安裝(s2)中，至少一個第一半導體裝置121可以安裝在襯底110的頂部表面110a上以電連接到暴露於襯底110的頂部表面110a的第二導電圖案114，並且至少一個第二半導體裝置122可以安裝在襯底110的底部表面110b上以電連接到暴露於襯底110的底部表面110b的第一導電圖案112。第二半導體裝置122可以安裝在襯底110的底部表面110b的中心區域上並且導電柱115可以在襯底110的底部表面110b的外圍區域中向下突出。舉例來說，可以通過導電柱115中的每一個的高度c確保足以將第二半導體裝置122安裝在襯底110的底部表面110b上的豎直空間。

第一半導體裝置121可以是倒裝晶片類型半導體裸片並且可以舉例來說通過微型凸塊121a電連接到襯底110的第二導電圖案114。另外，第二半導體裝置122可以是倒裝晶片類型半導體裸片並且可以通過例如微型凸塊122a電連接到襯底110的第一導電圖案112。微型凸塊121a和122a可包括例如導電球，例如，焊料球、例如銅柱的導電柱和/或具有形成於銅柱上的焊料帽的導電柱。另外，包括接合墊的半導體裝置120可以通過線接合電連接到襯底110的第一導電圖案112或第二導電圖案114。然而，本發明並不限制半導體裝置120和導電圖案112和114中的每一個之間連接關係於本文中所公開的內容。半導體裝置120可以例如通過大規模回焊處理、熱壓縮處理和/或雷射接合處理電連接到襯底110。另外，半導體裝置120可以進一步包括提供於豎直方向上的半導體裝置。

此處，半導體裝置120可包括與半導體晶片分開的集成電路晶片。半導體裝置120可包括例如電路，例如，中央處理單元(cpu)、數位訊號處理器(dsp)、網絡處理器、功率管理單元、音頻處理器、射頻(rf)電路、無線基帶晶片上系統(soc)處理器、傳感器、專用集成電路(asic)。另外，半導體裝置120可以是例如電阻器、電容器、電感器、連接器的裝置，但本發明的各方面並不限於此。此外，半導體裝置120可以包括具有晶片的其它封裝，例如，bga封裝、引線框封裝等。

在囊封(s3)中，如圖1中所示，囊封物130形成為覆蓋(例如，部分地覆蓋、完全覆蓋等)襯底110的頂部表面110a和底部表面110b。在囊封(s3)中，第一囊封物131可以形成為覆蓋襯底110的頂部表面110a和第一半導體裝置121，並且第二囊封物132可以形成為完全覆蓋襯底110的底部表面110b和第二半導體裝置122。當第二囊封物132形成時，導電柱115的底部表面115b可以暴露於外部。

囊封物130可以形成為囊封半導體裝置120和襯底110上的除了導電柱115的底部表面115b之外的全部表面，由此保護半導體裝置120免受外部機械/電子/化學汙染或影響。應注意囊封物130也可以形成為暴露半導體裝置120中的任何一個或多個的至少頂部表面。

第一囊封物131和第二囊封物132可以是使用模具和模製框同時形成的，但本發明的各方面並不限於此。第一囊封物131和/或第二囊封物132可以包括例如預浸體、累積膜、氧化矽膜、氮化矽膜、模製化合物及其等效物中的一個或多個，但本發明的各方面並不限於此。

另外，在第一半導體裝置121安裝在襯底110的頂部表面110a上之後囊封物130的第一囊封物131可以形成為完全覆蓋第一半導體裝置121和襯底110的頂部表面110a，並且在第二半導體裝置122安裝在襯底110的底部表面110b上之後第二囊封物132可以形成為完全覆蓋第二半導體裝置122和襯底110的底部表面110b。半導體裝置120的安裝和囊封物130的形成也可以相反順序執行。

囊封物130(或囊封材料)可包括例如聚醯亞胺(pi)、苯並環丁烷(bcb)、聚苯並惡唑(pbo)、雙馬來醯亞胺三嗪(bt)、酚醛樹脂和環氧樹脂，但本發明的各方面並不限於此。舉例來說，囊封材料可以包括多種囊封或模製材料中的任何一種(例如，樹脂、聚合物、聚合物複合材料、具有填充物的聚合物、環氧樹脂、具有填充物的環氧樹脂、具有填充物的環氧丙烯酸酯、矽酮樹脂、其組合、其等效物等)。囊封物130(或囊封材料)可以多種方式中的任何一種形成(例如，壓縮模製、轉移模製、液體封裝劑模製、真空層合、糊料印刷、膜輔助模製等)。

在導電凸塊的形成(s4)中，導電凸塊140形成於導電柱115的底部表面115b上以允許導電柱115電連接到囊封物130的外部。導電凸塊140可以充當輸入和/或輸出連接以用於將半導體封裝100安裝在電子裝置的外部板上。導電凸塊140可以舉例來說，是導電柱、銅柱、導電球、焊料球或銅球，但本發明的各方面並不限於此。

由於通過上述實例製造方法製造的半導體封裝100的各個方面是通過蝕刻臨時金屬板115x以形成導電柱115而形成的，所以高效的確保了安裝半導體裝置120的空間，並且與導電柱115通過鍍覆堆疊的情況相比可以減少處理成本和時間。

另外，雖然可以描述囊封物130，但是本發明的各種實施例可以舉例來說任選地不具有囊封物或者可以也使用填充物材料。舉例來說，可以移除全部的填充物2或僅填充物2的一部分，並且在第二半導體裝置122附接到第一導電圖案112之後，第二半導體裝置122可能無法被覆蓋。或者，它可以使用填充物材料或囊封材料覆蓋。因而，可以看出本發明的囊封物132可以被整體移除或部分移除，並且如果移除的話，那麼可以使用相同類型的囊封材料或者另一類型的材料可用於覆蓋第二半導體裝置122或者以不同的程度被移除直到在填充物2被移除之前佔據的體積為止。因此，覆蓋第二半導體裝置122的實施例可以看起來如圖1中所示，佔據由囊封物132佔據的體積的某一部分，或者示出為被囊封物132佔據的體積並不填充有任何東西。

雖然已經參考某些支持的實施例描述了根據本發明的各種方面的半導體封裝及其製造方法，但是所屬領域的技術人員應理解，本發明不限於所公開的具體實施例，而是，本發明將包含落入所附權利要求書範圍內的所有實施例。