一種ic晶片的引腳擴展電路的製作方法

2023-05-19 19:26:06 1

專利名稱：：一種ic晶片的引腳擴展電路的製作方法
技術領域：
：本實用新型涉及一種模擬電路，特別的涉及一種對晶片的弓I腳進行擴展的電路。
背景技術：
：目前，隨著晶片工藝的不斷進步，各種以CPU為內核，結合各種功能模塊的soc(片上系統)晶片，在電子設備中得到了廣泛的使用，由於系統功能的繁多，需要各種輸入輸出接口，而晶片的引腳數量又受晶片製作封裝成本及系統應用時的電路布版的限制，不能隨意增加，造成在設計時引腳數不能滿足需要。若晶片需要的引腳個數較多，而每個引腳並不是簡單的一根引線，而是包括相應的靜電保護等附屬電路和連接引腳的金屬接觸窗，增加一個引腳，其附屬電路會佔用一定的晶片面積，而晶片成本與晶片面積成正比。同時在一顆晶片上引腳越多，需要採用更密集的引腳封裝規格，封裝成本也隨之上升。為了節省引腳數，目前的數據傳輸線多從並行往串行轉換，通過分時傳輸的方法，將多路並行數據轉換成一路串行數據進行傳輸，這種方式需要晶片內有串行數據轉並行數據的電路，晶片外部有並行數據轉化串行的電路，如果沒有時鐘信號線還需要時鐘恢復電路提供串並轉換所需的時鐘信號，整體電路比較複雜。另外，考慮到對於soc晶片，其包括高速數字輸入輸出接口用以與外界交換處理的數據，模擬輸入輸出引腳連接內部模數，數模轉換電路，也包括很多用於測試控制信號和功能調整及寄存器設置等的接口，這些引腳通常是傳輸低速控制信號。對這些低速的數字控制埠進行壓縮可避免時鐘信號的複雜度，目前常用的壓縮方法是通過i2c埠配置晶片內部寄存器存儲的值，寄存器的輸出即為控制信號。而這種方法需要晶片內部建有i2c接收電路及寄存器組，外部通過i2c讀寫設備來傳輸控制信號，一般由單片機系統實現，由於寄存器掉電後存儲的信號消失，每次上電都需要重新配置一次。因此所述方法對外圍設備要求較高，給用戶的使用帶來不便。
發明內容本實用新型所要解決的技術問題是提出一種對低速數字輸入信號進行壓縮的電路，減少輸入引腳個數，節省晶片面積。為解決上述技術問題，本實用新型提出了一種ic晶片的引腳擴展電路，該電路包括信號轉換單元、電壓比較單元和編碼器單元，其中，n路數字輸入信號輸入至所述信號轉換單元後，得到一路模擬信號，經一個輸入引腳輸入至電壓比較單元後，得到的數位訊號再輸入至編碼器單元的第2至2"個輸入埠，該編碼器的第1個輸入埠接地，輸出端得到為與n路數字輸入信號相同的n路數字輸出信號，其中，n為自然數。所述編碼器單元為2n線-n線優先編碼器。所述電壓比較單元包括2n-l個比較器COMP1至COMP2n-l，其中比較器的正向輸入端均輸入所述一路模擬信號，反向輸入端分別接相應的參考電壓V1至V2"-1，輸出端依次接所述編碼器單元的a2n至a2。所述信號轉換單元通過電阻及開關電路實現將n路數字輸入信號形成的2n個數值轉換為包含2"個對應電壓的一路模擬信號。所述開關電路通過反向器實現。所述開關電路通過NMOS管實現。本實用新型所述IC晶片的引腳擴展電路的有益效果在於，對於低速的數字輸入引腳，利用其單向傳輸和低速特性，可以通過添加簡單的處理電路來壓縮數據信號，合併減少輸入引腳數，節省晶片管腳，並且處理電路所帶來的對信號的延時也不影響對傳輸性能的要求。採用所述方案解決了系統晶片引腳不夠用的問題，而且相對於增加的引腳數量，在很大程度上降低了成本，具有可操作性強的優點。圖1是本實用新型具體實施方式晶片引腳擴展電路的結構框圖；圖2是本實用新型具體實施方式中對三路數字輸入信號進行轉換時的具體電路實施圖3是本實用新型具體實施方式中對三路數字輸入信號進行轉換時所述信號電壓轉換電路的另一種實施電路。具體實施方式以下根據附圖對本實用新型的具體實施方式進行詳細說明。如圖1所示為本實用新型具體實施方式晶片引腳擴展電路的結構框圖，該結構包括信號轉換單元、電壓比較單元和編碼器單元，其中n路數字輸入信號輸入至信號轉換單元後，得到一路模擬信號，經一個輸入引腳(PAD)輸入至電壓比較單元，經該電壓比較單元後輸出2n個數位訊號，再輸入至編碼器單元後得到n路數位訊號輸出，且滿足該n路數字輸出信號與該引腳擴展電路結構的n路數字輸入信號相同。其中，所述信號轉換單元通過電阻及開關電路實現將n路數字輸入信號轉換成對應的電壓，即形成一路模擬信號，且該模擬信號中包括2n個電壓值，分別與n路數字輸入信號形成的2n個數值一一對應。所述電壓比較單元包括2n-l個比較器C0MP1至COMP2n-l，其中該2n-l個比較器COMP1至COMP2n-l的正向輸入端均為所述一個輸入引腳(PAD)輸入的模擬信號，反向輸入端均為相應的參考電壓，依次用VI至V2n-l表示，其中該2n-l個電壓均位於電壓區間[O，Vdd]中，且Vl至V2n-1按照升序排列，其中VDD為電源電壓。當比較器的正向輸入端的電壓高於反相輸入端的電壓時，比較器輸出高電平，反之則輸出低電平。所述編碼器單元為二進位轉十六進位的2"線-n線優先編碼器，其輸入信號為所述電壓比較單元的2n個比較輸出，輸出為n路數字輸出信號，其中比較器COMP1的輸出連接至該2"線-n線優先編碼器的最高位輸入端a2n，比較器COMP2的輸出連接至該2n線-n線優先編碼器的第二高位輸入端a2"-l，依次，比較器COMP2n-l的輸出連接至該2n線-n線優先編碼器的第二低位輸入端a2，該2n線-n線優先編碼器的最低位輸入端al固定接至地。圖2為以11=3為例時，本實用新型按照簡化結構實施的具體電路。其中，所述信號轉換單元通過三個反相器和六個電阻實現，使輸入的三個數位訊號Djn1、Dw2、DrN3和輸出的一路模擬信號VrN滿足如表l所示的真值表。Djn1DIN2Din3VjnVIN(000)0000.875*VDDVIN(001)0010.75*VDDVIN(010)0100.625*VDD5tableseeoriginaldocumentpage6表l瑜入DjnI、Din2、DjN3與V!n對應關係其中，所述信號轉換單元的電路也不局限於如圖2所示的電路，其它只要滿足如表1所示對應關係的電路均屬於本實用新型保護的範圍，如圖3所示，由開關管Nl、N2、N3和電阻Rl、R2、R3和R4組成的電路也可實現相同的功能。所述電壓比較單元包括7個比較器COMPl至COMP7，其中，比較器的參考電壓VI至V7由電源電壓經電阻分壓得到，當比較器的正向輸入端的電壓高於反相輸入端的電壓時，比較器輸出高電平，反之則輸出低電平。選取合適的電阻值滿足以下的關係式tableseeoriginaldocumentpage6則對應於V^的八個取值V^(000)至V^(111)，比較器輸出電壓U2至a8節點)具有對應的不重複的結果。結合表l，可以得到Dwl，DIN2，DIN3與比較器輸出值(a2至a8節點)的對應關係，如表2所示tableseeoriginaldocumentpage6(110)1100.125*VDD0000001(111)11100000000表2比較器輸出電壓與輸入數位訊號對應關係七個比較器的輸出端分別接到一個標準的8線-3線優先編碼器的a2至a7輸入端，輸入端al接地，對於所述標準的8線-3線優先編碼器，有如表3所示真值表。輸入輸出ala233a4a5汪6a8blb2b30111111100000111111001000111110100000111101100000111100000000111010000000111000000000111表38線-3線優先編碼器真值表結合表2和表3可以得到Dwl二bl，DIN2=b2，DIN3=b3，即三路數字輸入信號通過編碼電路變成一路模擬信號輸入至晶片內，通過電壓比較單元和編碼器單元輸出與輸入信號一致的信號。從而實現擴展晶片輸入埠的目的。其中，值得注意的是，本具體實施方式中輸入數位訊號Dn4、DIN2、Dw3與V^的對應關係並不局限於如表1所述的對應關係，只需滿足如式(l)所示的關係式0《VIN(111)<V1<VIN(110)<V2<VIN(101)<V3<VIN(100)<V4<VIN(011)<V5<V1N(010)<V6<V1N(001)<V7<VTN(000)《VDI)(1)將V^用十進位表示時，式(1)則為式(2):0《VIN(7)<V1<VIN(6)<V2<VIN(5)<V3<VIN(4)<V4<VIN(3)<V5<VN(2)<V6<VIN(1)<V7<VIN(0)《VDI)(2)當輸入信號由三路數字輸入信號擴展至如圖1所示的n路時，則式(l)相應擴展為式(3):0《VIN(2n-l)<Vl<VIN(2n-2)<V2<VIN(2n-3)<V3<VIN(2n-4)<V4<……<V2n-2<VIN(l)<V2n-1<VIN(0)《VDD(3)以上內容是結合具體的優選實施方式對本實用新型所作的進一步詳細說明，不能認定本實用新型的具體實施只局限於這些說明。對於本實用新型所屬
技術領域：
的普通技術人員來說，在不脫離本實用新型構思的前提下，還可以做出若干簡單推演或替換，都應當視為屬於本實用新型的保護範圍。權利要求1、一種IC晶片的引腳擴展電路，其特徵在於，該電路包括信號轉換單元、電壓比較單元和編碼器單元，其中，n路數字輸入信號輸入至所述信號轉換單元後，再經一個輸入引腳輸入至電壓比較單元，該電壓比較單元的輸出信號再輸入至編碼器單元的第2至2n個輸入埠，該編碼器單元的第1個輸入埠接地、n個輸出端作為所述引腳擴展電路的輸出端，其中，n為自然數。2、根據權利要求1所述的引腳擴展電路，其特徵在於，所述編碼器單元為2n線-n線優先編碼器。3、根據權利要求1所述的引腳擴展電路，其特徵在於，所述電壓比較單元包括2n-l個比較器COMPl至COMP2n-l，其中比較器的正向輸入端均輸入所述一路模擬信號，及向輸入端分別接相應的參考電壓VI至V2n-1，輸出端依次接所述編碼器單元的a2"至a2。4、根據權利要求1所述的引腳擴展電路，其特徵在於，所述信號轉換單元通過電阻及開關電路實現將n路數字輸入信號形成的2n個數德轉換為包含2n個對應電壓的一路模擬信號。5、根據權利要求4所述的引腳擴展電路，其特徵在於，所述開關電路通過反向器實現。6、根據權利要求4所述的引腳擴展電路，其特徵在於，所述開關電路通過NMOS管實現。專利摘要本實用新型公開了一種IC晶片的引腳擴展電路，該電路包括信號轉換單元、電壓比較單元和編碼器單元，其中，n路數字輸入信號輸入至所述信號轉換單元後，得到一路模擬信號，經一個輸入引腳輸入至電壓比較單元後，得到的數位訊號再輸入至編碼器單元的第2至2n個輸入埠，該編碼器的第1個輸入埠接地，輸出端得到為與n路數字輸入信號相同的n路數字輸出信號。該電路結構擴展了系統晶片引腳，而且相對於增加的引腳數量，在很大程度上降低了成本，具有可操作性強的優點。文檔編號G06F15/76GK201402460SQ200920130168公開日2010年2月10日申請日期2009年2月13日優先權日2009年2月13日發明者劉俊秀,劉敬波,方尚俠,嶺石,胡江鳴申請人:深圳艾科創新微電子有限公司