有源尋址顯示器的驅動方法和裝置的製作方法

2023-05-20 12:41:41

專利名稱：有源尋址顯示器的驅動方法和裝置的製作方法
技術領域：
本發明一般地涉及電子顯示器，更具體地說是涉及用於驅動有源尋址、均方根(rms)響應顯示系統以降低存儲器要求和功率消耗的方法和裝置。
直接多路復用的rms響應電子顯示器的一個例子，是眾所周知的液晶顯示器(LCD)。在這種顯示器中，一向列液晶材料被置於兩個平行的玻璃板之間-在這些玻璃板與液晶材料相接觸的的每一個表面上都有電極。這些電極通常在一個板上被排列成垂直的列，而在另一個板上被排列成水平的行，以在列和行電極重疊的地方驅動一個圖象元素(象素)。高信息內容的顯示器，例如在可攜式膝上型計算機中用作監視器的顯示器，要求大量的象素以形成任意的圖形信息。具有480行和640列即307，200個象素的矩陣LCD，今天被廣泛地應用在計算機中，且預計具有上百萬個象素的矩陣LCD不久也將出現。
在所謂的rms響應顯示器中，象素的光學狀態基本上響應於加在象素上的電壓，即加在象素相對電極上的電壓差，的平方。LCD具有固有的時間常數，該時間常數表徵了象素的光學狀態在該光學狀態已經通過改變加到象素上的電壓而得到改變之後返回到平衡狀態下所需的時間。近來的技術進展已經產生了其時間常數接近很多視頻顯示器中採用的幀周期(大約16.7毫秒)的LCD。這樣短的時間常數使LCD能夠進行迅速的響應，且對於在顯示的圖象沒有顯著的模糊的情況下描述運動是特別有利的。
一種有源尋址方法通常被用於優化視頻信息顯示器所用的LCD的對比度。在通常採用的有源尋址方法中，由圖象的幀所組成的視頻信息構成了發送到顯示系統的一系列行圖象值。各個圖象值代表了將要出現在顯示器的一個象素上的圖象象素的一個值(在黑白顯示器中為灰度值，灰度系統)。該有源尋址方法連續地用包括周期脈衝串的信號對行電極進行驅動，該脈衝串具有與該幀周期相對應的公共周期T。該行信號獨立於所要顯示的圖象且最好是正交和歸一的，即正交歸一的。術語正交指的是如果加到行之一上的信號的幅度與加在另一行上的信號的幅度相乘，該積在幀周期上的積分值為零。術語歸一指的是所有的行信號都具有相同的在幀周期T上積分的rms電壓。
有源尋址的一個問題在於每秒所需的大量的計算。例如，具有480行和640列且幀速率60幀/秒的灰度顯示器所要求的計算為接近100億/秒。目前通常得到的採用有源尋址的顯示器系統具有兩組視頻圖象存儲器，且都能夠存儲480乘640圖象值，其每一個圖象值通常為一個八位值。這些存儲器組中的一個被用於將圖象值幀組成行，而第二組存儲器被用作圖象值源-其中圖象值在幀周期中保持為常數。這種恆定的列信息對於避免圖象的抖動和模糊是重要的。雖然藉助今天的技術可以以所述速率進行計算，但至今所提出的用於計算引擎的結構還沒有得到優化以減小存儲器要求。該存儲器要求問題對於便攜應用-其中過度的存儲器導致了過度的功率要求、更大的部件以及存儲器的更高的成本-是非常重要的。過度的功率要求對於諸如便攜計算機的便攜應用是特別重要的，因為其大小和電池壽命是第一位的設計考慮。
因此，所需要的，是用於以適當的方式控制和驅動有源尋址顯示器以減小存儲器要求進而減小圖象處理系統的功率消耗和尺寸的方法和裝置。
在本發明的第一方面，顯示系統處理一個輸入信號以產生圖象。該輸入信號包括相繼的數據幀，每一個幀都限定了相繼發送的多行圖象值。這些行具有行方向。該顯示系統包括有源尋址顯示器、視頻存儲器、控制器、計算引擎、第一驅動器元件、以及第二驅動器元件。
該有源尋址顯示器用於顯示圖象並具有多個第一電極和多個第二電極，這兩種電極在形成象素的交點處彼此相交。多個第二電極沿著與行方向相對應的方向。該視頻存儲器包括單行緩存器和單幀緩存器。單行緩存器與輸入信號耦合併用於累加存儲行-它包括多行相繼發送的圖象值之中的一行。該單幀緩存器與單幀緩存器耦合，並用於存儲包括多個存儲行的數據幀。控制器與視頻存儲器耦合。在存儲行被完全存儲到所述單行緩衝器之後，該控制器將存儲行從所述單行緩存器傳送到所述單幀緩存器中，並在一個時隙中產生具有至少M個值的預定圖象獨立函數。計算引擎與該控制器和視頻存儲器耦合。該計算引擎計算該時隙期間的圖象相關輸出信號。該圖象相關輸出信號具有N個值。該N個值中的每一個都是從預定的圖象獨立函數和N組圖象值之一確定的。該計算引擎從存儲在所述單幀緩存器中的多個存儲行中的不同行讀取N組圖象值中的每一組。第一驅動器元件與該控制器和有源尋址顯示器相耦合。在該時隙期間，第一驅動電路產生M個第一電壓-這些電壓被耦合到M個第一電極。這M個第一電壓之每一個都與至少M個值之一成比例。第二驅動器元件與計算引擎和有源尋址顯示器耦合。在該時隙期間，第二驅動器元件產生N個第二電壓-這N個第二電壓被耦合到N個第二電極。N個第二電壓的每一個都與N個值之一成比例。
在本發明的第二方面，一種顯示系統處理輸入信號以產生圖象。該輸入信號包括相繼的數據幀-這些數據幀限定了相繼發送的多列圖象值。該顯示系統包括一個有源尋址顯示器、一個視頻存儲器、一個控制器、一個計算引擎、一個行驅動器元件、以及一個列驅動器元件。
該有源尋址顯示器用於顯示圖象並具有多個行電極和多個列電極-這兩種電極在形成象素的交點處彼此相交。該視頻存儲器用於存儲數據幀並包括一個單列緩存器和一個單幀緩存器。該單列緩存器與輸入信號耦合併用於累加存儲列-該列包括多個相繼發送的圖象值列之一。該單幀緩存器與該單列緩存器耦合併用於存儲包括多個存儲列的數據幀。該控制器與該視頻存儲器耦合。該控制器在來自相應存儲列的圖象值沒有被從所述單幀緩存器讀出時以及在存儲列被完全存儲在所述單列緩存器之後，將存儲列從所述單列緩存器傳送到所述單幀緩存器。該控制器產生預定的圖象獨立函數-它在一個時隙期間具有至少M個值。該計算引擎與該控制器和視頻存儲器耦合。該計算引擎在時隙期間計算一個圖象相關輸出信號。該圖象相關輸出信號具有N個值。這N個值之每一個都是從預定的圖象獨立函數和N組圖象值之一確定的，且其中所述計算引擎從存儲在單幀緩存器中的多個存儲列中的不同列讀出N組圖象值中的每一組。該行驅動器元件與該控制器和有源尋址顯示器耦合。該行驅動器電路產生M個行電壓-它們被耦合到M個行電極。M個行電壓中的每一個都與該時隙期間的M個值之一成比例。該列驅動器元件與計算引擎和有源尋址顯示器耦合。列驅動器元件產生N個列電壓-這些電壓耦合到N個列電極。在該時隙期間N個列電壓中的每一個都與N個值之一成比例。
在本發明的第三方面，一種方法被用在一種電子裝置中-該裝置處理一個輸入信號以在一個有源尋址顯示器上產生一個圖象。該輸入信號包括一數據幀-該數據幀限定了相繼發送的多行圖象值。該多個相繼發送的行具有一個行方向。該方法包括累加、傳送、產生、讀出、計算、重複、產生第一電壓以及產生第二電壓的步驟。
在累加步驟中，包括相繼發送的多行圖象值之一的一個存儲行在一個單行緩存器中得到累加。在產生步驟中，在一個時隙期間產生出一個預定的圖象獨立函數-它具有至少M個值。在讀出步驟中，從存儲在該單幀緩存器中的多個存儲行之一讀出多個圖象值。在計算步驟中，在時隙期間計算出圖象相關輸出信號的N個值之一。各個N個值都是從預定圖象獨立函數和在讀出步驟中讀出的多個圖象值確定的。在重複步驟中，在該時隙期間讀出和計算步驟被重複N次，對於每一次重複都使用多個存儲行中的不同的一行。在產生第一電壓的步驟中，在該時隙期間產生出M個第一電壓-這些電壓被耦合到有源尋址顯示器的M個第一電極。M個第一電壓之每一個都與預定圖象獨立函數的至少M個值之一成比例。在產生第二電壓的步驟中，在該時隙期間產生出N個第二電壓-這些電壓被耦合到具有與該行方向對應的方向的有源尋址顯示器的N個第二電極。N個第二電壓之每一個都與N個值中的一個成比例。
在本發明的第四方面，一種電子裝置包括微型計算機、外殼、以及顯示系統。該微型計算機用於發送包括相繼的數據幀的輸入信號，每一個幀限定了相繼發送的多行的圖象值。這多個相繼發送的行具有一個行方向。該外殼與該微型計算機耦合，以支撐並保護該微型計算機和顯示系統。該顯示系統與微型計算機耦合併處理該輸入信號以產生一個圖象。該顯示系統包括有源尋址顯示器、視頻存儲器、控制器、計算引擎、第一驅動器元件、以及第二驅動器元件。
該有源尋址顯示器用於顯示圖象並具有多個第一電極和多個第二電極-這些電極在形成象素的交點處彼此相交。這多個第二電極沿著與該行方向相應的方向。該視頻存儲器包括一個單行緩存器和一個單幀緩存器。該單行緩存器與該輸入信號耦合併用於累加一個存儲行-該行包括相繼發送的多行圖象值之一。該單幀緩存器與該單幀緩存器耦合併用於存儲包括多個存儲行的一幀數據。該控制器與該視頻存儲器耦合。在所述存儲行被完全存儲在所述單行緩存器之後該控制器將該存儲行從所述單行緩存器傳送到所述單幀緩存器，並在一個時隙期間產生一個預定的圖象獨立函數-該函數具有至少M個值。該計算引擎與該控制器和該視頻存儲器耦合。該計算引擎在該時隙期間計算一個圖象相關輸出信號。該圖象相關輸出信號具有N個值。這N個值中的每一個都是從該預定圖象獨立函數和N組圖象值之一確定的。該計算引擎從存儲在所述單幀緩存器中的多個存儲行中的不同的存儲行讀出這N組圖象值中的每一組。該第一驅動器元件與控制器和有源尋址顯示器耦合。在該時隙期間，第一驅動電路產生M個第一電壓-這些電壓被耦合到M個第一電極。M個第一電壓中的每一個都與至少M個值中的一個成比例。該第二驅動器元件與該計算引擎和有源尋址顯示器耦合。在該時隙期間，第二驅動器元件產生N個第二電壓-這些電壓被耦合到N個第二電極。N個第二電壓中的每一個與N個值中的一個成比例。


圖1是常規液晶顯示器的一個部分的正視剖視圖。
圖2是沿著圖1的常規液晶顯示器的部分的行2-2的橫截面圖。
圖3是根據本發明的最佳實施例的Walsh函數的8×8矩陣。
圖4描述了與圖3的根據本發明的最佳實施例的Walsh函數相對應的驅動信號。
圖5是根據本發明的最佳實施例的顯示系統的電子框圖。
圖6是根據本發明的最佳實施例的顯示系統的處理系統的電子框圖。
圖7是根據本發明的第一替換實施例的顯示系統的電子框圖。
圖8是根據本發明的最佳實施例和替換實施例的處理系統的一個rms校正因子計算器的電子框圖。
圖9是根據本發明的最佳和替換實施例的處理系統的計算引擎的電子框圖。
圖10是根據本發明的最佳和替換實施例的處理系統的控制器的電子框圖。
圖11是根據本發明的最佳和替換實施例的個人計算機的電子框圖。
圖12是根據本發明的最佳和替換實施例的個人計算機的正視剖視圖。
圖13是描述根據本發明的最佳和第一替換實施例的操作和裝載的流程圖。
圖14是描述根據本發明的最佳和替換實施例的rms校正因子計算器的操作的流程圖。
圖15是流程圖，描述了根據本發明的最佳和替換實施例的計算引擎的操作。
以下更詳細地描述根據本發明的最佳和替換實施例的一種顯示處理系統-其中該顯示處理系統驅動一個顯示器，該顯示器具有多個第一電極和多個第二電極以顯示一個圖象-該圖象以由圖象值行組成的相繼幀的形式被發送到顯示處理系統，其中這些行的方向(行或列)與第二電極的方向相對應。在多個時隙的每一個期間，第一電極受到預定圖象獨立信號的驅動且第二電極受到一個圖象相關信號的驅動。在各個時隙期間，該圖象相關信號具有多個值-每一個值用於一個第二電極。根據本發明的最佳和替換實施例的、在下面所描述的獨特體系結構，只根據一行的發送圖象值來計算出該圖象相關信號的各個值，這減小了圖象值存儲器要求和顯示處理系統的互連要求。
參見圖1和2，常規液晶顯示器(LCD)100的一部分的正視和剖視圖，顯示了第一和第二透明基底102、206-它們之間有一個用液晶材料202所填充的空間。一個周邊密封器204防止該液晶材料從LCD100中洩漏。LCD100進一步包括多個透明電極，包括位於第二透明基底206上的行電極106和位於第一透明基底102上的列電極104。在列電極104與行電極106相重疊的每一點，諸如重疊點108，加到重疊的電極104、106上的電壓能夠控制它們之間的液晶材料202的光學狀態，從而形成可控圖象元素(象素)。雖然LCD是根據本發明的最佳實施例的最佳顯示元件，可以理解的是也可以採用其他類型的顯示元件，只要這些其他類型的顯示元件具有類似於LCD的rms響應的、響應於加到各個象素上的電壓的平方的特性。
參見圖3和4，其中顯示了根據本發明的最佳實施例的Walsh函數300的8×8(三階)矩陣和相應的Walsh波400。Walsh函數是正交的且最好被用於一種有源尋址顯示器系統中，如在上述的本發明背景部分中描述的。當用於這種顯示系統中時，具有由Walsh波400表示的電平的電壓被唯一地加到LCD100的選定的多個電極上。例如，Walsh波404、406和408可分別被加到第一(最上邊的)、第二、和第三行電極106上，依此類推。以此方式，各個Walsh波400可以被唯一地加到相應的一個行電極106上。較好地是在LCD應用中不採用Walsh波402，因為Walsh波402可能以不希望的直流電壓偏置LCD。
應該注意的是，Walsh波400的值在各個時隙T期間是恆定的。八個Walsh波400的時隙T的持續時間，是從開始410至結束412的Walsh波400的整個一個周期的持續時間的八分之一。當Walsh波被用於對一個顯示器進行有源尋址時，Walsh波400的一個完整周期的持續時間被設定為等於該幀持續時間，即接收用於控制LCD100的所有象素108的完整的一組數據的時間。
八個Walsh波400能夠唯一地驅動多至八個行電極106(如果不用Walsh波402則為七個)。應該理解的是，實際的顯示器具有更多的行。例如，具有480行和640列的顯示器今天被廣泛地用於膝上型計算機。由於可以得到由2的冪所確定的完整的Walsh函數矩陣組，且由於正交要求不允許一個以上的電極受到各個Walsh波的驅動，所以需要512×512(29×29)個Walsh函數矩陣來驅動具有480個行電極106的顯示器。在此情況下，時隙T的持續時間為幀持續時間的1/512。480個Walsh波將被用來驅動480個行電極106，而其餘的32個將不被使用，較好地是包括具有直流偏置的第一Walsh波402。
參見圖5，根據本發明的最佳實施例的顯示系統500的電子框圖包括多個處理系統510，而這些處理系統510與數據輸入線508耦合-較好地是八位寬的，以接收包括所要顯示的相繼數據幀的輸入信號。該相繼的數據幀限定了圖象值，而這些圖象值被分成多行。根據本發明的最佳實施例，這些行是圖象值的垂直掃描或列。該相繼的數據幀包括640個行，每一個行都包括480個串行發送的圖象值。LCD100為常規設計的並具有水平地橫過LCD100的480個行電極(以下稱為第一電極)和兩組列電極(以下稱為第二電極)。應該理解的是，這些行的圖象值具有縱向或列方向-該方向對應於第二組電極。各組第二電極從邊緣(上或下)縱向地幾乎延伸到顯示器501的中心，各個第二(列)電極因而與第一(行)電極的一半相交。這種常規電極設置減小了各個處理系統所處理的計算量，並以簡單和低成本的方式改進了現有技術以及根據本發明的最佳實施例的顯示系統500中的有源尋址顯示器的顯示系統的對比度和最大幀速率。第二顯示電極的這種排列方式在下面被稱為分離第二電極。為了降低各個處理系統510的計算要求，LCD100已經被分成八個區511，每一個都由一個處理系統510進行服務，且每一個都包含160個列電極104和240個行電極106。應該理解的是，本發明的最佳實施例中所需的Walsh矩陣是28×28(256×256)大小的，因而時隙T為幀周期的1/256。
處理系統510由圖象相關(列)輸出行512-最好是八位寬的-耦合到數字模擬轉換器(DAC)502(諸如Sony公司製作的CXD1178Q DAC)，以將圖象相關(列)輸出行512上的數字輸出信號轉換成相應的模擬第二(列)驅動信號。DAC502與一個模擬類型的第二(列)驅動元件504(諸如Seiko Epson公司製作的SED1779DOA型)相耦合，用於以該模擬第二(列)驅動信號對LCD100的第二(列)電極104進行驅動。處理系統510中的兩個還由圖象獨立(行)輸出線514耦合到數字型的第一(行)驅動元件506(諸如Seiko Epson公司製作的SED1704驅動器)相耦合，以藉助預定的Walsh信號組來驅動LCD100的上和下部分的第一(行)電極106。應該理解的是，其他類似的部件也可以被用於DAC502、第二(列)驅動元件504、以及第一(行)驅動元件506。
第二(列)和第一(行)驅動元件504、506在時隙T的持續時間裡接收並存儲一批驅動電平信息-這些信息是用於各個第二(列)和第一(行)電極104、106的。第二(列)和第一(行)驅動元件504、506隨後根據接收到的驅動電平信息而依次同時施加並保持第二(列)和第一(行)電極104、106的每一個的驅動電平，直到下一批-例如與下一個時隙T對應的一批-被第二(列)和第一(行)驅動元件504、506所接收。以此方式，所有第二(列)和第一(行)電極104、106的驅動信號的轉移都是彼此基本上同步進行的。
參見圖6，根據本發明的最佳實施例的顯示系統的處理系統510之一的電子框圖包括一個控制器622、一個視頻存儲器640、一個圖象相關輸出計算器650、以及一個圖象獨立函數移位寄存器614。視頻存儲器640包括行緩存器602和幀緩存器608。數據輸入線508與行緩存器602耦合。行緩存器602通過一個時序信號639而與控制器622耦合。該行緩存器用於接收來自單數據幀行的240個串行發送圖象值、存儲這240個圖象值、並在一條並行總線633上輸出這240個圖象值。應該理解的是，行緩存器602所存儲的是由480個圖象值組成的整個的一行的一部分-因為處理系統510處理的是用於顯示器100的圖象值的一個塊511，因而也可以被稱為部分單行緩存器602。時序信號639提供了與發送的圖象值的同步。該行緩存器602包括常規輸入電路、常規計數器、常規隨機存取存儲器(RAM)、常規控制邏輯、以及常規移位寄存器元件-這些元件具有足夠但不過度的尺寸，且這些裝置以常規方式彼此耦合以提供所述的接收、存儲和傳送單行圖象值的功能。應該理解的是，在某些顯示系統500中，輸入信號可以是模擬的，在此情況下顯示系統500也可以包括模擬數字轉換器，以產生耦合到行緩存器602的數位訊號。
並行總線633將行緩存器602耦合到幀緩存器608，用於在已經接收到完整行的圖象值時將該行圖象值傳送到幀緩存器608，並用於從前面的數據幀中擦除傳送到幀緩存器608中的相應行的圖象值。並行總線633是240×8位寬的總線。幀緩存器608是具有對於存儲160行的240個圖象值來說足夠但不過分的存儲位置的RAM，並由常規存儲器、輸入端、輸出端、以及尋址元件構成，而這些存儲器、尋址元件、輸入端和輸出端被適當地結合起來以便以常規方式進行圖象值行的並行輸入和輸出。應該理解的是，幀緩存器608所存儲的是640行的單完整幀的一部分，因為處理系統500所處理的是用於顯示器100的圖象值的一個塊511，因而該單幀存儲器608也可以被稱為部分單幀緩存器608。
控制器622由一條控制總線624耦合到行緩存器602和幀緩存器608，用於控制行緩存器602和幀緩存器608的操作。控制器622進一步地由控制總線624耦合到圖象獨立函數移位寄存器614，用於控制圖象獨立函數移位寄存器614的操作。控制器622由一個圖象獨立函數總線635耦合，以將控制器622所產生的預定圖象獨立函數傳送到圖象獨立函數移位寄存器614。圖象相關輸出計算器650包括一個rms校正因子計算器632、一個校正因子緩存器601、以及一個計算引擎610。控制器622進一步地被控制總線624，通過一個時序信號637，並通過一個虛值信號656，耦合到計算引擎610，以控制計算引擎610的操作。控制器622還被控制總線624耦合到rms校正因子計算器632以控制rms校正因子計算器632，並通過時序信號639進行耦合以提供與數據輸入線508上的輸入信號同步的圖象值。rms校正因子計算器632還被耦合到數據輸入線508，以接收圖象值行從而確定各行的校正因子，如以下結合圖7所描述的。校正因子緩存器601通過一個第一校正因子信號607耦合到rms校正因子計算器632，以接收並存儲rms校正因子計算器632為各行確定和傳送的校正因子。控制器622進一步地被控制總線624耦合到校正因子緩存器601，以控制校正因子緩存器601。對於一個幀周期，各個校正因子被存儲在校正因子緩存器601中，而校正因子緩存器601存儲有與160個最近接收的圖象值行相對應的160個校正因子。校正因子緩存器601通過一個第二校正因子信號609而被耦合到圖象獨立函數移位寄存器614，以將一個校正因子傳送到計算引擎610。
幀緩存器608中的圖象值被控制器622組成塊，各個塊基本上對應於由單一組第二電極104所控制的所有象素108，該組的大小是根據本發明確定的，且第二電極104位於由處理系統510提供服務的區域511中。該塊的大小為160行，每一行由240個圖象值組成，如上面所述的。控制器622控制著行緩存器602和幀緩存器608的操作，以轉換並存儲一個數據幀內許多塊中的一個預定塊的圖象值。當該預定塊中的一整行圖象值在數據輸入線508上得到發送時，控制器622控制行緩存器602以將存儲在行緩存器602中的圖象值傳送到幀緩存器608中與所發送的圖象值行相對應的預定行位置處。
幀緩存器608被一個並行數據總線630耦合到計算引擎610，用於計算各個Walsh信號時隙T中驅動第二電極104的值。並行數據總線630足夠地寬，以同時發送用於實質上所有的象素108的圖象值-這些象素108受到單一組第二電極104控制並位於處理系統510所服務的LCD100的區域511之內。例如，在服務240行並具有八位象素值的處理系統510中，並行數據總線630必須具有一千九百二十(1920)個並行通路。
圖象獨立函數移位寄存器614的作用，是從控制器622接收與處理系統510在各個時隙T中所服務的第一電極相對應的Walsh函數值。當接收到圖象獨立函數總線635上在時隙T中的Walsh函數值之後，圖象獨立函數移位寄存器614隨後將接收到的時隙T中的Walsh函數值傳送到計算引擎610，以用於計算該時隙的圖象相關信號。該圖象獨立函數移位寄存器614還以一個速率驅動圖象獨立輸出線514-該速率由控制器622根據本發明的最佳實施例並藉助與處理系統510在時隙T中最初服務相對應的Walsh函數值進行控制。該圖象獨立函數移位寄存器614較好地是常規240×1位串行輸入/並行輸出移位寄存器。該圖象獨立函數移位寄存器614簡單得足夠使它能夠作為替換方式而被包含在控制器622中，特別是在採用高度集成的電路的實施例中。
計算引擎610通過並行傳輸總線636而與圖象獨立函數移位寄存器614耦合，以將Walsh函數值傳送到計算引擎610。該並行傳輸總線636必須足夠地寬，以為處理系統510所服務的每一個第一電極傳送一位的Walsh函數值。例如，在為240個第一電極提供服務的處理系統510中，該並行傳輸總線636必須具有240個並行通路。應該理解的是，儘管Walsh函數是較好的，但計算引擎610還可以採用其他的正交函數來進行計算。計算引擎610在各個時隙期間計算具有160個值的圖象相關信號。這160個值每一個都被用於驅動一個第二電極，並由存儲在幀緩存器608中的一行圖象值、存儲在校正因子緩存器601中的一個校正因子、以及時隙T中的Walsh函數(圖象獨立函數)確定。該校正因子是基於相應的一行圖象值的。因此計算引擎610在各個時隙中進行160行圖象相關值的計算，各個值只與一行圖象值有關。計算引擎610的操作和結構，將在下面得到更為詳細的描述。控制器622對各行圖象值至幀緩存器608中的存儲進行控制，從而使各行的存儲在兩個圖象相關信號的值的相繼的值計算之間進行，而不在涉及相應行的圖象值的值計算的行讀出操作部分期間-其中相應的圖象值行被從幀緩存器608中讀出-進行。控制器622進一步地被耦合到幀同步線路638和時鐘線路642，以從一個數據幀源(例如個人計算機的處理器)分別接收幀同步和時鐘信號。
應該理解的是，在計算引擎610根據圖象值中的一行進行圖象相關值計算時，圖象值是穩定的，因為圖象行是在圖象值計算之間得到存儲的。根據本發明的最佳實施例的存儲和計算體系結構，避免了圖象模糊和對比度的損失-而這些情況在圖象值沿著與行方向正交的方向得到更新的情況下是可能發生的。在現有技術顯示系統中，圖象值水平行是以圖象值水平行的形式接收的，且圖象相關信號被正交地施加到顯示器的列電極，對比度的降低和模糊是通過採用兩個完全的幀緩存器來避免的，並在從一個幀緩存器進行讀出的同時對第二個幀緩存器進行寫入。在現有技術顯示系統中這樣做，是為了避免圖象值的改變，而這種改變只在這種現有技術系統中只採用了一個幀緩存器時才發生，因為接收了圖象值行的不兼容的「方向」且圖象值被從該幀緩存器中讀出以計算圖象相關信號值。根據本發明的最佳實施例所描述的獨特的體系結構，通過以多行的形式將這些圖象值存儲在幀緩存器608中並計算一個圖象相關輸出信號-該信號的每一個值都與一行圖象值相關，實質上將視頻存儲器需求減少為行緩存器602和幀緩存器608。根據本發明的最佳實施例中所描述的這種獨特的體系結構，為單幀緩存器608採用了並行的行輸入和輸出，從而比現有技術的系統更加簡化了視頻存儲器的互連，而在現有技術的系統中圖象值至幀存儲器的輸入是沿著與圖象值從幀存儲器的輸出方向正交的方向。
參見圖7，根據本發明的第一替換實施例的顯示系統700的電子框圖包括與一個數據輸入線508-較好地是八位寬的-耦合的多個處理系統510，用於接收包括所要顯示的相繼的數據幀的輸入信號。該相繼的數據幀限定了圖象值，而這些圖象值被分成行。根據本發明的第一替換實施例，這些行是圖象值的水平掃描或行。該相繼的數據幀包括480行，每一行都由640個串行發送的圖象值組成。LCD701是利用常規顯示器設計和製作技術製成的並具有640個在LCD701上沿著縱向延伸的列電極(以下稱為第一電極)和兩組行電極(以下稱為第二電極)。應該理解的是，該行圖象值具有與第二組電極對應的水平或行方向。各組第二(行)電極水平地從一個邊緣(左或右邊)幾乎延伸到顯示器503的中心，各個第二(行)電極因而與第一(列)電極的一半相交。這種分離第二電極設置，以簡單而低成本的方式，減小了各個處理系統所進行的計算量並改善了顯示系統700的對比度和最大幀速率。為了減小處各理系統510的計算要求，LCD701已經被分成六個區711，每一個區都由處理系統510之一提供服務，且每一個區都包含160個行電極106和320個列電極104。應該理解的是，本發明的最佳實施例中所需的Walsh矩陣是29×29(512×512)大小的，因而時隙T為幀周期的1/512。
處理系統510被圖象相關(行)輸出線路512-較好地是八位寬的-耦合到視頻數字模擬轉換器(DAC)502(與Sony公司製作的CXD1178QDAC類似)，用於將處理系統510的數字輸出信號轉換成相應的模擬第二(行)驅動信號。DAC502與模擬型的第二(行)驅動元件504(諸如Seiko Epson公司製作的SED1779DOA驅動器)耦合，用於藉助模擬行驅動信號來驅動LCD100的第二(行)電極106。處理系統510中的兩個還通過第一(列)輸出線路514耦合到數字型的第一(列)驅動元件506(與Seiko Epson公司製作的SED1704驅動器類似)，用於藉助預定的Walsh函數信號組來驅動LCD701的左和右部分的第一(列)電極104。應該理解的是，也可以用其他的類似部件來作為DAC502、第二(行)驅動元件504、以及第一(列)驅動元件506。
第二(行)和第一(列)驅動元件504、506在時隙T的持續時間(圖4)中接收並存儲用於各個第二(行)和第一(列)電極104、106的一批驅動電平信息。第二(行)和第一(列)驅動元件504、506隨後根據接收到的驅動電平信息而基本同時施加和保持用於各個第二(行)和第一(列)電極104、106的驅動電平，直到第二(行)和第一(列)驅動元件504、506接收到下一批-例如與下一個時隙T對應的一批。以此方式，驅動信號對於所有第二(行)和第一(列)電極104、106的轉移都是基本上彼此同步進行的。
應該理解的是，通過修正處理系統510中採用的裝置和總線的尺寸，上述結合圖6描述的相同的處理系統510，可以被用於顯示系統700。該描述在其他方面保持不變。行緩存器602此時是160圖象值乘八位的緩存器，幀緩存器此時是160行的320圖象值乘八位的緩存器，且圖象獨立函數移位寄存器614此時是320乘一位的移位寄存器。並行數據總線630此時是160乘八或1280位寬的總線，且並行數據總線630此時是320乘八或2560位寬的總線，且並行傳輸總線636此時是320位寬的總線。根據本發明的第一替換實施例而在rms校正因子計算器632和計算引擎610中需要進行的類似的大小改變，在以下進行更詳細描述中，對於本領域的技術人員來說，是顯而易見的。
還應該理解的是，根據本發明的第一替換實施例的顯示系統700，當要提供大(例如480行和640列的)顯示系統且不提供也不能得到經濟改變以提供成行(而不是列)的圖象值輸入信號時，可以是所希望的設計選擇。一個例子是這樣一種情況-其中產生串行數據信號的設備已經大量存在且不能被經濟地改變以產生具有列格式的圖象值。當涉及的是較小的顯示系統(例如240乘320列)時，可能不需要分離電極顯示板就可實現所希望的幀速率和對比度，從而能夠將第一電極選為行或列電極，並允許在此描述的根據本發明的最佳和替換實施例的獨特的體系結構-其中圖象相關信號的每一個值都是只由一行圖象值確定的，且其中圖象相關信號被施加到與該輸入數據線的方向相應的顯示電極組上。
參見圖8，根據本發明的最佳和替換實施例的處理系統510的rms校正因子計算器632的電子框圖包括數據輸入線508，用於接收包括所要顯示的相繼的數據幀的輸入信號；控制總線624，用於控制該rms校正因子計算器632；以及，時序信號639。對於採用+1表示完全「斷開」的象素並用-1表示完全「導通」的象素並採用只具有值+1和-1的Walsh函數的顯示器，該顯示器的各行的校正因子為1NN-i=1NIi2,---(1)]]>其中N是第一電極的實際數目且Ii是該行的第i個圖象值的值。
對於具有範圍0-255的八位象素值進行調節，且假定有240個實際第一電極，公式(1)變為1240240-i=1240(Ii-127.5127.5)2,---(2)]]>該公式簡化為1127.5240255i=1240Ii-i=1240Ii2,---(3)]]>又進一步簡化成255i=1240Ii-i=1240Ii21975---(4)]]>這是rms校正因子計算器632的函數，用於從通過數據輸入線508到達的數據計算各行的校正因子。計算出的每一個rms校正因子都對應於一行圖象值，並還對應於圖象相關信號的一個值(因而也對應於第二電極之一)，並被傳送到校正因子緩存器601以進行臨時存儲並隨後被傳送到計算引擎610。在計算引擎610中，各個rms校正因子，按照常規尋址技術，與圖象和Walsh函數值之積的和相結合，如以下結合圖9所描述的。該rms校正因子的目的，是消除否則將進入各個圖象相關信號值計算的非線性項，如常規有源尋址顯示器領域中的技術人員所能夠證明的。
該rms校正因子計算器632進一步包括一個第一累加器710，後者與數據輸入線508耦合以對所接收的象素值進行求和。第一累加器710的輸出端被耦合到一個第一減法器712的兩個輸入端，其中被減數輸入數據先左移八位以將該被減數輸入數據乘以256，從而產生一個輸出值255∑I。
數據輸入線508還耦合到一個第一查詢表元件704，用於確定象素值的平方。第一查詢表元件704的輸出與一個第二累加器706的輸入端耦合，用於對這些象素值的平方進行求和。第二累加器706的輸出被耦合到一個第二減法器708的減數輸入端，而第一減法器712的輸出被耦合到該第二減法器708的被減數輸入端以獲得差255∑I-∑I2。第二減法器708的輸出被耦合到一個第二查詢表元件714，用於確定平方根值
第二查詢表元件714的輸出被耦合到一個乘法元件716的一個輸入端。乘法元件716的另一個輸入對於一個常數值K被預先編程。K的值提供了公式(4)的除數1975，以及LCD100所要求的其他驅動電平調節。乘法元件716的輸出被第一校正因子信號607耦合到校正因子緩存器601，以存儲計算出的校正因子。時序信號639被耦合到第一查詢表元件704和累加器706、710，用於在數據輸入線508上提供與輸入信號的圖象值同步。控制總線624被耦合到第二查詢表元件714和乘法元件716，以當接收到完整的行時進行乘法操作。控制總線624還被耦合到第一累加器710和第二累加器706，用於在接收到完整的行之後對累加總額進行復位。應該理解的是，可以用一個算術邏輯部件或微型計算機代替第一和第二查詢表元件704、714以及乘法元件716的部分或全部。還應該理解的是，可以用一個微型計算機取代rms校正因子計算器632的所有元件。
參見圖9，根據本發明的最佳和替換實施例的處理系統510的一個計算引擎610的電子框圖，包括多個8位異或(XOR)元件802、804、806。該XOR元件802、804、806與並行數據總線630耦合，用於在控制器622的控制下接收來自幀存儲器608的象素值。XOR元件802、804、806還與並行傳輸總線636耦合，用於也在控制器622的控制下接收來自圖象獨立函數移位寄存器614的Walsh函數值。XOR元件802、804、806的作用，是每當相應的Walsh函數值為邏輯1時對象素值的位進行補碼，並在相應的Walsh函數值為邏輯零時使該象素值保持不變。一個值1必須被加到各個得到補碼的象素值(如以下所描述的)上，以從計算引擎610所累加的和中正確地減掉該象素值。
XOR元件802、804、806的輸出被耦合到加法元件808、810、812-它們彼此耦合，用於產生還沒有被XOR元件802、804、806所補碼的象素值之和，並用於從該和中減去已經得到補碼的象素值。第一加法元件808與一個校正因子調節系統的輸出端822耦合，該系統包括元件816、818、820以根據為該校正因子計算指定的虛第一電極的時隙中的Walsh函數值來調節與正在計算的行相對應的校正因子的符號，並用於將所要求的值1加到各個補碼的象素值上。最後一個加法元件812的輸出被耦合到並行驅動器814(較好地是八位寬的)，用於驅動圖象相關輸出線路512。
一個校正因子調節系統包括一個XOR元件816，後者通過第二校正因子信號609而與控制器622耦合，用於接收該行的校正因子-如事先被校正因子緩存器601所存儲的，並用於在虛值信號656上接收虛第一電極的時隙的Walsh函數的值。XOR元件816的輸出被耦合到一個加法元件818的輸入端。加法元件818的另一輸入端耦合到虛值信號656。如此耦合的XOR元件816和加法元件818的作用，是使校正因子值的符號每當該虛值為邏輯「1」時為負，且每當該虛值為邏輯「0」時為正。加法元件818的輸出被耦合到一個加法器820的一個輸入端。加法器820的另一輸入端對於除第一個以外的所有時隙都為常數值120而得到預編程，而對於第一個時隙加法器820為值240而得到預編程。這是通過在每當×2元件824在第一時隙被來自控制器622的時序信號637所使能時將預編程的值120左移一位，而實現的。
將這些常數值相加的理由，是為了實現所要求的將1加到每一個得到補碼的象素值上。240個實第一電極的預定Walsh因子，在除了第一時隙之外的每一個時隙中都正好具有120個邏輯「1」，而第一時隙有240個邏輯「1」。這意味著對於除了第一個以外的每一個時隙，將有120個被計算引擎610的XOR元件802、804、806所補碼的象素值。對於第一時隙，所有240個象素值都將得到補碼。如上所表示的，值1必須被加到各個補碼的象素值上，以從和中正確地減掉這些象素值。加法器820和×2元件824實現了這點。
參見圖10，根據本發明的最佳和替換實施例的處理系統510的控制器622的電子框圖包括一個微處理器901，它與包含作業系統軟體的只讀存儲器(ROM)902和用於存儲該作業系統軟體所用的變量值的隨機存取存儲器(RAM)906相耦合。ROM902進一步包括預定的Walsh函數值904，例如用於240個實第一電極106加上一個虛第一電極中每一個的256個時隙值。ROM902還得到預編程，以帶有包括數據幀的部分或塊即顯示器的部分511的分配的幀部分值912，該值是分配給包括控制器622的處理系統510以進行處理的。微處理器901通過控制總線624、虛值信號656、時序信號639、幀同步信號638、以及圖象獨立函數總線635而與處理系統510耦合，以控制處理系統510。
參見圖11，根據本發明的最佳和替換實施例的個人計算機1000的電子框圖包括顯示系統500-它通過數據輸入線508與一個微型計算機1002耦合以接收微型計算機1002所發送的數據幀。各個數據幀定義了多行相繼發送的圖象值。顯示系統500通過幀同步線路638和時鐘線路642而與微型計算機1002耦合，以從微型計算機1002接收幀同步和時鐘信號。微型計算機1002與一個鍵盤1004耦合，以接收用戶的輸入。微型計算機1002與一個無線電接收器1006耦合，以接收來自一個無線電發送器的視頻圖象信號，並與一個圖象存儲器1008耦合，以存儲一個虛擬圖象。在輸入線路508上的輸入信號是從無線電接收器1006所接收的無線電信號導出的。或者，在輸入線路508上的輸入信號可以從圖象存儲器1008導出，其內容由用戶利用鍵盤1004操縱。
參見圖12，根據本發明的最佳和替換實施例的個人計算機1000的正視剖視圖描述了受到一個外殼1102支撐和保護的顯示系統500。鍵盤1004也得到了描述。諸如個人計算機1000的個人計算機經常被做成可攜式電池供電的部件。顯示系統500在這種電池供電部件中是特別有利的，因為顯示系統500的處理系統510的存儲器大小的要求比用於有源尋址顯示器的常規處理系統的減小了很多，因而大大地減小了電路的尺寸，並降低了功率消耗，因而延長了電池的壽命。
系統操作是這樣的，即當在幀同步線路638上接收到幀同步時，多個處理系統510的各個控制器622從分配的幀部分值912確定包括控制器622的處理系統510的數據幀的哪一個部分或塊被分配給了與LCD100的塊511相應的處理。控制器622隨後延遲相應的處理系統510的處理的開始，直到該數據幀達到了分配的塊。
以下結合圖13-15描述用於電子裝置1000中的一種方法，它處理一個輸入信號以在一個有源尋址顯示器100上產生一個圖象。為了討論用於該電子裝置中的顯示系統500的操作方法，術語「處理器」在此指的是多個處理系統510中的一個，且術語「行」指的是在在數據幀的一個分配的塊511，711內的部分或完整的圖象值行。因此一行，根據塊511、711的器配置，是一個部分或完整的圖象值行。
參見圖13，它是一個流程圖，描述了根據本發明的最佳和第一替換實施例的視頻存儲器640的裝載操作，並從處理器的控制器622等候數據幀內的塊的啟動開始。當在步驟1202確定了塊的開始時，控制器622在步驟1205初始化一個計數器並在步驟1210初始化一個圖象值計數器。在步驟1215，接收下一個圖象值。該圖象值在步驟1220被存儲在行緩存器602中的下一個位置。當在步驟1225處該圖象值不是該行中的最後一個圖象值時，操作在步驟1215處繼續。當在步驟1225該圖象值是最後一個圖象值時，該行在步驟1230被存儲在幀緩存器608中的下一行位置，從而擦除了從前面的數據幀存儲在其中的相應行的圖象值。控制器622在步驟1230控制該行至幀緩存器608中的存儲，從而使該存儲不與計算引擎610在步驟1408(圖15)從幀緩存器608讀出相應行的圖象值的操作同時發生。當該行在步驟1235不是最後一行時，操作進行到步驟1210。當該行在步驟1235是該塊中的最後一行時，操作進行到步驟1205。總之，與一個幀中的行塊對應行的圖象值以它們被接收到時的形式被存儲在幀緩存器608中的相應位置中。應該理解的是，進行控制以使在步驟1230處的行存儲不與從幀緩存器608讀出該相應行的操作同時發生，避免了圖象對比度的降低和圖象的模糊。
參見圖14，它是描述根據本發明的最佳實施例的rms校正因子計算器632的操作的流程圖，並開始於控制器622等候與分配給控制器622的LCD100的區域511相對應的數據幀中的塊的開始。當在步驟1302判定塊開始時，第一和第二累加元件710、706在步驟1304被控制器622初始化為零。隨後，第一查詢表元件704在步驟1310平方該圖象值，且平方的圖象值隨後在步驟1314被加到第二累加元件706，以導出∑I2。同時，圖象值在步驟1312被加到第一累加元件710，以導出∑I。當在步驟1316還沒有接收到正在計算的行的所有圖象值時，操作在步驟1306繼續進行，以接收下一個圖象值。
當在步驟1316已經接收到了正在計算的行的所有圖象值時，則∑I在步驟1318被乘以255，如在上面結合圖8所描述的。隨後，在步驟1320從在步驟1318獲得的值中減去∑I2，該相減是藉助第二減法元件708進行的。隨後，在步驟1322藉助第二查詢表元件確定在步驟1320所獲得的值的平方根。在步驟1322確定的值隨後在步驟1323在乘法元件716中被乘以常數K。隨後，在步驟1324，用於該行的該校正因子值
被從rms校正因子計算器632發送到校正因子緩存器601並被存儲在校正因子緩存器601中與計算出的行相應的位置中。
當在步驟1326控制器622判定計算出的行不是分配給處理系統510的最後一行時，控制器622在步驟1304對rms校正因子計算器632進行初始化，以開始下一個數據行處理。當控制器622判定計算出的行是分配給處理系統510的最後一行時，控制器622在步驟1302等候下一個塊的到達。
參見圖15，它是流程圖，描述了根據本發明的最佳實施例的計算引擎610的操作，並開始於控制器622等候下一個數據幀的開始。當在步驟1402判定下一個數據幀的開始時，控制器622選擇下一個處理時隙並在步驟1404用分配給控制器622的各個第一電極，加上虛電極，的時隙的Walsh函數值-例如用於該時隙的241個Walsh函數值-對圖象獨立函數移位寄存器614進行初始化。
在步驟1406，控制器622隨後選擇下一行以將其從幀緩存器608傳送到計算引擎610，並選擇與選定的行相對應的一個校正因子，並將該校正因子從校正因子緩存器601傳送到計算引擎610。隨後，控制器622控制幀緩存器RAM608，以在步驟1408將選定的行的240個圖象值並行傳送到計算引擎610。同時，計算引擎610在步驟1410從圖象獨立函數移位寄存器614接收分配給控制器622的各個第一電極的時隙的Walsh函數值。計算引擎610在步驟1412根據選定行和選定時隙的虛第一電極驅動信號來調節校正因子值，該調節是以如上結合圖9所述的方式進行的。
隨後，在步驟1414，計算引擎610通過將調節的校正因子值和與具有Walsh函數值1的實第一電極相對應的選定行的圖象值加在一起，並從該和中減去與具有Walsh函數值零的實行相對應的圖象值，而導出一個圖象相關輸出信號。隨後，在步驟1416，計算引擎610和圖象獨立函數移位寄存器614分別藉助(計算出的)圖象相關和(預定的)圖象獨立信號，驅動圖象相關和圖象獨立輸出線512、514。
重要是注意到，步驟1406、1408、1410、1412和1414最好是基本上同時且並行地進行的，以實現最優計算速度。另外，如上面結合圖5所述的，在本發明的最佳實施例中，只有兩個處理系統510被用於驅動第一驅動器元件506。應該理解的是，即使單處理系統510也足以驅動第一驅動器元件506，因為用於LCD100的上和下半部中的240個第一電極組成的各個組中的對應的第一電極的圖象獨立信號是預定的。
在步驟1418，控制器622檢查對於選定的時隙是否已經處理了最後一行。當對於選定的時隙還沒有處理最後一行時，流程返回到步驟1406，以選擇並處理下一行。當在步驟1418已經處理了選定的時隙的最後一列時，控制器622在步驟1422檢查是否已經處理了該數據幀的最後一個時隙。當該數據幀的最後一個時隙還沒有處理時，操作在步驟1404處繼續進行，在那裡控制器622選擇下一個處理時隙。當在步驟1422已經處理了該數據幀的最後一個時隙時，操作在步驟1402繼續進行，在那裡控制器622將等候開始處理下一個數據幀。
因此，在本發明的最佳和第一替換實施例中，視頻存儲器主要由一個單行緩存器和一個單幀緩存器組成。視頻存儲器中可能需要諸如輸入和輸出功能的其他邏輯部分，但不會需要顯著的附加圖象值存儲器。在本發明的最佳和第一替換實施例中，可以有不大的附加存儲量，例如為了簡化一個圖象值的緩衝。
以上對於本發明的最佳實施例的討論和分析應用於八位數據所表示的圖象值。應該理解的是，本發明可以得到適當調節以適用於由較多或較少的位數(例如十六位或四位)所表示的圖象值。
因此，本發明的最佳和替換實施例提供了一種方法和裝置，用於以有利地減小所需計算引擎的存儲器大小和功率消耗的方式，來驅動有源尋址顯示器。通過根據一行圖象值來計算圖象相關信號的各個值並用該圖象相關信號驅動第二電極，本發明的最佳和替換實施例顯著地減小了所需的圖象值存儲量，簡化了所需的存儲器互連，減小了所需的計算速度，因而顯著地減小了進行計算所需的功率。與常規顯示處理器相比得到減小的、用於有源尋址顯示器的存儲器大小和功率，對於便攜的電池供電的應用(諸如膝上型計算機-其中電池的尺寸和長壽命是非常希望的特徵)來說是特別重要的。
權利要求
1.顯示系統，它處理一個輸入信號以產生圖象，該輸入信號包括相繼的數據幀，其中各個相繼的數據幀定義了多行相繼發送的圖象值，其中這多個相繼發送的行具有一個行方向，該顯示系統包括有源尋址顯示器，用於顯示圖象，其中該有源尋址顯示器具有多個第一電極和多個第二電極-它們在交點處彼此相交而形成象素，且其中多個第二電極沿著與行方向對應的方向；一個視頻存儲器，包括一個單行緩存器，它與所述輸入信號耦合，用於累加包括多行相繼發送的圖象值中的一個存儲行；以及一個單幀緩存器，它與所述單幀緩存器耦合，用於存儲包括多個存儲行的一個數據幀；一個控制器，它與所述視頻存儲器耦合，其中所述控制器在存儲行被完全存儲在所述單行緩存器之後將存儲行從所述單行緩存器傳送到所述單幀緩存器，並產生在一個時隙期間具有至少M個值的預定圖象獨立函數；一個計算引擎，它與所述控制器和所述視頻存儲器耦合，其中所述計算引擎在該時隙期間計算一個圖象相關輸出信號，且其中該圖象相關輸出信號具有N個值，且其中所述N個值之每一個都是從該預定圖象獨立函數和N組圖象值中的一個確定的，且其中所述計算引擎從所述單幀緩存器中存儲的多個存儲行中的一個不同存儲行讀取N組圖象值中的每一組；一個第一驅動器元件，它與所述控制器和所述有源尋址顯示器耦合，其中在該時隙期間所述第一驅動器元件產生M個第一電壓-這些電壓耦合到M個第一電極，且其中該M個第一電壓之每一個都與所述至少M個值中的一個成比例；以及一個第二驅動器元件，它與所述計算引擎和所述有源尋址顯示器耦合，其中在該時隙期間所述第二驅動器元件產生N個第二電壓-這些第二電壓被耦合到N個第二電極，且其中N個第二電壓之每一個都與所述N個值之一成比例。
2.根據權利要求1的顯示系統，其中所述控制器，在所述計算引擎不從存儲在所述幀緩存器中的多個存儲行之一讀取N組圖象值中的一組時-其中該幀緩存器對應於存儲在所述單行緩存器中的該存儲行，將存儲行傳送到所述單幀緩存器中。
3.根據權利要求1的顯示系統，其中所述單行緩存器包括一個部分單行緩存器，該部分單行緩存器用於存儲多行相繼發送的圖象值中的一行的預定部分。
4.根據權利要求1的顯示系統，其中所述單幀緩存器包括一個部分單幀緩存器，該部分單幀緩存器用於存儲多行相繼發送的圖象值中的預定部分。
5.根據權利要求1的顯示系統，其中M和N是預定的正整數，且其中P個時隙的總持續時間實質上等於一個相繼的數據幀的持續時間，且其中P是2的整數次冪，且其中P大於M。
6.根據權利要求1的顯示系統，其中預定的圖象獨立函數是多個正交的預定圖象獨立函數之一，且其中所述N個值之每一個都具有由-1和+1組成的一組值中的一個。
7.顯示系統，它處理一個輸入信號以生成圖象，該輸入信號包括相繼的數據幀，其中各個相繼幀定義了多個相繼發送的圖象值列，該顯示系統包括一個有源尋址顯示器，用於顯示該圖象，其中該有源尋址顯示器具有多個行電極和多個列電極-它們在交點處彼此相交而形成象素；一個視頻存儲器，包括一個單列緩存器，它與所述輸入信號耦合，用於累加一個存儲列-該列由多個相繼發送的圖象值列中的一列組成；一個單幀緩存器，它與所述單列緩存器耦合，用於存儲一個數據幀，該數據幀包括多個存儲列；一個控制器，它與所述視頻存儲器耦合，其中所述控制器，在來自相應的存儲列的圖象值沒有被從所述單幀緩存器讀出時且在該存儲列被完全存儲在所述單列緩存器中之後，將該存儲列從所述單列緩存器傳送到所述單幀緩存器中，且其中所述控制器產生在一個時隙期間具有至少M個值的一個預定圖象獨立函數；一個計算引擎，它與所述控制器和所述視頻存儲器耦合，其中所述計算引擎在該時隙期間計算一個圖象相關輸出信號，且其中該圖象相關輸出信號具有N個值，且其中所述N個值之每一個都是從該預定圖象獨立函數和N組圖象值中的一組確定的，且其中所述計算引擎從存儲在該單幀緩存器中的多個存儲列中的不同列讀出N組圖象值中的各組圖象值；一個行驅動器元件，它與所述控制器和所述有源尋址顯示器耦合，其中所述行驅動器元件產生M個行電壓-這些M個行電壓與M個行電極耦合，且其中M個行電壓之每一個都與該時隙期間的所述至少M個值中的一個成比例；以及一個列驅動器元件，它與所述計算引擎和所述有源尋址顯示器耦合，其中所述列驅動器元件產生N個列電壓-該N個列電壓耦合到N個列電極，且其中N個列電壓之每一個都與該時隙期間的所述N個值之一成比例。
8.用在一種電子裝置中的方法，該電子裝置處理一個輸入信號以在一個有源尋址顯示器上產生一個圖象，其中該輸入信號包括相繼的數據幀，其中這些相繼的數據幀之每一幀都定義了多行相繼發送的圖象值，且其中多個相繼發送的行具有一個行方向，該方法包括以下步驟在一個單行緩存器中累加一個存儲行，該存儲行包括多行相繼發送的圖象值中的一行；在該存儲行在所述累加步驟中得到完全累加之後，將該存儲行傳送到一個單幀緩存器中，該單幀緩存器存儲有一數據幀，該數據幀包括多個存儲行；產生一個預定的圖象獨立函數，該圖象獨立函數在一個時隙期間具有至少M個值；從存儲在該單幀緩存器中的多個存儲行之一讀出多個圖象值；計算在該時隙期間的一個圖象相關輸出信號的N個值，其中這N個值之每一個都是從該預定的圖象獨立函數和在所述讀出步驟中讀出的多個圖象值確定的；在該時隙期間重複所述讀出步驟和所述計算步驟N次，每次重複採用多個存儲行中不同的一行，在該時隙期間產生M個第一電壓-這M個第一電壓被耦合到有源尋址顯示器的M個第一電極，其中M個第一電壓之每一個都與預定的圖象獨立函數的至少M個值之一成比例；以及在該時隙期間產生N個第二電壓，這N個第二電壓被耦合到有源尋址顯示器的N個第二電極-這N個第二電極具有與該行方向對應的方向，其中N個第二電壓之每一個都與N個值之一成比例。
9.根據權利要求8的方法，其中當在所述傳送步驟中存儲在單行緩存器中的存儲行對應於在所述讀出步驟中存儲在所述單幀緩存器中的多個存儲行之一時，所述傳送步驟不在所述讀出步驟期間進行。
10.電子裝置，包括一臺微型計算機，用於發送一個輸入信號-該輸入信號包括相繼的數據幀，其中每一個數據幀定義了多行相繼發送的圖象值，其中多個相繼發送的行具有一個行方向；一個顯示系統，它與所述微型計算機耦合，而該微型計算機對該輸入信號進行處理以產生一個圖象，所述顯示系統包括一個有源尋址顯示器，用於顯示該圖象，其中該有源尋址顯示器具有多個第一電極和多個第二電極-這些電極在交點處彼此相交以形成象素，且其中多個第二電極沿著與該行方向相對應的方向；一個視頻存儲器，它與該輸入信號耦合，其中該視頻存儲器包括一個單行緩存器，它與所述輸入信號耦合，用於累加一個存儲行-該存儲行包括多行相繼發送的圖象值之一；以及一個單幀緩存器，它與所述單幀緩存器耦合，用於存儲一個數據幀，該數據幀包括多個存儲行；一個控制器，它與所述視頻存儲器耦合，其中所述控制器在存儲行被完全存儲在所述單行緩存器中之後將存儲行從所述單行緩存器傳送到所述單幀緩存器中，並產生在一個時隙期間具有至少M個值的一個預定圖象獨立函數；一個計算引擎，它與所述控制器和所述視頻存儲器耦合，其中所述計算引擎計算在該時隙期間的一個圖象相關輸出信號，且其中該圖象相關輸出信號具有N個值，且其中所述N個值之每一個都是從該預定圖象獨立函數和N組圖象值中的一組確定的，且其中所述計算引擎從存儲在所述單幀緩存器中的多個存儲行中的不同行中讀出該N組圖象值中的每一組；一個第一驅動器元件，它與所述控制器和所述有源尋址顯示器耦合，其中在該時隙期間所述第一驅動器元件產生M個第一電壓-這M個第一電壓被耦合到M個第一電極，且其中M個第一電壓中的每一個都與所述至少M個值之一成比例；以及一個第二驅動器元件，它與所述計算引擎和所述有源尋址顯示器耦合，其中在該時隙期間所述第二驅動器元件產生N個第二電壓-這N個第二電壓被耦合到N個第二電極，且其中N個第二電壓之每一個都與所述N個值之一成比例；一個外殼，它與該微型計算機和該顯示系統耦合，用於支撐並保護該微型計算機和顯示器系統。
11.根據權利要求10的電子裝置，其中所述控制器在所述計算引擎不從存儲在所述單幀緩存器中與存儲在所述單行緩存器中的存儲行相對應的多個存儲行之一讀出N組圖象值之一組時，將存儲行傳送到所述單幀緩存器中。
12.根據權利要求10的電子裝置，其中所述單行緩存器包括一個部分單行緩存器，用於存儲多行相繼發送的圖象值中的一行的預定部分。
13.根據權利要求10的電子裝置，其中所述單幀緩存器包括一個部分單幀緩存器，用於存儲多行相繼發送的圖象值中的預定部分。
14.根據權利要求10的電子裝置，其中M和N是預定的正整數，且其中P個時隙的總持續時間實質上等於一個相繼的數據幀的持續時間，且其中P是2的整數次冪，且其中P大於M。
全文摘要
顯示系統(500)，處理輸入信號以產生圖象。該輸入信號包括數據定義行的相繼幀，這些行包括圖象值並具有一個行方向。顯示器(100)具有多個第二電極(104)，而這些電極沿著與該行方向對應的方向。視頻存儲器(640)存儲數據幀，它包括單行緩存器(602)和單幀緩存器(608)。控制器(622)控制數據幀至該視頻存儲器(640)中的存儲，並在一個時隙中產生一個預定的圖象獨立函數。計算引擎(632)在該時隙期間計算具有多個值的圖象相關輸出信號。
文檔編號G02F1/133GK1164291SQ95196394
公開日1997年11月5日 申請日期1995年11月22日 優先權日1994年11月23日
發明者小萊蒙德·L·巴萊特 申請人:摩託羅拉公司