一種利用負反饋方式提高系統內部時間精度的裝置及方法
2023-05-20 07:19:46
專利名稱：一種利用負反饋方式提高系統內部時間精度的裝置及方法
技術領域：
本發明一般涉及一種提高系統內部時間精度的裝置和方法，特別涉及一種利用高精度系統時鐘板，通過負反饋方式提高系統內部時間精度的裝置和方法。
背景技術：
在電話網上，對於市話呼叫，PSTN(公共開關電話網絡)用戶一般採用複式計次計費方式，ISDN(綜合業務服務網)用戶採用詳細計費方式(LAMA)。對長話呼叫，PSTN和ISDN用戶均採用詳細計費方式(CAMA)。其中，複式計次計費方式採用脈衝計次(計次表跳表)方式進行計費。交換機收到被叫應答信號後，發送首次計費單元的計費脈衝，脈衝個數根據費率確定；以後，在每個計費單元開始時，都集中發送出規定的脈衝數；通話流程結束後停止計費。每個計費周期，按每個用戶計次脈衝增加的總數核算市話話費。交換機應為每個用戶提供4個計次表，每個計次表位數不少於5位。在詳細計費方式中，交換機向計費後臺處理系統提供每次呼叫的詳細記錄(CDR-Call Detail Recording)，CDR應包括主叫號碼、被叫號碼、計費起始時間、通話時長(或計費結束時間)等信息。計費後臺處理系統按相關要求，對每張話單進行計費單元的劃分，完成話費核算和話單篩選。每個計費周期，按主叫號碼進行話費匯總。
在現有計算話費時間的技術方案中，採用系統主控板上時鐘中斷充當計次表跳表，兩個時鐘中斷的間隔作為即時的最小單位。話單時長一般採用相對時長的計算方法，即通話起始後，記錄中斷觸發次數，得到本次呼叫的通話時長。但是目前的這種技術不可避免地會引入誤差。
例如，當主控板的CPU使用的晶振中心頻率穩定度為！50ppm，即，當晶振中心頻率為50MHz時，上述晶振的頻率範圍為(50MHz-500Hz)～(50MHz+500Hz)，電源電壓波動穩定度為！5ppm，年老化率為！5ppm，如果晶振中心頻率為50MHz的時鐘工作了一年後，那麼理論上單張話單上每24小時最大偏差！5.2秒，但是為了記錄通話的絕對時間，系統會從時鐘板上取得絕對時間，由於系統的延時並不一定穩定，又會引入誤差，再者當有中間話單出現時，誤差還會進一步放大。
另外，由於話單上的絕對時間來自於系統的時鐘系統。雖然，時鐘系統的參考源來自網絡授時時，穩定性很高，但當其向系統的其它模塊授時時有一定傳輸延時。另外，由於分頻整除、中斷丟失等，以及寫FLASH時系統會關中斷等原因，會產生有很大錯誤話單的概率。
發明內容
因此，針對現有技術中存在的上述問題，本發明的目的是在於提供一種利用高精度的系統時鐘板、利用負反饋方式提高系統內部時間精度的裝置和方法，當時鐘精度提高了，話單精度也就提高了。
根據本發明的一個方面，本發明提供了一種利用負反饋方式提高系統內部時間精度的方法，其特徵在於，所述的方法包括1)在當前統計周期內，獲取主控CPU晶振脈衝次數的差值，由此得出一個差值序列；2)對所述差值序列通過一數字低通濾波器進行濾波後得出一系列偏移量；以及3)將所述偏移量分散補償到系統時鐘的下一個統計周期中。
所述步驟1可進一步包括如下步驟1-1)在當前統計周期內，依次在多個特定的時間獲取多個機器周期，對所述多個機器周期依次分別相減，得到第一差值序列；以及1-2)對所述第一差值序列分別依次相減得到第二差值序列。
優選地，所述多個預定時段之間的時間間隔為系統主控板的時鐘最小中斷時間間隔。
優選地，所述多個機器周期從系統主板上的計時寄存器獲取。
所述濾波器可採用有限脈衝反應濾波器或無限脈衝反應濾波器。
根據本發明另一方面，本發明提供了一種利用負反饋方式提高系統內部時間精度的裝置，所述裝置包括鑑相器單元，濾波器單元和控制器單元，所述鑑相器單元用來在當前統計周期完成計算相鄰兩個單位時間內CPU機器周期的差值，並由此得出第一個差值序列；所述濾波器單元對所述第一差值序列進行濾波，並得到第二差值序列；所述控制器單元將所述第二差值序列分散補償到下一個統計周期的CPU機器周期中。
所述數字低通濾波器可以對系統時鐘源短周期穩定度帶來的誤差進行濾除，從而使CPU的晶振長穩定特性逼近於系統時鐘；將所述數字低通濾波器的輸出分散補償到下一個統計周期使得系統的頻率穩定度得到提高，此時再計算出的話單等系統的內部時間精度很高。同時該發明採用軟體實現的方法，可以使精度較低的晶振達到較高的精度，從而降低了硬體的成本。
附圖的簡要說明
圖1是本發明的提高系統內部時間精度的原理圖；圖2是本發明的補償算法流程圖。
具體實施例方式
下面參照附圖，對本發明進行詳細的說明，附圖僅供參考與說明用，不是對本發明專利範圍的限制。
圖1示出了本發明的提高系統內部時間精度的裝置的原理圖。對於主控CPU使用的晶振來說，中心頻率穩定度和電源電壓波動穩定度為短期穩定度；年老化率為長期穩定度。系統中使用的系統時鐘源一般是恆溫晶振等長期穩定性很高的源。對於系統時鐘源來說，同樣年老化率為長期穩定度，而短期穩定度除了中心頻率穩定度和電源電壓波動穩定度外還包含了系統授時延時、傳輸幹擾等問題。
本發明的提高系統內部時間的裝置包括鑑相器單元10、濾波器單元20和控制器單元30。公知地，系統的內部時間精度是由系統的CPU機器周期來決定的，在本發明的一種提高系統內部時間的裝置的優選實施例中，首先在當前的統計周期內從一時間獲取單元(圖1中未顯示)得到多個CPU周期，並通過依次相減得到多個系統主控CPU晶振脈衝序列countn，並傳送給鑑相器單元10，鑑相器單元10在當前的一個統計周期內完成上述主控CPU晶振脈衝次數(countn)的差值，並由此得出一個差值序列Δcountn。濾波器單元20為低通數字濾波器，可以使用公知的FIR濾波器或IIR濾波器，優選地採用FIR濾波器，該濾波單元20接收上述由鑑相器單元10的輸出，即差值序列Δcountn，並對其進行低通數字濾波以濾除由於系統時鐘源短期穩定度帶來的誤差，使CPU的晶振的長期穩定性特性逼近於系統時鐘，上述濾波單元20的輸出為偏移量序列Δcn，控制器單元30將上述偏移量序列Δcn分散補償到下一個統計周期中的CPU機器周期中。
下面參考圖2詳細描述本發明的補償算法流程。
圖2中所描述的統計過程是一個周期循環的過程，下面僅以一個統計周期為例進行描述。
1)定義一個長度為數字低通濾波器的階數n的數組，用來記錄相鄰兩個單位時間內主控CPU晶振脈衝次數(countn)的差值Δcountn，在每個統計周期內，都從n＝0開始進行統計。
2)獲取時鐘板的絕對時間，記做Tn，並從系統主板計時寄存器獲取當前主控CPU的機器周期，記為cpu_countn(步驟S001)。
3)系統不斷從時鐘板上取得當前的絕對時間，並將當前獲得的絕對時間記做Tn+1，接著判斷Tn+1是否大於等於Tn+ΔT，即當前的絕對時間與上一絕對時間的間隔是否大於等於系統主控板時鐘中斷的間隔。如果判斷的結果是相等，則從系統主控板計時寄存器獲取Tn+1時刻的CPU機器周期cpu_countn+1，否則，繼續從時鐘板獲取當前絕對時間(步驟S002，步驟S003，步驟S004)。
4)計算上述cpu_countn+1與上述cpu_countn的差值，得到系統主控板時鐘中斷的時間間隔內主控CPU晶振脈衝的次數countn(步驟S005)。
5)變量n加1並判斷變量n的值是否大於1(步驟S006，步驟S007)。
6)如果在上述步驟5)中判斷的結果是變量n的值小於等於1，則重複上述步驟2)、3)、4)、5)，否則，計算上述系統主控板時鐘中斷的相鄰兩個單位時間內的主控CPU晶振脈衝次數(countn)差值Δcountn，也就是，Δcountn＝count(n-2)-count(n-1)，將得到的Δcountn依次存入上述數組中(步驟S008)。
7)判斷上述變量n與預定的數字低通濾波器階數的關係，如果變量n小於等於上述數字濾波器的階數，則重複上述的步驟2)、3)、4)、5)、6)，否則執行下一步驟8)。其中上述數字濾波器優選地採用公知的FIR濾波器，其階數可根據系統具體設計，優選地，在本實施方式中上述FIR濾波器的階數為19階。理論上將當n大於低通濾波器階數的一半時就可以轉入步驟8)了。也就是說，當記錄Δcountn的個數大於低通濾波器階數的一半時就可以計算通過數字濾波器的偏移量了，因此在本實施例中，當n＝10時，轉入步驟8)。當然，作為公知的常識，在本實施方式中，上述數字濾波器也可以採用IIR濾波器(步驟S009)。
8)將得到的Δcountn序列輸入到上述低通數字濾波器，濾波器的輸出記做Δcn(步驟S010)。
即Δcn＝AΔcount(n)+BΔcount(n-1)+CΔcount(n-2)+DΔcount(n-3).....。其中，n大於等於2。
低通數字濾波器的係數A、B、C、D....可根據採樣周期、跟蹤速度、CPU計算能力等指標設計得出，這是本領域普通技術人員公知的常識，所以這裡不在詳細描述。上述低通濾波器可以濾除由於系統時鐘源短周期穩定度帶來的誤差，使CPU的晶振長穩定特性逼近與系統時鐘。
10)將濾波器的輸出Δcn作為補償量與上述機器周期cpu_countn-1相加，得到當前新的機器周期cpu_countn(步驟S011)。
通過上述的步驟，使系統達到較高的穩定度，此時再計算話單等系統內部時間時精度很高，同時也對CPU的晶振指標降低了要求，從而降低了硬體成本。
雖然以上對發明的說明是參照其具體的實施例來進行的，但本領域的普通技術人員應該意識到，在本發明的範圍和精神內，各種改進、添加和替換都是可能的，並且都在本發明的權利要求所限定的保護範圍內。
權利要求
1.一種利用負反饋方式提高系統內部時間精度的方法，包括以下步驟1)在當前統計周期內，獲取CPU晶振脈衝次數的差值，由此得出一個差值序列；2)對所述差值序列通過一數字低通濾波器進行濾波後得出一系列偏移量；以及3)將所述偏移量分散補償到系統時鐘的下一個統計周期的CPU晶振脈衝中。
2.如權利要求1所述的方法，其中，所述步驟1)進一步包括1-1)在當前統計周期內，依次獲取多個預定時段內的多個機器周期，對所述多個機器周期依次分別相減，得到第一差值序列；以及1-2)對所述第一差值序列分別依次相減得到第二差值序列。
3.如權利要求2所述的方法，其中，所述多個預定時段之間的時間間隔為系統主控板的時鐘最小中斷時間間隔。
4.如權利要求2所述的方法，其中，所述多個機器周期從系統主控板上的計時寄存器獲取。
5.如權利要求1所述的方法，其中，所述濾波器為有限脈衝反應濾波器。
6.如權利要求1所述的方法，其中，所述濾波器為無限脈衝反應濾波器。
7.一種利用負反饋方式提高系統內部時間精度的裝置，所述裝置包括鑑相器單元，用於在當前統計周期完成計算相鄰兩個單位時間內CPU機器周期的差值，並由此得出第一個差值序列；濾波器單元，用於對所述第一差值序列進行濾波，並得到第二差值序列；以及控制器單元，用於將所述第二差值序列分散補償到下一個統計周期的CPU機器周期中。
8.如權利要求7所述的系統，其特徵在於所述濾波器單元是數字低通濾波器單元。
9.如權利要求7所述的系統，其特徵在於所述數字低通濾波器單元是有限脈衝反應濾波器。
10.如權利要求7所述的系統，其特徵在於所述數字低通濾波器單元是無限脈衝反應濾波器。
全文摘要
本發明提供了一種利用負反饋方式提高系統內部時間精度的方法，包括1)在當前統計周期內，獲取CPU晶振脈衝次數的差值，由此得出一個差值序列；2)對所述差值序列通過一數字低通濾波器進行濾波後得出一系列偏移量；以及3)將所述偏移量分散補償到系統時鐘的下一個統計周期的CPU晶振脈衝中。本發明可應用於固定電話網絡和行動電話網絡(2G、3G)系統的相關時鐘精度處理方面。
文檔編號G06F1/14GK1798225SQ20041010400
公開日2006年7月5日 申請日期2004年12月30日 優先權日2004年12月30日
發明者劉志興, 趙雪劍, 賈駿, 祁斌 申請人:華為技術有限公司