具有u形隧穿絕緣層的絕緣柵隧穿雙極電晶體及製造工藝的製作方法
2023-05-20 00:37:46 2
具有u形隧穿絕緣層的絕緣柵隧穿雙極電晶體及製造工藝的製作方法
【專利摘要】本發明涉及一種具有U形隧穿絕緣層的絕緣柵隧穿雙極電晶體，通過U形隧穿絕緣層用於產生柵電極隧穿電流，並利用隧穿絕緣層阻抗與隧穿絕緣層內電場強度之間極為敏感的相互關係，使U形隧穿絕緣層在柵電極極短的電勢變化區間內實現高阻態和低阻態之間的轉換，對比現有技術可實現更好的開關特性；並通過雙極放大明顯改善了納米級絕緣柵電晶體的正嚮導通特性，本發明還提出具有U形隧穿絕緣層的絕緣柵隧穿雙極電晶體的具體製造方法。因此顯著改善了納米級集成電路單元的工作特性，適用於推廣應用。
【專利說明】具有U形隧穿絕緣層的絕緣柵隧穿雙極電晶體及製造工藝
【技術領域】
:
[0001]本發明涉及超大規模集成電路製造領域，涉及一種適用於高性能超高集成度集成電路製造的具有U形隧穿絕緣層的絕緣柵隧穿雙極電晶體的結構及其製造工藝。
【背景技術】
:
[0002]當前，集成電路單元金屬氧化物半導體場效應電晶體(MOSFETs)器件溝道長度的不斷縮短導致了器件開關特性的劣化和靜態功耗的明顯增加。雖然通過改善柵電極結構的方式可使這種器件性能的退化有所緩解，但當器件尺寸進一步縮減時，器件的性能會重新惡化。
[0003]為解決MOSFETs器件的物理尺寸極限問題，提出了隧穿場效應電晶體(TFETs)，由於其有潛質具備更好的開關特性及更低的功耗，因此有可能取代MOSFETs器件而成為下一代超大規模集成電路邏輯單元或存儲單元。然而，對比於MOSFETs器件，其劣勢在於亞閾值斜率只是在局部超過MOSFETs器件，並且正嚮導通電流很小。
[0004]為提高TFETs的電學特性，目前的主要解決方案是通過引入化合物半導體、鍺化矽或鍺等禁帶寬度更窄的材料來生成器件的隧穿部分，並以此提升亞閾值斜率並增大導通電流。然而這樣的做法不但加大了生產成本，也增加了工藝難度。此外，採用高介電常數絕緣材料作為柵極與襯底之間的絕緣介質層，只能改善柵極對溝道電場分布的控制能力，而不能從本質上提高矽材料的隧穿機率，因此對於亞閾值斜率導通電流等電學特性的改善很有限。
【發明內容】
:
[0005]發明目的
[0006]為顯著提升納米級集成電路基本單元器件的開關特性、器件的正向電流導通特性，本發明提供一種適用於高性能超高集成度集成電路製造的具有U形隧穿絕緣層的絕緣柵隧穿雙極電晶體的結構及其製造工藝。
[0007]技術方案
[0008]本發明是通過以下技術方案來實現的:
[0009]具有U形隧穿絕緣層的絕緣柵隧穿雙極電晶體，採用只包含單晶矽襯底1的體矽晶圓作為生成器件襯底，或採用同時包含單晶矽襯底1和晶圓絕緣層2的SOI晶圓作為生成器件的襯底；發射區3、基區4和集電區5位於體矽晶圓的單晶矽襯底1或SOI晶圓的晶圓絕緣層2的上方；發射極9位於發射區3的上方；集電極10位於集電區5的上方；U形導電層6位於基區4的上方；U形隧穿絕緣層7位於U形導電層6的內側；柵電極8位於U形隧穿絕緣層7的內側；阻擋絕緣層11位於器件單元之間和各電極之間，對各器件單元之間和各電極之間起隔尚作用。
[0010]為達到本發明所述的器件功能，本發明提出一種具有U形隧穿絕緣層的絕緣柵隧穿雙極電晶體，其核心結構特徵為:
[0011]U形隧穿絕緣層7為用於產生柵電極隧穿電流的絕緣層，具有英文大寫字母「U」形結構特徵，可以是二氧化矽等具有較低介電常數的絕緣材料，也可以是具有更高介電常數的絕緣材料層，如:二氧化鉿、四氮化三矽、三氧化二鋁等，但不僅限於此。
[0012]U形導電層6與發射區3和發射極9之間通過阻擋絕緣層11彼此隔離；U形導電層6與集電區5和集電極10之間通過阻擋絕緣層11彼此隔離；相鄰的發射區3與集電區5之間通過阻擋絕緣層11彼此隔離；相鄰的發射極9與集電極10之間通過阻擋絕緣層11彼此隔離。
[0013]U形導電層6的內側壁對U形隧穿絕緣層7的外側壁形成三面包圍；U形導電層6的底部與基區4形成歐姆接觸，U形導電層6是金屬材料或者是同基區4具有相同雜質類型的重摻雜多晶矽。
[0014]柵電極8被U形隧穿絕緣層7的內壁三面包裹，是控制器件開啟和關斷的電極。
[0015]發射區3和集電區5的摻雜類型與基區4相反。
[0016]具有U形隧穿絕緣層的絕緣柵隧穿雙極電晶體，以N型為例，發射區3、基區4和集電區5分別為N區、P區和N區，其具體的工作原理為:當集電極10正偏，且柵電極8處於低電位時，柵電極8與U形導電層6之間沒有形成足夠的電勢差，此時U形隧穿絕緣層7處於高阻狀態，沒有明顯隧穿電流通過，因此使得基區4和發射區3之間無法形成足夠大的基區電流來驅動具有U形隧穿絕緣層的絕緣柵隧穿雙極電晶體，即器件處於關斷狀態；隨著柵電極8電壓的逐漸升高，柵電極8與U形導電層6之間的電勢差逐漸增大，使得位於柵電極8與U形導電層6之間U形隧穿絕緣層7內的電場強度也隨之逐漸增大，當U形隧穿絕緣層7內的電場強度位於臨界值以下時，U形隧穿絕緣層7依然保持良好的高阻狀態，柵電極和發射極之間的電勢差幾乎完全降在U形隧穿絕緣層7的內壁和外壁兩側之間，也就使得基區和發射區之間的電勢差極小，因此基區幾乎沒有電流流過，器件也因此保持良好的關斷狀態，而當U形隧穿絕緣層7內的電場強度位於臨界值以上時，U形隧穿絕緣層7會由於隧穿效應而產生明顯的隧穿電流，並且隧穿電流則會隨著柵電極8電勢的增大以極快的速度陡峭上升，這就使得U形隧穿絕緣層7在柵電極極短的電勢變化區間內由高阻態迅速轉換為低阻態，當U形隧穿絕緣層7處於低阻態，此時U形隧穿絕緣層7在柵電極8和U形導電層6之間所形成的電阻要遠小於U形導電層6和發射極3之間所形成的電阻，這就使得基區4和發射區3之間形成了足夠大的正偏電壓，並且在隧穿效應的作用下，在U形隧穿絕緣層7的內壁和外壁之間產生大量電子移動，即為基區4提供電流源，因此使得基區4和發射區3之間形成了足夠大的基區電流來驅動具有U形隧穿絕緣層的絕緣柵隧穿雙極電晶體，即器件處於開啟狀態；
[0017]具有U形隧穿絕緣層的絕緣柵隧穿雙極電晶體，利用利用隧穿絕緣層阻抗與隧穿絕緣層內電場強度之間極為敏感的相互關係，通過對U形隧穿絕緣層7的側面和底部的內外壁之間的厚度、以及側面高度進行適當調節，就可以使U形隧穿絕緣層7在柵電極極短的電勢變化區間內實現高阻態和低阻態之間的轉換，對比於普通結構的MOSFETs、TFETs或普通的雙極電晶體，可以實現更加陡峭的亞閾值斜率，因此實現更好的開關特性。
[0018]具有U形隧穿絕緣層的絕緣柵隧穿雙極電晶體，將U形隧穿絕緣層所產生絕緣柵隧穿電流轉化為雙極電晶體的基極電流，並利用雙極電晶體的放大特性對隧穿絕緣層7所產生的絕緣柵隧穿電流進行放大，因此在保證本發明對比對比於MOSFETs、TFETs或普通的雙極電晶體具有更優秀的開關特性的同時，顯著提升了器件的正嚮導通電流。
[0019]優點及效果
[0020]本發明具有如下優點及有益效果:
[0021]1.更好的開關特性
[0022]具有U形隧穿絕緣層的絕緣柵隧穿雙極電晶體，利用利用隧穿絕緣層阻抗與隧穿絕緣層內電場強度之間極為敏感的相互關係，通過對U形隧穿絕緣層7的側面和底部的內外壁之間的厚度、以及側面高度進行適當調節，就可以使U形隧穿絕緣層7在柵電極極短的電勢變化區間內實現高阻態和低阻態之間的轉換，對比於MOSFETs、TFETs或普通的雙極電晶體，可以實現更加陡峭的亞閾值斜率，即明顯改善了納米級集成電路單元器件的開關特性。
[0023]2.良好的正嚮導通特性
[0024]具有U形隧穿絕緣層的絕緣柵隧穿雙極電晶體，將U形隧穿絕緣層所產生絕緣柵隧穿電流轉化為雙極電晶體的基極電流，並利用雙極電晶體的放大特性對隧穿絕緣層7所產生的絕緣柵隧穿電流進行放大，因此在保證本發明對比對比於MOSFETs、TFETs或普通的雙極電晶體具有更優秀的開關特性的同時，顯著提升了器件的正嚮導通電流。
【專利附圖】
【附圖說明】
[0025]圖1為本發明具有U形隧穿絕緣層的絕緣柵隧穿雙極電晶體在SOI襯底上形成的二維結構示意圖；
[0026]圖2是步驟一示意圖，
[0027]圖3是步驟二示意圖，
[0028]圖4是步驟二不意圖，
[0029]圖5是步驟四示意圖，
[0030]圖6是步驟五示意圖，
[0031]圖7是步驟六示意圖，
[0032]圖8是步驟七示意圖，
[0033]圖9是步驟八示意圖，
[0034]圖10是步驟九示意圖，
[0035]圖11是步驟十示意圖。
[0036]附圖標記說明:
[0037]1、單晶矽襯底；2、晶圓絕緣層；3、發射區；4、基區；5、集電區；6、U形導電層；7、U形隧穿絕緣層；8、柵電極；9、發射極；10、集電極；11、阻擋絕緣層。
【具體實施方式】
[0038]下面結合附圖對本發明做進一步的說明:
[0039]如圖1為本發明具有U形隧穿絕緣層的絕緣柵隧穿雙極電晶體在SOI襯底上形成的二維結構示意圖；具體包括單晶矽襯底1 ;晶圓絕緣層2 ;發射區3 ;基區4 ;集電區5 ;U形導電層6 ;U形隧穿絕緣層7 ;柵電極8 ;發射極9 ;集電極10 ;阻擋絕緣層11。
[0040]為達到本發明所述的器件功能，本發明所提出的這種具有U形隧穿絕緣層的絕緣柵隧穿雙極電晶體，其核心結構特徵為:
[0041]1.U形隧穿絕緣層7為用於產生柵電極隧穿電流的絕緣層，具有英文大寫字母「U」形結構特徵，可以是二氧化矽層，也可以是具有更高介電常數的絕緣材料層，如:二氧化鉿、四氮化三矽、三氧化二鋁等，但不僅限於此。
[0042]2.U形導電層6的內側壁對U形隧穿絕緣層7的外側壁形成三面包圍，U形導電層6底部與基區4形成良好歐姆接觸，是良好的導電材料，可以是金屬，也可以是同基區4具有相同雜質類型的重摻雜區。
[0043]3.柵電極8被U形隧穿絕緣層7的內壁三面包裹，是控制器件開啟和關斷的電極。
[0044]4.發射區3和集電區5的摻雜類型與基區4相反。
[0045]具有U形隧穿絕緣層的絕緣柵隧穿雙極電晶體，採用只包含單晶矽襯底1的體矽晶圓作為生成器件襯底，或採用同時包含單晶矽襯底1和晶圓絕緣層2的SOI晶圓作為生成器件的襯底；發射區3、基區4和集電區5位於體矽晶圓的單晶矽襯底1或SOI晶圓的晶圓絕緣層2的上方；發射極9位於發射區3的上方；集電極10位於集電區5的上方；U形導電層6位於基區4的上方；U形隧穿絕緣層7位於U形導電層6的內側；柵電極8位於U形隧穿絕緣層7的內側；阻擋絕緣層11位於器件單元之間和各電極之間，對各器件單元之間和各電極之間起隔尚作用。
[0046]為達到本發明所述的器件功能，本發明提出一種具有U形隧穿絕緣層的絕緣柵隧穿雙極電晶體，其核心結構特徵為:
[0047]U形隧穿絕緣層7為用於產生柵電極隧穿電流的絕緣層，具有英文大寫字母「U」形結構特徵，可以是二氧化矽等具有較低介電常數的絕緣材料，也可以是具有更高介電常數的絕緣材料層，如:二氧化鉿、四氮化三矽、三氧化二鋁等，但不僅限於此。
[0048]U形導電層6的內側壁對U形隧穿絕緣層7的外側壁形成三面包圍，U形導電層6底部與基區4形成良好歐姆接觸，是良好的導電材料，是金屬材料，或者是同基區4具有相同雜質類型的重摻雜多晶矽。
[0049]柵電極8被U形隧穿絕緣層7的內壁三面包裹，是控制器件開啟和關斷的電極。
[0050]發射區3和集電區5的摻雜類型與基區4相反。
[0051]具有U形隧穿絕緣層的絕緣柵隧穿雙極電晶體，以N型為例，發射區3、基區4和集電區5分別為N區、P區和N區，其具體的工作原理為:當集電極10正偏，且柵電極8處於低電位時，柵電極8與U形導電層6之間沒有形成足夠的電勢差，此時U形隧穿絕緣層7處於高阻狀態，沒有明顯隧穿電流通過，因此使得基區4和發射區3之間無法形成足夠大的基區電流來驅動具有U形隧穿絕緣層的絕緣柵隧穿雙極電晶體，即器件處於關斷狀態；隨著柵電極8電壓的逐漸升高，柵電極8與U形導電層6之間的電勢差逐漸增大，使得位於柵電極8與U形導電層6之間U形隧穿絕緣層7內的電場強度也隨之逐漸增大，當U形隧穿絕緣層7內的電場強度位於臨界值以下時，U形隧穿絕緣層7依然保持良好的高阻狀態，柵電極和發射極之間的電勢差幾乎完全降在U形隧穿絕緣層7的內壁和外壁兩側之間，也就使得基區和發射區之間的電勢差極小，因此基區幾乎沒有電流流過，器件也因此保持良好的關斷狀態，而當U形隧穿絕緣層7內的電場強度位於臨界值以上時，U形隧穿絕緣層7會由於隧穿效應而產生明顯的隧穿電流，並且隧穿電流則會隨著柵電極8電勢的增大以極快的速度陡峭上升，這就使得U形隧穿絕緣層7在柵電極極短的電勢變化區間內由高阻態迅速轉換為低阻態，當u形隧穿絕緣層7處於低阻態，此時U形隧穿絕緣層7在柵電極8和U形導電層6之間所形成的電阻要遠小於U形導電層6和發射極3之間所形成的電阻，這就使得基區4和發射區3之間形成了足夠大的正偏電壓，並且在隧穿效應的作用下，在U形隧穿絕緣層7的內壁和外壁之間產生大量電子移動，即為基區4提供電流源，因此使得基區4和發射區3之間形成了足夠大的基區電流來驅動具有U形隧穿絕緣層的絕緣柵隧穿雙極電晶體，即器件處於開啟狀態；
[0052]具有U形隧穿絕緣層的絕緣柵隧穿雙極電晶體，利用利用隧穿絕緣層阻抗與隧穿絕緣層內電場強度之間極為敏感的相互關係，通過對U形隧穿絕緣層7的側面和底部的內外壁之間的厚度、以及側面高度進行適當調節，就可以使U形隧穿絕緣層7在柵電極極短的電勢變化區間內實現高阻態和低阻態之間的轉換，對比於MOSFETs、TFETs或普通的雙極電晶體，可以實現更加陡峭的亞閾值斜率，即明顯改善了納米級集成電路單元器件的開關特性。
[0053]具有U形隧穿絕緣層的絕緣柵隧穿雙極電晶體，將U形隧穿絕緣層所產生絕緣柵隧穿電流轉化為雙極電晶體的基極電流，並利用雙極電晶體的放大特性對隧穿絕緣層7所產生的絕緣柵隧穿電流進行放大，因此在保證本發明對比對比於MOSFETs、TFETs或普通的雙極電晶體具有更優秀的開關特性的同時，顯著提升了器件的正嚮導通電流。
[0054]本發明所提出的具有U形隧穿絕緣層的絕緣柵隧穿雙極電晶體的單元及陣列在SOI晶圓上的具體製造工藝步驟如下:
[0055]步驟一、提供一個SOI晶圓，SOI晶圓的下方為SOI晶圓的單晶矽襯底1，SOI晶圓的中間為晶圓絕緣層2，SOI晶圓上方的單晶矽薄膜用於形成器件的發射區3、基區4和集電區5，通過光刻、刻蝕等工藝在所提供的SOI晶圓上形成如圖2所示的長方體狀單晶矽孤島陣列區域，該區域用於進一步形成器件的發射區3、基區4和集電區5 ;
[0056]步驟二、如圖3所示，在晶圓上方澱積絕緣介質後平坦化表面，初步形成阻擋絕緣層11 ;
[0057]步驟三、如圖4所示，通過離子注入工藝，在長方體狀單晶矽孤島陣列的每一個區域上形成發射區3、基區4和集電區5，其中基區4的摻雜類型要與發射區3和集電區5相反;
[0058]步驟四、如圖5所示，在晶圓表面澱積金屬或重摻雜的多晶矽，並通過刻蝕工藝初步形成U形導電層；
[0059]步驟五、如圖6所示，在晶圓上方澱積絕緣介質後平坦化表面並露出用於形成U形導電層6的金屬或重摻雜的多晶矽；
[0060]步驟六、如圖7所示，通過刻蝕工藝進一步形成U形導電層6 ;
[0061]步驟七、如圖8所示，在晶圓上方澱積隧穿絕緣介質平坦化表面至露出U形導電層6和阻擋絕緣層11，初步形成U形隧穿絕緣層7 ;
[0062]步驟八、如圖9所示，通過刻蝕工藝進一步形成U形隧穿絕緣層7 ;
[0063]步驟九、如圖10所示，在晶圓上方澱積金屬或重摻雜多晶矽，平坦化表面至露出U形導電層6、U形隧穿絕緣層7和阻擋絕緣層11，形成柵電極8 ;
[0064]步驟十、如圖11所示，在晶圓上方澱積絕緣介質以進一步生成阻擋絕緣層11，通過刻蝕工藝在發射區3和集電區5的上方刻蝕出用於形成發射極9和集電極10的通孔，並在通孔中注入金屬以生產發射極9和集電極10。
【權利要求】
1.具有U形隧穿絕緣層的絕緣柵隧穿雙極電晶體，其特徵在於:採用只包含單晶矽襯底(I)的體矽晶圓作為生成器件襯底，或採用同時包含單晶矽襯底(I)和晶圓絕緣層(2)的SOI晶圓作為生成器件的襯底；發射區(3)、基區(4)和集電區(5)位於體矽晶圓的單晶矽襯底(I)或SOI晶圓的晶圓絕緣層(2)的上方，基區(4)位於發射區(3)與集電區(5)之間；發射極(9)位於發射區(3)的上方；集電極(10)位於集電區(5)的上方山形導電層(6)位於基區⑷的上方；U形隧穿絕緣層(7)位於U形導電層(6)的內側；柵電極⑶位於U形隧穿絕緣層(7)的內側；阻擋絕緣層(11)具有U形隧穿絕緣層的絕緣柵隧穿雙極電晶體的上方。
2.根據權利要求1所述的具有U形隧穿絕緣層的絕緣柵隧穿雙極電晶體，其特徵在於:U形導電層(6)與發射區(3)和發射極(9)之間通過阻擋絕緣層(11)彼此隔離；U形導電層(6)與集電區(5)和集電極(10)之間通過阻擋絕緣層(11)彼此隔離；相鄰的發射區(3)與集電區(5)之間通過阻擋絕緣層(11)彼此隔離；相鄰的發射極(9)與集電極(10)之間通過阻擋絕緣層(11)彼此隔離。
3.根據權利要求1所述的具有U形隧穿絕緣層的絕緣柵隧穿雙極電晶體，其特徵在於:U形隧穿絕緣層(7)為用於產生柵電極隧穿電流的絕緣層，具有英文大寫字母「U」形結構。
4.根據權利要求1所述的具有U形隧穿絕緣層的絕緣柵隧穿雙極電晶體，其特徵在於:U形導電層(6)的內側壁對U形隧穿絕緣層(7)的外側壁形成三面包圍山形導電層(6)的底部與基區(4)形成歐姆接觸，U形導電層(6)是金屬材料或者是同基區(4)具有相同雜質類型的重摻雜多晶矽。
5.根據權利要求1所述的具有U形隧穿絕緣層的絕緣柵隧穿雙極電晶體，其特徵在於:柵電極(8)被U形隧穿絕緣層(7)的內壁三面包裹，是控制器件開啟和關斷的電極。
6.根據權利要求1所述的具有U形隧穿絕緣層的絕緣柵隧穿雙極電晶體，其特徵在於:發射區(3)和集電區(5)的摻雜類型與基區(4)相反。
7.一種如權利要求1所述的具有U形隧穿絕緣層的絕緣柵隧穿雙極電晶體的製造工藝，其特徵在於:其單元及陣列在SOI晶圓上的具體製造工藝步驟如下: 步驟一、提供一個SOI晶圓，SOI晶圓的下方為SOI晶圓的單晶矽襯底(1)，S0I晶圓的中間為晶圓絕緣層(2)，SOI晶圓上方的單晶矽薄膜用於形成器件的發射區(3)、基區(4)和集電區(5)，通過光刻、刻蝕工藝在所提供的SOI晶圓上形成長方體狀單晶矽孤島陣列區域，該區域用於進一步形成器件的發射區(3)、基區(4)和集電區(5); 步驟二、在晶圓上方澱積絕緣介質後平坦化表面，初步形成阻擋絕緣層(11); 步驟三、通過離子注入工藝，在長方體狀單晶矽孤島陣列的每一個區域上形成發射區(3)、基區(4)和集電區(5)，其中基區(4)的摻雜類型要與發射區(3)和集電區(5)相反； 步驟四、在晶圓表面澱積金屬或重摻雜的多晶矽，並通過刻蝕工藝初步形成U形導電層⑶; 步驟五、在晶圓上方澱積絕緣介質後平坦化表面並露出用於形成U形導電層￠)的金屬或重摻雜的多晶矽； 步驟六、通過刻蝕工藝進一步形成U形導電層(6); 步驟七、在晶圓上方澱積隧穿絕緣介質平坦化表面至露出U形導電層(6)和阻擋絕緣層(11)，初步形成U形隧穿絕緣層(7); 步驟八、通過刻蝕工藝進一步形成U形隧穿絕緣層(7); 步驟九、在晶圓上方澱積金屬或重摻雜多晶娃，平坦化表面至露出U形導電層(6)、U形隧穿絕緣層(7)和阻擋絕緣層(11)，形成柵電極⑶； 步驟十、在晶圓上方澱積絕緣介質以進一步生成阻擋絕緣層(11)，通過刻蝕工藝在發射區(3)和集電區(5)的上方刻蝕出用於形成發射極(9)和集電極(10)的通孔，並在晶圓上表面澱積金屬層，使通孔被金屬填充，再對金屬層進行刻蝕，形成發射極(9)和集電極(!O)。
【文檔編號】H01L21/331GK104485353SQ201410742686
【公開日】2015年4月1日 申請日期:2014年12月8日 優先權日:2014年12月8日
【發明者】劉溪, 靳曉詩 申請人:瀋陽工業大學