一種FinFET溝道摻雜方法

2023-05-20 15:11:46

一種FinFET溝道摻雜方法
【專利摘要】本發明提供了一種FinFET的溝道摻雜方法，該方法在半導體襯底的表面進行反型摻雜形成反型層後，刻蝕形成頂部具有反型層的鰭片，接著對Fin的兩個側壁分別進行大角度的離子注入，由於N反型層中的反型摻雜與兩次離子注入的摻雜離子之間的複合作用，保證了Fin頂面和兩個側壁三者摻雜濃度的均勻性，改善了溝道摻雜對與之電壓的控制。
【專利說明】—種FinFET溝道摻雜方法
【技術領域】
[0001]本發明涉及一種半導體製造方法，特別涉及一種FinFET溝道摻雜方法。
【背景技術】
[0002]隨著半導體技術的發展，作為其發展標誌之一的金屬氧化物半導體電晶體(MOSFET)的特徵尺寸一直遵循摩爾定律持續按比例縮小，由半導體器件作為元件的集成電路(IC)的電路集成度、性能以及功耗也不斷提高。為了進一步提高半導體器件的速度，近些年來提出了不同於傳統的平面型MOSFET的三維(3D)結構或非平面(non-planar)結構M0SFET，即發展出水平多面柵結構、縱向多面柵結構等三維結構。
[0003]三維結構的多面柵MOSFET可根據柵與襯底平行或是垂直的位置關係直觀的分為水平多面柵MOSFET (Planar DG)以及縱向多面柵M0SFET。另外，根據電流流向與襯底的關係縱向多面柵MOSFET又分為鰭式場效電晶體(FinField-effect transis到r,FinFET)結構(電流方向平行於襯底)和電流方向垂直於襯底(Sidewall)結構。
[0004]FinFET與平面場效應管相比，FinFET的器件關鍵尺寸由多晶矽柵極高度和寬度兩個因素同時決定(對平面型MOSFET而言，關鍵尺寸被定義為從源極到漏極的柵極的設計長度)。請注意與平面MOSFET不同的是，FinFET的關鍵尺寸是實際製造中形成的多晶矽柵極長度和厚度，而非設計定義的多晶矽柵極尺寸。
[0005]眾所周知，每個晶片(wafer)上都有成百上千個晶片(chip)，每個晶片的有源區(AA衝又有數以百萬計獨立的半導體器件海個FinFET都是一個半導體器件)，淺溝槽隔離(STI)用於隔離有源區，避免獨立的半導體器件之間的相互幹擾。如圖1a所示的現有典型的FinFET三維視圖，FinFET包括半導體襯底I上長度上沿y方向形成的鰭片2，鰭片2在X方向上具有一定的寬度；多晶娃柵極5沿X方向上包圍鰭片2的一個頂面和兩個垂直側面，在鰭片2長度方向的兩端離子注入形成源/漏極；圖1b為圖1a沿A-A』方向的截面圖，柵極氧化層6將多晶矽柵極5與鰭片2隔開，通常情況下，柵極氧化層6會有很多層，我們往往用一個等效的柵極氧化層厚度(EOT)來進行表徵，但是在圖1b中，為了簡化問題只畫了一層柵極氧化層6 ;多晶矽柵極5能夠在鰭片2的三個包圍面感應出導電溝道；鰭片2兩側的半導體襯底I中具有STI ;源極和漏極分別位於多晶矽柵極5兩側的鰭片2中。
[0006]除了柵極本身之外，另外一個在製造上的轉變是需要製作一個絕緣層上矽(silicon-on-1nsula到r,S0I)的襯底或者體娃。很多研究已經充分體現了在SOI和體娃上分別製作的FinFET的差別，這裡以在SOI上製作FinFET為例進行說明。
[0007]下面結合圖3?8說明現有技術中如圖2所示FinFET溝道摻雜的具體步驟如下:
[0008]步驟201，圖3為現有技術中FinFET製作步驟201的剖面結構示意圖，如圖3所示，半導體襯底的晶片器件面製作硬掩膜；
[0009]首先，提供以SOI作為半導體襯底300的晶片，SOI是一種具有獨特的「矽-絕緣層-矽」三層結構的新型矽基半導體材料，如圖所示SOI包括上層的單晶矽頂層300a，以單晶矽頂層300a的上表面作為晶片器件面，中間層的二氧化矽絕緣層300b，以及底層的體型娃300c。在半導體襯底300的晶片器件面依次沉積襯墊氧化層301 (pad oxide layer)和硬掩膜層302，以及光刻後依次刻蝕所述硬掩膜層302和襯墊氧化層301，在硬掩膜層302和襯墊氧化層301上打開窗口。其中，光刻是指，在硬掩膜層302上塗覆第一光刻膠，經過曝光和顯影工藝將第一光刻膠圖案化形成第一光刻圖案(圖中未畫出)；以第一光刻圖案為掩膜依次用各向異性的反應離子刻蝕(RIE)或者高密度等離子體(HDP)刻蝕去除沒有被第一光刻圖案覆蓋的硬掩膜層302和襯墊氧化層301部分，在硬掩膜層302和襯墊氧化層301上形成窗口，露出部分單晶矽頂層300a表面。本步驟中，還包括刻蝕後，剝離殘留第一光刻圖案的步驟。製作硬掩膜的具體步驟為現有技術，不再贅述。
[0010]步驟202，圖4為現有技術中FinFET製作的步驟202的剖面結構示意圖，如圖4所示，以硬掩膜為遮蔽，刻蝕單晶矽頂層300a形成鰭片401 ；
[0011]本步驟中，以二氧化矽絕緣層300b為刻蝕停止層在單晶矽頂層300a中形成鰭片401結構，所述鰭片401的兩個側壁401b和401c垂直於半導體襯底300的器件面。本步驟還包括後續去除殘留硬掩膜(包括刻蝕後硬掩膜層302和襯墊氧化層301)的步驟，露出鰭片401的頂面401a，具體方法為現有技術，不再贅述。
[0012]步驟203，圖5為現有技術中FinFET製作的步驟203的剖面結構示意圖，如圖5所示，第一離子注入在鰭片的左側側壁401b表面進行溝道摻雜；
[0013]溝道摻雜的方法是離子注入，將離子注入時離子束偏離晶片器件面法線的方向和所成夾角的角度定義為離子注入的注入角度，鰭片的結構決定了需要從不同的注入角度對鰭片的兩個側壁分別進行離子注入。本步驟中，對鰭片401的左側側壁401b進行第一離子注入時，注入角度為離子束順時針旋轉偏離晶片器件面法線的夾角(title)。
[0014]步驟204，圖6為現有技術中FinFET製作的步驟204的剖面結構示意圖，如圖6所示，第二離子注入在鰭片的右側側壁401c表面進行溝道摻雜；
[0015]本步驟中，與步驟203同理，對鰭片401的右側側壁401c進行第二離子注入時，注入角度為離子束逆時針旋轉偏離晶片器件面法線的夾角。需要注意的是，在步驟203和步驟204中，對N型金屬氧化物半導體(NMOS)的溝道摻雜，兩次離子注入的摻雜類型都為P型摻雜；對P型金屬氧化物半導體(PMOS)的溝道摻雜，兩次注入離子的摻雜類型都為N型。
[0016]需要注意的是步驟203和步驟204的順序可以調換。
[0017]上述可見，無論各向同性還是各向異性的離子注入，由於在鰭片兩個側壁401b和401c分別進行的離子注入是導電類型相同的同型離子注入，鰭片401的頂面401a必然會受到注入類型相同的兩次離子注入，導致鰭片401頂面401a的摻雜濃度大於兩個側壁401b和401c的摻雜濃度。FinFET製作的後續還包括在鰭片401上沉積柵極電介質504後製作柵極，環繞柵極的側牆(spacer),以及源漏極注入等步驟，均為現有技術，不再贅述。眾所周知，溝道摻雜的作用是通過摻雜濃度的變化調節FinFET的閾值電壓，如果包圍鰭片的三個柵極下方的導電溝道區域的摻雜濃度不同，則會導致控制FinFET導電溝道反型的閾值電壓不同。因此如何控制鰭片401頂面401a和兩個側壁401b和401c的摻雜濃度均勻性成為FinFET製造工藝中亟待解決的問題。

【發明內容】

[0018]有鑑於此，本發明解決的技術問題是:在FinFET的離子注入工藝中，如何控制鰭片頂面和兩個側面的摻雜濃度的均勻性。
[0019]為解決上述問題，本發明的技術方案具體是這樣實現的:
[0020]一種鰭片溝道摻雜方法，提供具有半導體襯底的晶片，其特徵在於，該方法包括:
[0021]所述半導體襯底的晶片器件面反型摻雜形成反型摻雜層，具有反型摻雜層的半導體襯底的晶片器件面製作硬掩膜；
[0022]以硬掩膜為遮蔽，在半導體襯底中刻蝕形成鰭片，
[0023]在鰭片的左側側壁和右側側壁分別進行第一離子注入和第二離子注入，所述第一離子注入和第二離子注入的摻雜類型相同，所述反型摻雜與所述第一離子注入和第二離子注入的摻雜類型相反。
[0024]所述第一離子注入的注入角度為離子束順時針偏離晶片器件面法線的夾角α，所述夾角α的範圍是10到60度；所述第二離子注入的注入角度為離子束逆時針偏離晶片器件面法線的夾角β，所述夾角β的範圍是10到60度。
[0025]當第一離子注入和第二離子注入的摻雜類型為P型摻雜，所述反型摻雜為N型摻雜，摻雜雜質為第V主族元素，所述反型摻雜的摻雜濃度是所述第離子注入或第二離子注入的二分之一。
[0026]所述第一離子注入和第二離子注入的離子注入源是B18H22, C2B10H12或者C2B1(IH14。
[0027]所述第一離子注入和第二離子注入的離子注入源為二氟化硼(BF2),注入能量範圍是 0.1KeV?IKeV。
[0028]當第一離子注入和第二離子注入的摻雜類型為N型摻雜時，反型摻雜為P型摻雜，摻雜雜質為第III主族元素，所述反型摻雜的摻雜濃度是所述第一離子注入或第二離子注入的二分之一。
[0029]所述反型摻雜的摻雜雜質是硼B或者二氟化硼BF2。
[0030]所述第一離子注入和第二離子注入的離子注入源為銻(Sb)或者砷(As)，注入能量範圍是0.5KeV到2KeV。
[0031]所述第一和第二離子注入的離子注入源為砷，注入能量範圍是IKeV飛KeV。
[0032]所述反型摻雜的方法是離子注入，注入角度是零，注入劑量範圍是1.0E12個離子每平方釐米到5.0E13個離子每平方釐米，注入能量範圍是15KeV到70KeV。
[0033]由上述的技術方案可見，本發明提供了一種FinFET的溝道摻雜方法，該方法在半導體襯底的表面進行反型摻雜形成反型層後，刻蝕形成頂部具有反型層的鰭片，接著對Fin的兩個側壁分別進行大角度的離子注入，由於N反型層中的反型摻雜與兩次離子注入的摻雜離子之間的複合作用，保證了 Fin頂面和兩個側壁三者摻雜濃度的均勻性，改善了溝道摻雜對與之電壓的控制。
【專利附圖】

【附圖說明】
[0034]圖la、圖1b為現有技術FinFET示意圖；
[0035]圖2為現有技術FinFET溝道摻雜的製作流程圖；
[0036]圖3飛為現有技術FinFET溝道摻雜步驟的剖面結構示意圖；
[0037]圖7為本發明具體實施例一 FinFET溝道摻雜方法流程圖；
[0038]圖8?12為本發明具體實施例一 FinFET溝道摻雜剖面結構示意圖。【具體實施方式】
[0039]為使本發明的目的、技術方案、及優點更加清楚明白，以下參照附圖並舉實施例，對本發明進一步詳細說明。
[0040]本發明提出了一種FinFET溝道摻雜方法，該方法在半導體襯底的表面進行反型摻雜形成反型層後，刻蝕形成頂部具有反型層的鰭片，接著對Fin的兩個側壁分別進行大角度的離子注入，由於N反型層中的反型摻雜與兩次離子注入的摻雜離子之間的複合作用，保證了 Fin頂面和兩個側壁三者摻雜濃度的均勻性，改善了溝道摻雜對與之電壓的控制。
[0041]具體實施例一
[0042]結合圖8?12說明本發明中如圖7所示的本發明N型FinFET的溝道摻雜方法，其具體步驟如下:
[0043]步驟701，圖8為本發明FinFET製作步驟701的剖面結構示意圖，如圖8所示，對半導體襯底300的晶片器件面進行反型摻雜，在半導體襯底表面形成反型層307 ；
[0044]首先，提供以SOI作為半導體襯底300的晶片，SOI是一種具有獨特的「矽-絕緣層-矽」三層結構的新型矽基半導體材料，如圖所示SOI包括上層的單晶矽頂層300a，以單晶矽頂層300a的上表面作為晶片器件面，中間層的二氧化矽絕緣層300b，以及底層的體型矽300c。本步驟中，反型摻雜是指，根據FinFET的類型，也就是後續溝道摻雜的摻雜類型，選擇與其相反的摻雜類型進行摻雜。具體地，反型摻雜的方法為離子注入306，反型摻雜的離子注入306角度是零(no-tilt)。對N型FinFET，反型摻雜的雜質為第V主族元素，優選的第V主族元素為磷(Phosph)或者砷(Arsenic)，反型摻雜的摻雜濃度是後續對鰭片側壁溝道摻雜(也就是後續步驟的第一離子注入或者第二離子注入的摻雜濃度)的二分之一，注入劑量範圍是1.0E12到5.0E13，注入能量範圍是15KeV到70KeV。對P型FinFET,反型摻雜的雜質為第III主族元素，例如:硼元素(B)，離子注入時的離子注入源為單質硼(B)或者二氟化硼(BF2)，反型摻雜的摻雜濃度是後續鰭片側壁溝道摻雜的二分之一，優選的，反型摻雜的摻雜濃度範圍是1.0E12個離子每平方釐米到5.0E13個離子每平方釐米，例如，
1.0E12個離子每平方釐米，3.0E13個離子每平方釐米，或者5.0E13個離子每平方釐米，注入能量範圍是15KeV到70KeV。例如15千電子伏特，40千電子伏特，70千電子伏特。
[0045]步驟702，圖9為本發明FinFET製作的步驟702的剖面結構示意圖，如圖9所示，在具有反型層307的半導體襯底300的晶片器件面製作硬掩膜；
[0046]本步驟中，製作硬掩膜的具體步驟包括:首先在具有反型層的半導體襯底300的晶片器件面(單晶娃頂層300a的上表面)依次沉積襯墊氧化層301 (pad oxide layer)和硬掩膜層302，接著光刻後依次刻蝕所述硬掩膜層302和襯墊氧化層301，在硬掩膜層302和襯墊氧化層301上打開窗口。其中，光刻是指，在硬掩膜層302上塗覆第一光刻膠，經過曝光和顯影工藝將第一光刻膠圖案化形成第一光刻圖案(圖中未畫出)；以第一光刻圖案為掩膜依次用各向異性的反應離子刻蝕(RIE)或者高密度等離子體(HDP)刻蝕去除沒有被第一光刻圖案覆蓋的硬掩膜層302和襯墊氧化層301部分，在硬掩膜層302和襯墊氧化層301上形成窗口，露出部分單晶矽頂層300a表面。本步驟中，還包括刻蝕後，剝離殘留第一光刻圖案的步驟。製作硬掩膜的具體步驟為現有技術，不再贅述。[0047]步驟703，圖10為本發明FinFET製作的步驟703的剖面結構示意圖，如圖10所示，以硬掩膜為遮蔽，刻蝕所述具有反型層307的半導體襯底300形成鰭片401 ；
[0048]本步驟中，以硬掩膜為遮蔽，刻蝕單晶矽頂層300a形成鰭片401，鰭片的側壁與襯底表面(水平面)接近垂直，鰭片的側壁與襯底水平面的夾角範圍是85°到90°，例如，85° ,87°或者90°，刻蝕的深度定義了鰭片的高度。
[0049]步驟704，圖11為本發明FinFET製作的步驟704的剖面結構示意圖，如圖11所示，在鰭片的左側側壁401b表面進行第一離子注入；
[0050]本步驟中，對鰭片401的左側側壁401b進行第一離子注入時，注入角度為離子束順時針偏離晶片器件面法線的夾角α，則第一離子注入的注入角度α的範圍是10到60度。
[0051]本步驟中，對N型FinFET，採用的離子注入源為二氟化硼(BF2),注入能量範圍是0.1KeV到IKeV，例如:0.1KeV, 0.5KeV或者IKeV ;此外，離子注入源還可以是合成簇硼B18H22，二碳代十二硼烷C2BltlH12或者C2B1(iH14。對P型FinFET，採用的離子注入源為磷(P)，銻(Sb)或者砷(As)，注入能量範圍是0.5KeV到5KeV，例如:0.5KeV，IKeV或者5KeV。優選的，離子注入源為砷，注入能量範圍是IKeV?5KeV，例如:lKeV，3KeV或者5KeV。
[0052]步驟705，圖12為本發明FinFET製作的步驟704的剖面結構示意圖，如圖12所示，鰭片的右側側壁401b表面進行第二離子注入；
[0053]本步驟中，與步驟704同理，對鰭片401的右側側壁401c進行第二離子注入時，注入角度為離子束逆時針偏離晶片器件面法線的夾角β，第二離子注入的注入角度β的範圍是10到60度。與步驟704相同的是，本步驟中，對N型FinFET，優選的離子注入源為二氟化硼(BF2)，注入能量範圍是0.1KeV到IKeV，例如:0.1KeV, 0.5KeV，或者IKeV，此外，離子注入源還可以是B18H22, C2BltlH12或者C2BltlH1415對P型FinFET，採用的離子注入源為P，Sb或者As，注入能量範圍是0.5KeV到5KeV，例如:0.5KeV，IKeV或者5KeV。優選的，離子注入源為砷，注入能量範圍是IKeV?5KeV，例如:lKeV，3KeV或者5KeV。
[0054]需要注意的是步驟704和步驟705的順序可以調換。
[0055]步驟704和步驟705的兩次離子注入都是大角度離子注入，兩次離子注入不僅是對鰭片401的左側側壁401b和右側側壁401c的溝道摻雜，還是對反型摻雜層所在的鰭片頂面401a的二次摻雜。
[0056]具體地，N型FinFET溝道摻雜過程中，單晶矽頂層401a經過了一次摻雜類型為N型的反型摻雜和兩次P型摻雜，且反型摻雜的摻雜濃度是對鰭片側壁溝道摻雜的注入劑量的二分之一，由於N型的反型摻雜和兩次P型摻雜的摻雜離子之間的複合作用，最終單晶矽頂層401a的摻雜類型仍然是P型摻雜，且摻雜劑量與鰭片側壁的溝道摻雜劑量相當。同理，P型FinFET溝道摻雜過程中，單晶矽頂層401a經過了一次摻雜類型為P型的反型摻雜和兩次N型摻雜，且反型摻雜的摻雜濃度是對鰭片側壁溝道摻雜的注入劑量的二分之一，由於P型的反型摻雜和兩次N型摻雜的摻雜離子之間的複合作用，最終單晶矽頂層401a的摻雜類型仍然是N型摻雜，且摻雜劑量與鰭片側壁的溝道摻雜劑量相當。
[0057]FinFET製作的後續還包括在鰭片1901上沉積柵極電介質層後製作柵極，環繞柵極的側牆(spacer)，以及源漏極注入等步驟，均為現有技術，不再贅述。
[0058]本發明提供了一種FinFET的溝道摻雜方法，該方法在半導體襯底的表面進行反型摻雜形成反型層後，刻蝕形成頂部具有反型層的鰭片，接著對Fin的兩個側壁分別進行大角度的離子注入，由於N反型層中的反型摻雜與兩次離子注入的摻雜離子之間的複合作用，保證了 Fin頂面和兩個側壁三者摻雜濃度的均勻性，改善了溝道摻雜對與之電壓的控制。
[0059]以上所述僅為本發明的較佳實施例而已，並不用以限制本發明，凡在本發明的精神和原則之內，所做的任何修改、等同替換、改進等，均應包含在本發明保護的範圍之內。
【權利要求】
1.一種鰭片溝道摻雜方法，提供具有半導體襯底的晶片，其特徵在於，該方法包括: 所述半導體襯底的晶片器件面反型摻雜形成反型摻雜層，具有反型摻雜層的半導體襯底的晶片器件面製作硬掩膜； 以硬掩膜為遮蔽，在半導體襯底中刻蝕形成鰭片， 在鰭片的左側側壁和右側側壁分別進行第一離子注入和第二離子注入，所述第一離子注入和第二離子注入的摻雜類型相同，所述反型摻雜與所述第一離子注入和第二離子注入的摻雜類型相反。
2.根據權利要求1所述的方法，其特徵在於，所述第一離子注入的注入角度為離子束順時針偏離晶片器件面法線的夾角α，所述夾角α的範圍是10到60度；所述第二離子注入的注入角度為離子束逆時針偏離晶片器件面法線的夾角β，所述夾角β的範圍是10到60度。
3.根據權利要求1所述的方法，其特徵在於，當第一離子注入和第二離子注入的摻雜類型為P型摻雜，所述反型摻雜為N型摻雜，摻雜雜質為第V主族元素，所述反型摻雜的摻雜濃度是所述第一離子注入或第二離子注入的二分之一。
4.根據權利要求3所述的方法，其特徵在於，所述第一離子注入和第二離子注入的離子注入源是合成簇硼B18H22, 二碳代十二硼烷C2BltlH12或者C2B1(iH14。
5.根據權利要求3所述的方法，其特徵在於，所述第一離子注入和第二離子注入的離子注入源為二氟化硼BF2，注入能量範圍是0.1KeV到IKeV。
6.根據權利要求1所述的方法，其特徵在於，當第一離子注入和第二離子注入的摻雜類型為N型摻雜時，反型摻雜為P型摻雜，摻雜雜質為第III主族元素，所述反型摻雜的摻雜濃度是所述第一離子注入或者所述第二離子注入的二分之一。
7.根據權利要求6所述的方法，其特徵在於，所述反型摻雜的是硼摻雜B或者二氟化硼BF2慘雜。
8.根據權利要求6所述的方法，其特徵在於，所述第一離子注入和第二離子注入的離子注入源為磷P、銻Sb或者砷As，注入能量範圍是0.5KeV到5KeV。
9.根據權利要求3或6所述的方法，其特徵在於，所述反型摻雜的方法是離子注入，注入角度是零，注入劑量範圍是1.0E12個離子每平方釐米到5.0E13個離子每平方釐米注入能量範圍是15KeV到70KeV。
【文檔編號】H01L21/336GK103515205SQ201210219760
【公開日】2014年1月15日 申請日期:2012年6月28日 優先權日:2012年6月28日
【發明者】趙猛 申請人:中芯國際集成電路製造(上海)有限公司