電化隔離元件及其製造方法

2023-05-20 23:59:06 2

電化隔離元件及其製造方法
【專利摘要】本發明提供一種電化隔離元件及其製造方法。上述電化隔離元件包括導線架，其包括第一裸片座、第一導腳和第二導腳；基板，設置於第一裸片座上；高壓半導體電容，形成於基板上，其中高壓半導體電容包括內連線結構，包括金屬層間介電層結構；彼此隔開的第一電極板、第二電極板和第三電極板，位於金屬層間介電層結構上，其中第一電極板、第二電極板和與第一電極板、第二電極板重疊的金屬層間介電層結構的第一部分構成第一電容，其中第一電極板、第三電極板和與第一電極板、第三電極板重疊的金屬層間介電層結構的第二部分構成第二電容。本發明實施例的電子裸片可以在不增加金屬層間介電層結構厚度的條件下提升電子裸片的崩潰電壓。
【專利說明】電化隔離元件及其製造方法
【技術領域】
[0001]本發明涉及一種電化隔離元件及其製造方法，尤其涉及一種電化隔離元件的電極板設計及其製造方法。
【背景技術】
[0002]電源供應器是電腦之中的一個組件，負責將交流電轉成穩定的直流電，給電腦內其它的組件所使用的電源。為了在使用者界面上維持安全的電壓，電源供應器對高壓側和控制信號側之間的電化隔離(galvanic isolation)非常重要。公知的一種電化隔離器為電容稱合型隔離器(capacitively coupled isolator)。然而，為了達到承受及隔離高電壓(瞬態和操作電壓)的能力，上述電容耦合型隔離器的介電質需具有相當大的厚度和絕緣強度。因而，現今的電容耦合型隔離器會有應力和體積龐大的缺點。
[0003]因此，在此【技術領域】中，需要一種電化隔離元件，以改善上述缺點。

【發明內容】

[0004]有鑑於此，本發明的目的在於提供一種改良式的電化隔離元件及其製造方法。
[0005]本發明的一實施例提供一種電化隔離元件。上述電化隔離元件包括一導線架，其包括一第一裸片座、一第一導腳和一第二導腳；一基板，設置於上述第一裸片座上；一高壓半導體電容，形成於上述基板上，其中上述高壓半導體電容包括一內連線結構，包括一金屬層間介電層結構；彼此隔開的一第一電極板、一第二電極板和一第三電極板，位於上述金屬層間介電層結構上，其中上述第一電極板、上述第二電極板和與上述第一電極板、上述第二電極板重疊的上述金屬層間介電層結構的一第一部分構成一第一電容，以及其中上述第一電極板、上述第三電極板和與上述第一電極板、上述第三電極板重疊的上述金屬層間介電層結構的一第二部分構成一第二電容；一第一焊線，電性連接至上述第二電極板和上述第一導腳；一第二焊線，電性連接至上述第三電極板和上述第二導腳；一成型材質，包裹上述高壓電容裸片、上述第一裸片座、上述第一焊線和上述第二焊線。
[0006]本發明的另一實施例提供一種電化隔離元件基座的製造方法。上述電化隔離元件基座的製造方法包括提供一電子裸片，電子裸片包括一基板，設置於上述第一裸片座上；一高壓半導體電容，形成於上述基板上，其中上述高壓半導體電容包括一內連線結構，包括一金屬層間介電層結構；彼此隔開的一第一電極板、一第二電極板和一第三電極板，位於上述金屬層間介電層結構上，其中上述第一電極板、上述第二電極板和與上述第一電極板、上述第二電極板重疊的上述金屬層間介電層結構的一第一部分構成一第一電容，以及其中上述第一電極板、上述第三電極板和與上述第一電極板、上述第三電極板重疊的上述金屬層間介電層結構的一第二部分構成一第二電容；一保護層，形成於上述內連線結構上，其中上述保護層由包括聚醯亞胺的一材料形成，其中上述保護層具有兩個開口，其中上述第一焊線和上述第二焊線分別穿過兩個上述開口 ；將上述第一電子裸片設置於上述導線架的上述第一裸片座上；進行一接線工藝，將上述第二電極板藉由上述第一焊線電性連接至第一導腳，且將上述第三電極板藉由上述第二焊線電性連接至上述第二導腳；形成一成型材質，包裹上述第一電子裸片、上述第一裸片座、上述第一焊線和上述第二焊線。
[0007]本發明實施例提供一種包含高壓半導體電容裸片(電子裸片)的電化隔離元件及其製造方法。上述電子裸片為利用晶片級工藝(wafer level process)製造的電子裸片。上述電子裸片包括多個串聯的電容元件，其藉由交錯設置於內連線結構中的金屬層間介電層結構的上、下表面上的多個分離的金屬層圖案以及夾設於其中的金屬層間介電層結構來構成多個串聯的電容元件。而上述電容元件的介電質厚度皆等於金屬層間介電層結構的厚度。因此，本發明實施例的電子裸片(高壓半導體電容裸片)可以在不增加金屬層間介電層結構厚度的條件下提升電子裸片(高壓半導體電容裸片)的崩潰電壓。另外，藉由上述電容元件的彼此分離的電極板(內連線層別金屬層)的配置，可增加基板材質的使用彈性，例如可以使用硬度較大的玻璃晶片，使電容元件連接至焊線的金屬層圖案直接設置於玻璃晶片的頂面，以利於接線工藝的進行。並且，高壓半導體電容裸片(電子裸片)可藉由玻璃晶片搭配上述彼此分離的電極板(內連線層別金屬層)的配置，因而電容元件的介電質可使用高分子材質，可進一步簡化高壓半導體電容的介電質的工藝。再者，本發明實施例可提供具有單裸片座、雙裸片座或多裸片座的電化隔離元件，以將具不同崩潰電壓的高壓電容裸片、例如感測電子元件裸片等其他的集成電路裸片整合於同一電化隔離元件中。
【專利附圖】

【附圖說明】
[0008]圖1顯示本發明一實施例的電化隔離元件的剖面示意圖。
[0009]圖2A為本發明一實施例的電化隔離元件的部分剖面示意圖，其顯示本發明一實施例的包括一高壓半導體電容的一電子裸片的配置。
[0010]圖2B為圖2A所示的電子裸片的等效電路圖。
[0011]圖3A為本發明另一實施例的電化隔離元件的部分剖面示意圖，其顯示本發明另一實施例的包括一高壓半導體電容的一電子裸片的配置。
[0012]圖3B為圖3A所示的電子裸片的等效電路圖。
[0013]圖4A為本發明又一實施例的電化隔離元件的部分剖面示意圖，其顯示本發明又一實施例的包括一高壓半導體電容的一電子裸片的配置。
[0014]圖4B為圖4A所示的電子裸片的等效電路圖。
[0015]圖5為本發明又另一實施例的電化隔離元件的部分剖面示意圖，其顯示本發明又另一實施例的包括一高壓半導體電容的一電子裸片的配置。
[0016]圖6A?圖6H為本發明一實施例的一電化隔離元件的一電子裸片的部分製造流程的剖面示意圖。
[0017]圖7A?圖7K為本發明另一實施例的一電化隔離元件的一電子裸片的部分製造流程的剖面示意圖。
[0018]圖8A?圖8F為本發明又一實施例的一電化隔離元件的一電子裸片的部分製造流程的剖面示意圖。
[0019]圖9為本發明實施例的電化隔離元件的製造流程圖。
[0020]圖10A、圖1OB顯示本發明其他實施例的電化隔離元件的剖面示意圖。
[0021][主要元件附圖標記說明][0022]200、300 ?基板；
[0023]201、301 ?頂面；
[0024]202?層間介電層結構；
[0025]202a、202b、210a、210b、210c、302、304 ?介電層；
[0026]204?第二電極板；
[0027]206?第三電極板；
[0028]208、308 ?下表面；
[0029]212?介層孔插塞堆疊結構；
[0030]213、313 ?上表面；
[0031]214?第一電極板；
[0032]210,310?金屬層間介電層結構；
[0033]220?第四電極板；
[0034]222?第六電極板；
[0035]224?第五電極板；
[0036]230、230a、230b、230c ?保護層；
[0037]232a、232b、234、238a、238b、242a、242b、304、306、314、332a、332b、336a、336b、340a,340b,3440a,344b ?金屬層圖案；
[0038]236a、236b、240a、240b、244a、244b、330a、330b、334a、334b、338a、338b、342a、342b、346a、336b?介層孔插塞；
[0039]250,350?密封環結構；
[0040]270、370?內連線結構；
[0041]310a、310b?介電層圖案；
[0042]312、314、512a、514a、512、514、304a、304b ?開口 ；
[0043]500、500a ?500g ?電子裸片；
[0044]500al?500gl?高壓半導體電容；
[0045]501?粘著材料；
[0046]502,502a,502b,602a,602b,602c ?裸片座；
[0047]504、604 ?導腳；
[0048]504a、604a ?第一導腳；
[0049]504b>604b ?第二導腳；
[0050]506?成型材質；
[0051]508?第一焊線；
[0052]510?第二焊線；
[0053]518?第三焊線；
[0054]520?第四焊線；
[0055]508a、508b、510a、510b、518a、518b、520a、520b ?末端；
[0056]514、614 ?導線架；
[0057]516?成型蓋；
[0058]550?第二電子裸片；[0059]552?第三電子裸片；
[0060]600、600A、600B?電化隔離元件；
[0061]902、904、906、908 ?步驟；
[0062]Cl?第一電容；
[0063]C2?第二電容；
[0064]C3?第三電容；
[0065]C4?第四電容；
[0066]C5?第五電容；
[0067]C?總電容值。
【具體實施方式】
[0068]為了讓本發明的目的、特徵、及優點能更明顯易懂，下文特舉實施例，並配合所附的圖，做詳細說明。本發明說明書提供不同的實施例來說明本發明不同實施方式的技術特徵。其中，實施例中的各元件的配置為說明之用，並非用以限制本發明。且實施例中附圖標號的部分重複是為了簡化說明，並非意指不同實施例之間的關聯性。
[0069]圖1顯示本發明一實施例的電化隔離元件600的剖面示意圖。在本實施例中，電化隔離元件600可為使用一焊線技術(bonding wire technology)的一封裝體。另外,在本實施例中，電化隔離元件600可為崩潰電壓為5000V以上的一高壓電容封裝。如圖1所示，本發明一實施例的電化隔離元件600包括一導線架503、一電子裸片500、第一和第二焊線508和510、一成型材質506。
[0070]在本發明的一實施例中，導線架503具有一裸片座(die attach pad (DAP)) 502和多個導腳(lead) 504。並且，導線架503的裸片座502位於導線架503的中心部分。如圖1所示，電子裸片500可藉由粘著材料501設置(固著)於裸片座502上，且電子裸片500可藉由焊線508和510電性連接至導線架503的不同導腳(lead) 504a和504b。在本發明一實施例中，電子裸片500可視為一高壓電容裸片500。
[0071]如圖1所示，成型材質506包裹電子裸片500以及焊線508和510。在本發明的一實施例中，成型材質506可由例如樹脂(resin)的成型材料形成，其可將焊線508和510彼此隔開而不致短路。
[0072]另外，電化隔離元件600可包括例如成型蓋(mold cap) 516的選擇性元件。上述成型蓋(mold cap) 516包圍裸片座502、電子裸片500、成型材質506和導線架503的部分導腳504，且導線架503的其他部分導腳504從成型蓋516暴露出來。並且，成型材質506填滿成型蓋516的內部空間。
[0073]接著利用圖2A、圖2B、圖3A、圖3B、圖4A、圖4B和圖5說明本發明實施例的電子裸片500a?500d的配置。本發明不同實施例中的電子裸片500a?500d為利用晶片級工藝(wafer level process)製造的電子裸片。每一個電子裸片500a?500d包括多個串聯的電容元件。藉由交錯設置(staggered arrangement)於內連線結構中的金屬層間介電層(IMD layer)結構的上、下表面上的多個分離的電極板(內連線層別金屬層)以及夾設於多個分離電極板中的金屬層間介電層結構來構成多個串聯的電容元件。而每一個電容元件的介電質厚度皆等於金屬層間介電層結構的厚度。[0074]並且，在本發明的一實施例中，在一俯視圖中，本發明實施例的電子裸片的位於金屬層間介電層結構的一表面的電性連接至焊線的第一電極板會與一個位於金屬層間介電層結構的相對表面的第二電極板重疊。再者，在本發明一實施例中，位於金屬層間介電層結構的上述表面的電性浮接的電極板會與兩個位於金屬層間介電層結構的上述相對表面的電極板重疊。因此，本發明實施例的電子裸片可以在不增加金屬層間介電層結構厚度的條件下提升電子裸片的崩潰電壓。
[0075]圖2A為本發明一實施例的電化隔離元件的部分剖面示意圖，其顯示本發明一實施例的包括一高壓半導體電容500al的電子裸片500a的配置。圖2B為圖2A所示的電子裸片500a的等效電路圖。上述圖式中的各元件如有與圖1所示相同或相似的部分，則可參考前面的相關敘述，在此不做重複說明。
[0076]如圖2A所不，電子裸片500a包括一基板200、一高壓半導體電容500al、第一和第二焊線508和510、一成型材質506。在本發明的一實施例中，設置於裸片座(DAP) 502的基板200可包括一半導體基板或一絕緣體基板。在本實施例中，基板200可視為半導體基板200。
[0077]如圖2A所示，在本發明的一實施例中，包括一內連線結構270的高壓半導體電容500al形成於基板200上。上述內連線結構270形成於基板200的一頂面201上。在圖2A所不的實施例中，內連線結構270包括一金屬層間介電層結構210、一第一電極板(內連線層別金屬層)214、一第二電極板(內連線層別金屬層)204和一第三電極板(內連線層別金屬層)206。在本發明的一實施例中，金屬層間介電層結構210可為單層或多層結構。上述金屬層間介電層結構210可由包括但並非限制於氮化矽、氧化矽、氮氧化矽、聚醯亞胺(polyimide)或上述任意組合的材料形成。
[0078]如圖2A所不,在本發明的一實施例中，第一電極板214形成於金屬層間介電層結構210的一上表面213上。並且,第二電極板204和第三電極板206形成於金屬層間介電層結構210的一下表面208上且彼此隔開。在本發明的一實施例中，第一電極板214為一最頂層內連線金屬層(Mtop)。並且，第二電極板204和第三電極板206為位於最頂層內連線金屬層下方的內連線金屬層(例如第一層金屬層(Ml)圖案)。並且，於一俯視圖中，第一電極板214是設計分別與第二電極板204和第三電極板206部分重疊。第二電極板204和第三電極板206分別藉由穿過金屬層間介電層結構210的介層孔插塞堆疊結構212及位於介層孔插塞堆疊結構212上的焊墊216、218電性連接至焊線508、510。如圖2A所示，上述第一電極板214、上述第二電極板204和與上述第一電極板214及上述第二電極板204重疊的上述金屬層間介電層結構210的一第一部分構成一第一電容Cl。並且，上述第一電極板214、上述第三電極板206和與上述第一電極板214及上述第三電極板206重疊的上述金屬層間介電層結構210的一第二部分構成與第一電容Cl串聯的一第二電容C2。
[0079]因此，如圖2B所示，電子裸片500a的總電容值C為第一電容Cl串聯第二電容C2的等效電容值。上述電子裸片500a的總電容值C為(C1*C2)/(C1+C2)。
[0080]在本發明的一實施例中，高壓半導體電容500al還包括一保護層230，形成於內連線結構270上。如圖2A所示,上述保護層230由包括聚醯亞胺(polyimide)的一材料形成。在本發明的一實施例中，上述保護層230具有分別供第一焊線508和第二焊線510穿過的兩個開口 512、514。如圖2A所示，第一焊線508藉由穿過金屬層間介電層結構210的介層孔插塞堆疊結構212及焊墊216電性連接至第二電極板204和導線架的一導腳(例如圖1所示的導線架503的第一導腳504a)。並且，第二焊線510藉由穿過金屬層間介電層結構210的介層孔插塞堆疊結構212及焊墊218電性連接至第三電極板206和導線架的另一導腳(例如圖1所示的導線架503的第二導腳504b)。一成型材質506，包裹高壓半導體電容500al、裸片座502、第一焊線508和第二焊線510。
[0081]圖3A為本發明另一實施例的電化隔離元件的部分剖面示意圖，其顯示本發明一實施例的包括一高壓半導體電容500bl的一電子裸片500b的配置。圖3B為圖3A所示的電子裸片500b的等效電路圖。上述圖式中的各元件如有與圖2A、圖2B所示相同或相似的部分，則可參考前面的相關敘述，在此不做重複說明。如圖3A所示，電子裸片500a和電子裸片500b的不同處為，電子裸片500b的內連線結構270還包括一第四電極板220，形成於金屬層間介電層結構210的上表面213上。在本實施例中,第四電極板220是設計與第一電極板214屬於相同的內連線金屬層層別，且與第一電極板214彼此隔開。並且，於一俯視圖中，第四電極板220設計與第三電極板206部分重疊。如圖3A所示，上述第一電極板214、上述第二電極板204和與上述第一電極板214及上述第二電極板204重疊的上述金屬層間介電層結構210的一第一部分構成一第一電容Cl。並且,上述第一電極板214、上述第三電極板206和與上述第一電極板214及上述第三電極板206重疊的上述金屬層間介電層結構210的一第二部分構成一第二電容C2。另外，上述第三電極板206、上述第四電極板220和與上述第三電極板206及上述第四電極板220重疊的上述金屬層間介電層結構210的一第三部分構成與第三電容C3。上述第一電容Cl、第二電容C2和第三電容C3以串聯方式連接。
[0082]如圖3B所示，電子裸片500b的總電容值C為串聯第一?第三電容C1、C2、C3的等效電容值。電子裸片500b的總電容值C為(C1*C2*C3)/(C1+C2+C3)。
[0083]圖4A為本發明又一實施例的電化隔離元件的部分剖面示意圖，其顯示本發明又一實施例包括一高壓半導體電容500cl的一電子裸片500c的配置。圖4B為圖4A所示的電子裸片500c的等效電路圖。上述圖式中的各元件如有與圖2A、圖2B、圖3A、圖3B所示相同或相似的部分，則可參考前面的相關敘述，在此不做重複說明。如圖4A所示，電子裸片500b和電子裸片500c的不同處為，電子裸片500c的內連線結構270還包括一第五電極板224和第六電極板222。如圖4A所示,第一電極板214、第四電極板220和第五電極板224位於金屬層間介電層結構210的上表面213上。而第二電極板204、第三電極板206和第六電極板222位於金屬層間介電層結構210的下表面208上。在本實施例中,第一電極板214、第四電極板220和第五電極板224是設計屬於相同的內連線金屬層層別，而第二電極板204、第三電極板206和第六電極板222屬於相同的內連線金屬層層別。並且，於一俯視圖中，第六電極板222設計分別與第四電極板220和第五電極板224部分重疊。如圖4A所不，上述第一電極板214、上述第二電極板204和與上述第一電極板214及上述第二電極板204重疊的上述金屬層間介電層結構210的一第一部分構成一第一電容Cl。並且，上述第一電極板214、上述第三電極板206和與上述第一電極板214及上述第三電極板206重疊的上述金屬層間介電層結構210的一第二部分構成一第二電容C2。另外,上述第三電極板206、上述第四電極板220和與上述第三電極板206及上述第四電極板220重疊的上述金屬層間介電層結構210的一第三部分構成與第三電容C3。再者,上述第四電極板220、上述第六電極板222和與上述第四電極板220及上述第六電極板222重疊的上述金屬層間介電層結構210的一第四部分構成與第四電容C4。並且，上述第六電極板222、上述第五電極板224和與上述第六電極板222及上述第五電極板22重疊的上述金屬層間介電層結構210的一第五部分構成與第五電容C5。上述第一電容Cl、第二電容C2、第三電容C3、第四電容C4和第五電容C5以串聯方式連接。
[0084]如圖4B所不，電子裸片500c的總電容值C為串聯第一電容?第五電容Cl、C2、C3、C4、C5的等效電容值。電子裸片500c的總電容值C為(C1*C2*C3*C4*C5) /(C1+C2+C3+C4+C5)。
[0085]圖5為本發明又另一實施例的電化隔離元件600的部分剖面示意圖，其顯示本發明又另一實施例的包括一高壓半導體電容500dl的一電子裸片500d的配置。上述圖式中的各元件如有與圖2A、圖2B、圖3A、圖3B、圖4A、圖4B所示相同或相似的部分，則可參考前面的相關敘述，在此不做重複說明。如圖5所示，電子裸片500d的高壓半導體電容500dl設置於例如一玻璃晶片的一絕緣體基板300上。一金屬層間介電層結構310可為一高分子(polymer)層。
[0086]如圖5所示，電子裸片500d的一高壓半導體電容500dl形成於絕緣體基板300上，且絕緣體基板300設置於裸片座502上。在本發明的一實施例中，高壓半導體電容500dl包括一內連線結構。上述內連線結構包括一金屬層間介電層結構310、位於金屬層間介電層結構310上的一第一電極板214、一第二電極板204和一第三電極板206。上述第一電極板214、第二電極板204和第三電極板206彼此隔開。上述第一電極板214、上述第二電極板204和與上述第一電極板214及上述第二電極板204重疊的上述金屬層間介電層結構310的一第一部分構成一第一電容Cl。並且,上述第一電極板214、上述第三電極板206和與上述第一電極板214及上述第三電極板206重疊的上述金屬層間介電層結構310的一第二部分構成與第一電容Cl串聯的一第二電容C2。因此，如圖5所示，電子裸片500d的總電容值C為第一電容Cl串聯第二電容C2的等效電容值。上述電子裸片500d的總電容值C為(C1*C2)/(C1+C2)。
[0087]如圖5所示，第一焊線508電性連接至第二電極板204和導線架的一導腳(例如圖1所示的導線架503的第一導腳504a)。並且，第二焊線510電性連接至第三電極板206和導線架的另一導腳(例如圖1所示的導線架503的第二導腳504b)。一成型材質506，包裹高壓半導體電容500dl、裸片座502、第一焊線508和第二焊線510。
[0088]在圖5所不的實施例中，第一電極板214為上述金屬層間介電層結構310的一最頂層內連線金屬層(Mtop)。並且，第二電極板204和第三電極板206為上述金屬層間介電層結構310的位於最頂層內連線金屬層下方的內連線金屬層。
[0089]在本發明一實施例中，電子裸片500a?500d僅由二個或二個以上的電容元件串聯構成，其中不具有其他的電子元件或集成電路。然而，在本發明一實施例中，電子裸片500A?500d中也可整合例如感測元件的其他電子元件或集成電路。可利用同一晶片級工藝來同時製造電子裸片500a?500d的上述高壓半導體電容、電子元件和集成電路。
[0090]接著說明由高壓電容裸片構成的電化隔離元件的製造流程。圖9為本發明實施例的電化隔離元件的製造流程圖。請參考圖9，首先，進行步驟902，提供如圖1、圖2A、圖2B、圖3A、圖3B、圖4A、圖4B所示的具有一高壓半導體電容的一電子裸片500、500a、500b、500c或500d(例如高壓電容裸片500、500a?500d)。之後，進行步驟904，將上述電子裸片固著於如圖1所示的一導線架503的一裸片座502上。然後，進行步驟906，進行一接線工藝，將如圖1、圖2A、圖2B、圖3A、圖3B、圖4A、圖4B所示的上述電子裸片的高壓半導體電容的第二電極板204藉由第一焊線508電性連接至第一導腳504a，且將上述高壓半導體電容的第三電極板206藉由第二焊線510電性連接至第二導腳504b。接著，進行步驟908，沉積例如圖1所示的成型材質506)，包裹上述電子裸片500、上述裸片座502、上述第一焊線508和上述第二焊線510。
[0091]接著，利用圖6A?圖6H、圖7A?圖7L、圖8A?圖8F說明圖9所示的本發明實施例的電化隔離元件的製造流程的步驟902、904。圖6A?圖6H為本發明一實施例的一電化隔離元件的的電子裸片500e製造方法的剖面示意圖。在本實施例中，電子裸片500e為具有一密封環結構(seal ring structure)的高壓半導體電容裸片。並且，上述電子裸片500e利用例如一矽(Si)基板的半導體基板製作，上述密封環結構可保護內部的電容元件以隔絕外界水氣或化學物質的汙染及外力破壞。首先，如圖6A所示，提供一基板200。在本實施例中，基板200例如可為矽基板。接著，可利用化學氣相沉積法(CVD)或原子層沉積法(ALD)等薄膜沉積方式,於基板200的頂面201上依序形成介電層202a、202b。在本發明一實施例中，介電層202a、202b可為層間介電層(ILD)結構202的一部分。
[0092]接著，請參考圖6B，可利用物理氣相沉積法(PVD)、電鍍法或原子層沉積法(ALD)等薄膜沉積方式，於層間介電層(ILD)結構202上沉積一金屬層(圖未顯示)。接著，進行包括一光刻工藝和一非等向性蝕刻工藝的一圖案化工藝，移除部分上述金屬層，於晶片200的頂面201上形成金屬層圖案234，於金屬層圖案234的兩側形成金屬層圖案232a、232b。在本發明一實施例中，金屬層圖案234、232a、232b位於同一內連線金屬層層別。
[0093]接著，請參考圖6C，可利用化學氣相沉積法(CVD)或原子層沉積法(ALD)等薄膜沉積方式，於層間介電層(ILD)結構202上沉積一介電層210a,並覆蓋金屬層圖案234、232a、232b。之後,進行包括一光刻工藝和一非等向性蝕刻工藝的一圖案化工藝,移除位於金屬層圖案232a、232b上的部分介電層210a，以於金屬層圖案232a、232b上形成穿過介電層210a的開口(圖未顯示)。然後，於上述開口的側壁上形成例如可包括鈦(Ti)、氮化鈦(TiN)或上述組合的阻障層(圖未顯示)。接著，於上述開口中填入例如可包括鎢或多晶矽的導電材料，以於上述開口中形成介層孔插塞236a、236b,上述介層孔插塞236a、236b分別連接至金屬層圖案232a、232b。
[0094]接著，請參考圖6D，可重複圖6B、圖6C的形成金屬層圖案、介電層以及介層孔插塞的工藝，於上述介層孔插塞236a、236b上形成介電層210b和210c,形成被介電層210b覆蓋的金屬層圖案238a、238b，形成被介電層210c覆蓋的金屬層圖案242a、242b，形成穿過介電層210b的介層孔插塞240a、240b,形成穿過介電層210c的介層孔插塞244a、244b。注意位於金屬層圖案234正上方沒有任何的金屬層圖案被介電層210b、210c覆蓋。如圖6D所不，上述金屬層圖案238a、238b分別連接至上述介層孔插塞236a、236b，上述介層孔插塞240a、240b分別連接至上述金屬層圖案238a、238b，上述金屬層圖案242a、242b分別連接至上述介層孔插塞240a、240b,而上述介層孔插塞244a、244b分別連接至上述金屬層圖案242a、242b ο
[0095]接著，請參考圖6E，重複圖6B的形成金屬層圖案工藝，於介電層210c上形成彼此隔開的金屬層圖案246a、246b、248和252。在本實施例中，金屬層圖案246a、246b分別連接至上述介層孔插塞244a、244b，而金屬層圖案248和252是設計與金屬層圖案234重疊。在本實施例中，金屬層圖案234的俯視面積是設計大於金屬層圖案248和252的俯視面積，因而金屬層圖案234分別與金屬層圖案248和252部分重疊。在圖6E所示的實施例中，垂直堆疊的上述介電層210a、210b、210c構成金屬層間介電層結構210。另外,上述金屬層間介電層結構210、上述金屬層圖案234、232a、232b、238a、238b、242a、242b與上述介層孔插塞236a、236b、240a、240b、244a、244b構成電子裸片500e的一內連線結構270。並且，上述金屬層間介電層結構210的介電層210a、210b、210c可為上述內連線結構270的金屬層間介電層(MD 1&761")，上述金屬層圖案 234、232&、23213、238&、23813、242&、24213可為上述內連線結構270的不同內連線金屬層別(interconnection metal layered-level)的金屬層圖案。上述介層孔插塞236a、236b、240a、240b、244a、244b可為上述內連線結構270的不同內連線介層孔插塞層別(interconnection via plug level)的介層孔插塞。然而，在本發明其他實施例中，內連線結構270的介電層的層數和金屬層圖案的層數並無限制，可依據設計需求而定。
[0096]如圖6E所不,形成上述內連線結構期間，是於金屬層間介電層結構210中形成一密封環結構250。上述密封環結構250圍繞上述金屬層圖案234、248和252。在本實施例中，上述密封環結構250由分別穿過上述介電層210a、210b、210c的多個介層孔插塞236a、236b、240a、240b、244a、244b和與上述介電層210a、210b、210c交錯堆疊的上述金屬層圖案232a、232b、238a、238b、242a、242b、246a、246b垂直堆疊且彼此連構成。然而，在本發明其他實施例中，上述密封環結構250的介層孔插塞的數量和金屬層圖案的數量並無限制，可依據內連線結構層數的設計而定。
[0097]圖6F、圖6G是顯示保護層(保護層結構)的形成方式，上述保護層覆蓋內連線結構的頂面，保護其下方的電容元件以隔絕外界水氣或化學物質的汙染及外力破壞。
[0098]接著，請參考圖6F，於上述內連線結構上依序形成保護層230a、230b，並覆蓋金屬層間介電層結構210和金屬層圖案246a、246b、248和252。在本發明的一實施例中，上述保護層230a、230b可由相同或不同的材質形成。在本實施例中，上述保護層230a可由氧化矽形成，而上述保護層230b可由氮化矽形成。然後，可進行包括一光刻工藝和一非等向性蝕刻工藝的一圖案化工藝，移除位於金屬層圖案248和252上的部分保護層230a、230b，以於金屬層圖案248和252上形成穿過保護層230a、230b的開口 512a、514a，以定義後續焊線的接線位置。
[0099]接著，請參考圖6G，於上述保護層230a、230b再形成一保護層230c。在本實施例中，上述保護層230c可由聚醯亞胺(polyimide)形成。然後，可進行包括一光刻工藝和一非等向性蝕刻工藝的一圖案化工藝，移除位於開口 512a、514a上的部分保護層230c，以於金屬層圖案248和252上形成穿過保護層230a、230b、230c的開口 512、514，暴露出部分金屬層圖案248和252，以定義後續焊線的接線位置。在本發明一實施例中，保護層230a、230b、230c—起構成一保護層(保護層結構)230。在本發明的一實施例中，可利用一重布線(RDL)工藝形成上述保護層230。經過上述工藝之後，完成本發明一實施例的一電化隔離元件的的電子裸片500e。
[0100]接著，請參考圖6H,進行一接線(wire bonding)工藝,將焊線508、510分別穿過保護層230的開口 512、514，直接接合至金屬層圖案248和252。在本實施例中，電子裸片500e的內連線結構的金屬層間介電層(MD)結構210、金屬層圖案234、248和252構成兩個串聯的電容元件。如圖6H所示，上述金屬層圖案(第一電極板)234、上述金屬層圖案(第二電極板)248和與上述金屬層圖案234及上述金屬層圖案248重疊的上述金屬層間介電層結構210的一第一部分構成一第一電容Cl。並且,上述金屬層圖案(第一電極板)234、上述金屬層圖案(第三電極板)252和與上述金屬層圖案234及上述金屬層圖案252重疊的上述金屬層間介電層結構210的一第二部分構成與第一電容Cl串聯的一第二電容C2。在本實施例中，金屬層圖案(第一電極板)234為一最底層內連線金屬層(例如第一層內連線金屬層(Ml))。並且，金屬層圖案(第二電極板)248和金屬層圖案(第三電極板)252為位於最底層內連線金屬層上方的內連線金屬層(例如最頂層內連線金屬層(Mtop))。然而，在本發明其他實施例中，金屬層圖案234和金屬層圖案248、252的層別可以互換，因而結構會類似於如圖2A所示的的電子裸片500a，而金屬層圖案248、252可藉由穿過金屬層間介電層(MD)結構210的介層孔插塞堆疊結構(類似於如圖2A所示的介層孔插塞堆疊結構212)以及其上的焊墊(類似於如圖2A所示的焊墊216)電性連接至第一焊線508和第二焊線 510。
[0101]圖7A?圖7L為本發明另一實施例的一電化隔離元件的電子裸片500f製造方法的剖面示意圖。上述圖式中的各元件如有與圖6A?圖6H所示相同或相似的部分,則可參考前面的相關敘述，在此不做重複說明。在本實施例中，電子裸片500f為具有一密封環結構的高壓半導體電容裸片，且上述電子裸片利用例如矽基板的半導體基板製作，上述密封環結構可保護內部的電容元件以隔絕外界水氣或化學物質的汙染及外力破壞。首先，如圖7A所不,提供例如娃基板的基板200。接著，進行沉積工藝和後續圖案化工藝，於基板200的頂面201上形成介電層302，以及穿過介電層302的開口 304a、304b。在本發明一實施例中，介電層302可為層間介電層(ILD)的一部分，且開口 304a、304b接近基板200的邊緣。
[0102]接著，如圖7B所示，可進行類似於圖6C的工藝，以於開口 304a、304b中形成介層孔插塞330a、330b。之後，如圖7C、圖7D所示，可重複圖6B、圖6C的形成金屬層圖案、介電層以及介層孔插塞的工藝，於上述介層孔插塞330a、330b上形成介電層304,形成被介電層304覆蓋的金屬層圖案332a、332b，形成穿過介電層304的介層孔插塞334a、334b。在本實施例中，介電層304為金屬層間介電層(IMD)。
[0103]接著，如圖7E所示，可進行類似於圖6B的工藝，於介電層304上形成金屬層圖案234,且同時於金屬層圖案234的兩側形成金屬層圖案336a、336b。在本發明一實施例中，金屬層圖案234、336a、336b位於同一內連線金屬層層別。在本實施例中，金屬層圖案234、336a、336b為第二層內連線金屬層(M2)圖案。
[0104]接著，如圖7F、圖7G所示，可進行類似於圖6B、圖6C的形成金屬層圖案、介電層以及介層孔插塞的工藝，於上述金屬層圖案234、336a、336b上形成介電層210a、210b和210c，形成被介電層210b覆蓋的金屬層圖案340a、340b,形成被介電層210c覆蓋的金屬層圖案344a、344b,形成穿過介電層210a的介層孔插塞338a、338b,形成穿過介電層210b的介層孔插塞342a、342b,形成穿過介電層210c的介層孔插塞346a、346b。注意位於金屬層圖案234正上方沒有任何的金屬層圖案被介電層210a、210b、210c覆蓋。如圖7G所示，上述介層孔插塞338a、338b分別連接至下方的金屬層圖案336a、336b和上方的金屬層圖案340a、340b，上述介層孔插塞342a、342b分別連接至下方的金屬層圖案340a、340b和上方的金屬層圖案344a、344b，上述金屬層圖案344a、344b分別連接至上方的上述介層孔插塞346a、346b。
[0105]接著，如圖7H所示，可進行類似圖6E的工藝，於介電層210c上形成彼此隔開的金屬層圖案348a、348b、248和252。在本實施例中，金屬層圖案348a、348b分別連接至上述介層孔插塞346a、346b，而金屬層圖案248和252是設計與金屬層圖案234重疊。如圖7H所示的上述金屬層圖案234、248和252的配置方式及層別類似於圖6E。在圖7H所示的實施例中，垂直堆疊的上述介電層210a、210b、210c構成金屬層間介電層結構210。另外,上述金屬層間介電層結構 210、上述金屬層圖案 234、248、252、332a、332b、336a、336b、340a、340b、344a,344b 與上述介層孔插塞 330a、330b、334a、334b、338a、338b、342a、342b、346a、346b 構成電子裸片的一內連線結構370。
[0106]如圖7H所示，形成上述內連線結構370之後，是於金屬層間介電層(MD)結構210中形成一密封環結構350。上述密封環結構350圍繞上述金屬層圖案234、248和252。在本實施例中，上述密封環結構250由分別穿過上述介電層302、304、210a、210b、210c的多個介層孔插塞 330a、330b、334a、334b、338a、338b、342a、342b、346a、346b 和與上述介電層302、304、210a、210b、210c 交錯堆疊的上述金屬層圖案 332a、332b、336a、336b、340a、340b、344a、344b垂直堆疊且彼此連接構成。
[0107]圖71、圖7J是顯示保護層(保護層結構)的形成方式。接著，請參考圖71，可進行類似圖6F、圖6G的工藝，於上述內連線結構上依序形成具有開口 512a、514a的保護層230a、230b。之後，於上述保護層230a、230b再形成一保護層230c，再於金屬層圖案248和252上形成穿過保護層230a、230b、230c的開口 512、514，暴露出部分金屬層圖案248和252，以定義後續焊線的接線位置。在本發明一實施例中，保護層230a、230b、230c構成一保護層(保護層結構)230。經過上述工藝之後，完成本發明一實施例的一電化隔離元件的的電子裸片500f。
[0108]接著，請參考圖7K，可進行類似圖6H的接線(bonding)工藝，將焊線508、510分別穿過保護層230的開口 512、514，直接接合至金屬層圖案248和252。在本實施例中，電子裸片500f的電容元件的配置及連接方式類似於電子裸片500e。然而，在本發明其他實施例中，金屬層圖案234和金屬層圖案248、252的層別可以互換，因而結構會類似於如圖2A所不的的電子裸片500a,而金屬層圖案248、252可藉由穿過金屬層間介電層結構210的介層孔插塞堆疊結構(類似於如圖2A所示的介層孔插塞堆疊結構212)以及其上的焊墊(類似於如圖2A所示的焊墊216)電性連接至第一焊線508和第二焊線510。
[0109]圖8A?圖8F為本發明又一實施例的一電化隔離元件的電子裸片500g製造方法的剖面示意圖。在本實施例中，電子裸片500g利用例如玻璃基板的絕緣體基板製作。首先，如圖8A所示，提供一基板300。接著，可進行沉積工藝和後續圖案化工藝，直接於基板300的頂面301上形成彼此隔開的金屬層圖案204、206。在本發明一實施例中，金屬層圖案204,206位於同一內連線金屬層層別。
[0110]接著，請參考圖SB，可進行另一道沉積工藝和後續圖案化工藝，於基板300的頂面301上形成一介電層圖案310a。在本發明一實施例中，介電層圖案310a覆蓋部分的金屬層圖案304、306。另外，介電層圖案310a除可作為最終電容元件的介電質之外，也可做為一平坦層，以使電子裸片的電性浮接的電極板形成於一平坦表面上。如第8B圖所示，金屬層圖案304、306靠近基板300的邊緣的部分從介電層圖案310a暴露出來。在本發明一實施例中，介電層圖案310a可由氧化娃、高分子(polymer)或上述組合的材質形成。
[0111]接著，請參考圖SC，可進行另一道沉積工藝和後續圖案化工藝，於介電層圖案310a上形成另一介電層圖案310b。在本發明一實施例中，介電層圖案310b可由氧化娃、高分子(polymer)或上述組合的材質形成。在本發明一實施例中，介電層圖案310b的側壁對齊於介電層圖案310a的側壁。在本發明一實施例中，介電層圖案310a、3IOb構成金屬層間介電層結構310。
[0112]接著，請參考圖8D，可進行另一道沉積工藝和後續圖案化工藝，於金屬層間介電層結構310上形成一金屬層圖案314。在本發明一實施例中，金屬層圖案314分別與金屬層圖案304、306部分重疊。
[0113]接著，請參考圖SE，可進行另一道沉積工藝和後續圖案化工藝，於金屬層間介電層結構310上形成一保護層316，並覆蓋金屬層圖案314及金屬層間介電層結構310的頂面。如圖SE所示，金屬層圖案304、306靠近基板300的邊緣的部分從金屬層間介電層結構310和保護層316暴露出來。經過上述工藝之後，完成本發明一實施例的一電化隔離元件的電子裸片500g。
[0114]接著，請參考圖8F，進行一接線(bonding)工藝，將焊線508、510直接接合至金屬層圖案304、306暴露出來的部分。電子裸片500g與圖5顯示的電子裸片500d不同處為，電子裸片500g的金屬層間介電層結構310是設計覆蓋部分的金屬層圖案304、306，使金屬層圖案304、306靠近基板300的邊緣的部分從金屬層間介電層結構310和保護層316暴露出來，以利於焊線508、510直接接合至金屬層圖案304、306，且金屬層圖案314為電性浮接。在本發明其他實施例中，可先沉積介電層之後再利用光刻和蝕刻工藝定義出暴露出部分金屬層圖案304、306，以利於焊線508、510直接接合至金屬層圖案304、306，以形成類似於圖5顯示的電子裸片500d的結構。
[0115]在本發明其他實施例中，可設計具有單裸片座、雙裸片座或多裸片座的電化隔離元件，以將具不同崩潰電壓的高壓電容裸片、例如感測電子元件裸片等其他的集成電路裸片整合於同一電化隔離元件中。圖10A、圖1OB顯示本發明其他實施例的電化隔離元件600A、600B的剖面示意圖。如圖1OA所示,在本發明一實施例中，電化隔離元件600A為具雙裸片座的電化隔離元件，其用以封裝三個集成電路裸片。如圖1OA所示，電化隔離元件600A的導線架503包括兩個彼此分離的裸片座502a、502b和導腳504 (包括導腳504a和504b)。在本實施例中，可利用一裸片固著工藝，將崩潰電壓相近的第一電子裸片(高壓半導體電容裸片)500和一第二電子裸片550藉由粘著材料501固著於上述裸片座502a。利用另一裸片固著工藝，將與高壓電容裸片500的崩潰電壓差異較大的一第三電子裸片552藉由粘著材料501固著於上述裸片座502b。進行一接線工藝，將位於上述裸片座502a上的第二電子裸片550連接至第二焊線510的末端510b和第四焊線520的末端520a，且藉由第二焊線510的末端510a電性連接至第一電子裸片(高壓半導體電容裸片)500，藉由第四焊線520的末端520b電性連接至導腳504b。另外，固著於上述裸片座502a上的第一電子裸片(高壓半導體電容裸片)500連接至第二焊線510的末端510a和第一焊線508的末端508a，且藉由第一焊線508的末端508b電性連接至位於上述裸片座502b上的第三電子裸片552。並且，第三電子裸片552連接至第三焊線518的末端518a和第一焊線508的末端508b，且藉由第三焊線518的末端518b電性連接至導腳504a。在本實施例中，成型材質506包裹第一電子裸片(高壓半導體電容裸片)500、第二電子裸片550、第三電子裸片552以及第一焊線508、第二焊線510、第三焊線518和第四焊線520。
[0116]如圖1OB所示，在本發明另一實施例中，電化隔離元件600B為具三裸片座的電化隔離元件，其用以封裝三個集成電路裸片。如圖1OB所示，電化隔離元件600B的導線架614包括三個彼此分離的裸片座602a、602b、602c和導腳604(包括導腳604a、604b)。在本實施例中，可將第一電子裸片(高壓半導體電容裸片)500、第二電子裸片550、第三電子裸片552藉由粘著材料501分別固著於上述裸片座602a、602b、602c上。進行一接線工藝，將位於上述裸片座602a上的第一電子裸片(高壓半導體電容裸片)500連接至第二焊線510的末端510a和第一焊線508的末端508a，且藉由第二焊線510電性連接至第二電子裸片550，且藉由第一焊線508電性連接至位於上述裸片座602c上的電子元件裸片552。並且，位於上述裸片座602a上的第二電子裸片550連接至第二焊線510的末端510b和第四焊線520的末端520a，且藉由第四焊線520電性連接至導腳604b。另外，位於上述裸片座602c上的第三電子裸片552連接至第三焊線518的末端518a和第一焊線508的末端508b，且藉由第一焊線518電性連接至導腳604a。在本實施例中，成型材質506包裹第一電子裸片(高壓半導體電容裸片)500、第二電子裸片550、第三電子裸片552以及第一焊線508、第二焊線510、第三焊線518和第四焊線520。
[0117]本發明實施例提供一種包含高壓半導體電容裸片(電子裸片)的電化隔離元件及其製造方法。上述電子裸片為利用晶片級工藝(wafer level process)製造的電子裸片。上述電子裸片包括多個串聯的電容元件，其藉由交錯設置於內連線結構中的金屬層間介電層結構的上、下表面上的多個分離的金屬層圖案以及夾設於其中的金屬層間介電層結構來構成多個串聯的電容元件。而上述電容元件的介電質厚度皆等於金屬層間介電層結構的厚度。因此，本發明實施例的電子裸片(高壓半導體電容裸片)可以在不增加金屬層間介電層結構厚度的條件下提升電子裸片(高壓半導體電容裸片)的崩潰電壓。另外，藉由上述電容元件的彼此分離的電極板(內連線層別金屬層)的配置，可增加基板材質的使用彈性，例如可以使用硬度較大的玻璃晶片，使電容元件連接至焊線的金屬層圖案直接設置於玻璃晶片的頂面，以利於接線工藝的進行。並且，高壓半導體電容裸片(電子裸片)可藉由玻璃晶片搭配上述彼此分離的電極板(內連線層別金屬層)的配置，因而電容元件的介電質可使用高分子材質，可進一步簡化高壓半導體電容的介電質的工藝。再者，本發明實施例可提供具有單裸片座、雙裸片座或多裸片座的電化隔離元件，以將具不同崩潰電壓的高壓電容裸片、例如感測電子元件裸片等其他的集成電路裸片整合於同一電化隔離元件中。
[0118]雖然本發明已以實施例公開於上，然其並非用以限定本發明，任何熟悉此技術的技術人員，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，因此本發明的保護範圍當視後附的權利要求所界定的範圍為準。
【權利要求】
1.一種電化隔離元件，包括: 一導線架，其包括一第一裸片座、一第一導腳和一第二導腳； 一基板，設置於該第一裸片座上； 一高壓半導體電容，形成於該基板上，其中該高壓半導體電容包括: 一內連線結構，包括: 一金屬層間介電層結構；以及 彼此隔開的一第一電極板、一第二電極板和一第三電極板，位於該金屬層間介電層結構上， 其中該第一電極板、該第二電極板和與該第一電極板、該第二電極板重疊的該金屬層間介電層結構的一第一部分構成一第一電容，以及 其中該第一電極板、該第三電極板和與該第一電極板、該第三電極板重疊的該金屬層間介電層結構的一第二部分構成一第二電容； 一第一焊線，電性連接至該第二電極板和該第一導腳； 一第二焊線，電性連接至該第三電極板和該第二導腳；以及 一成型材質，包裹該高壓電容裸片、該第一裸片座、該第一焊線和該第二焊線。
2.如權利要求1所述的電化隔離元件，其中該高壓半導體電容還包括: 一保護層，形成於該內連線結構上，其中該保護層由包括聚醯亞胺的一材料形成。
3.如權利要求2所述的電化隔離元件，其中該保護層具有兩個開口，其中該第一焊線和該第二焊線分別穿過兩個該開口。
4.如權利要求3所述的電化隔離元件，其中該基板和該高壓半導體電容構成一第一電子裸片。
5.如權利要求4所述的電化隔離元件，其中該基板為一絕緣基板。
6.如權利要求5所述的電化隔離元件，其中該第一電極板為一最頂層內連線金屬層，且其中該第二電極板和該第三電極板為位於該最頂層內連線金屬層下方的內連線金屬層。
7.如權利要求5所述的電化隔離元件，其中該高壓半導體電容還包括一密封環結構，圍繞該第一電極板、該第二電極板和該第三電極板。
8.如權利要求5所述的電化隔離元件，其中該導線架還包括: 一第二裸片座，其與該第一裸片座隔開；以及 一第二電子裸片，設置於該第二裸片座上，其中該成型材質包裹該第二電子裸片。
9.如權利要求8項所述的電化隔離元件，還包括一第三電子裸片，設置於該第一裸片座上,其中該成型材質包裹該第三電子裸片。
10.如權利要求8所述的電化隔離元件，還包括: 一第三裸片座，其與該第一裸片座和該第二裸片座隔開；以及 一第三電子裸片，設置於該第三裸片座上，其中該成型材質包裹該第三電子裸片。
11.如權利要求4所述的電化隔離元件，其中該基板為一矽基板。
12.如權利要求11所述的電化隔離元件，還包括: 一第一焊墊，形成於該內連線結構上，電性耦接至該第二電極板；以及 一第二焊墊，形成於該內連線結構上，電性耦接至該第三電極板。
13.如權利要求11所述的電化隔離兀件，還包括一第一介電層，形成於該娃基板的一頂面上。
14.如權利要求13所述的電化隔離元件，其中該第一電極板為一最底層內連線金屬層，且其中該第二電極板和該第三電極板為位於該最底層內連線金屬層上方的內連線金屬層。
15.如權利要求14所述的電化隔離元件，其中該高壓半導體電容的該保護層由包括聚醯亞胺、氧化物、氮化物或上述組合的該材料形成。
16.如權利要求15所述的電化隔離元件，其中該高壓半導體電容還包括一密封環結構，圍繞該第一電極板、該第二電極板和該第三電極板。
17.如權利要求11所述的電化隔離元件，其中該導線架還包括: 一第二裸片座，其與該第一裸片座隔開；以及 一第二電子裸片， 設置於該第二裸片座上，其中該成型材質包裹該第二電子裸片。
18.如權利要求17所述的電化隔離元件，還包括一第三電子裸片，設置於該第一裸片座上,其中該成型材質包裹該第三電子裸片。
19.如權利要求17所述的電化隔離元件，還包括: 一第三裸片座，其與該第一裸片座和該第二裸片座隔開；以及 一第三電子裸片，設置於該第三裸片座上，其中該成型材質包裹該第三電子裸片。
20.一種電化隔離元件的製造方法，包括下列步驟: 提供如權利要求4所述的該第一電子裸片； 將該第一電子裸片設置於該導線架的該第一裸片座上； 進行一接線工藝，將該第二電極板藉由該第一焊線電性連接至第一導腳，且將該第三電極板藉由該第二焊線電性連接至該第二導腳；以及 形成一成型材質，包裹該第一電子裸片、該第一裸片座、該第一焊線和該第二焊線。
21.如權利要求20所述的電化隔離元件的製造方法，其中該保護層由一重布線工藝形成。
22.如權利要求20所述的電化隔離元件的製造方法，其中該導線架還包括: 一第二裸片座，其與該第一裸片座隔開。
23.如權利要求22所述的製造方法，還包括:於該第二裸片座上設置一第二電子裸片，其中該成型材質包裹該第二電子裸片；以及於該第一裸片座上設置一第三電子裸片，其中該成型材質包裹該第三電子裸片；其中該接線工藝還包括將該第一電子裸片的該第二電極板藉由該第一焊線電性連接至該第二電子裸片，將該第一電子裸片的該第三電極板藉由該第二焊線電性連接至該第三電子裸片，將該第二電子裸片藉由一第三焊線電性連接至該第一導腳，且將該第三電子裸片藉由一第四焊線電性連接至該第二導腳。
24.如權利要求22所述的電化隔離元件的製造方法，其中該導線架還包括: 一第三裸片座，其與該第一裸片座和該第二裸片座隔開。
25.如權利要求24所述的電化隔離元件製造方法，還包括: 於該第二裸片座上設置一第二電子裸片，其中該成型材質包裹該第二電子裸片；以及 於該第三裸片座上設置一第三電子裸片，其中該成型材質包裹該第三電子裸片； 其中該接線工藝還包括將該第一電子裸片的該第二電極板藉由該第一焊線電性連接至該第二電子裸片，將該第一電子裸片的該第三電極板藉由該第二焊線電性連接至該第三電子裸片，將該第二電子裸片藉由一第三焊線電性連接至該第一導腳，且將該第三電子裸 片藉由一第四焊線電性連接至該第二導腳。
【文檔編號】H01L21/60GK103915409SQ201310740369
【公開日】2014年7月9日 申請日期:2013年12月27日 優先權日:2012年12月28日
【發明者】許偉展, 吳立德, 石正楓 申請人:新能微電子股份有限公司