具高介電物質的矽/氧化物/氮化物/氧化物/矽器件架構的製作方法

2023-05-21 09:37:56

專利名稱：具高介電物質的矽/氧化物/氮化物/氧化物/矽器件架構的製作方法
技術領域：
本發明是有關於一種矽/氧化物/氮化物/氧化物/矽(silicon-oxide-nitride-oxide-silicon，簡稱SONOS)半導體架構(component)，且特別有關於一種在氮化矽只讀存儲器(nitride only memory，簡稱NROM)半導體器件中的矽/氧化物/氮化物/氧化物/矽架構。
氮化層22通過捕捉電子於其中來「儲存」電荷(electrical charge)，且第一與第二氧化層20、24的厚度應足以防止漏電(leakage)，譬如在一般操作情形下儲存的電子的直接穿隧(tunneling)。利用穿隧增進熱電洞注入(tunnel-enhanced hot hole injection)達到抹除，以及由信道熱電子注入(channel hot electron injection)來施行程序化。氮化矽只讀存儲器件10可以儲存至兩個完全分開的位，但是只有一個位可同時被程序化與儲存。美國專利第6011725號，由Boaz Eitan所寫標題為「Two Bit Non-VolatileElectrically Erasable and Programmable Semiconductor Memory CellUtilizing Asymmetrical Charge Trapping」，描述用以儲存二位數據(two bitsof data)的一種根據氮化矽只讀存儲器件的非揮發性存儲器件，並且藉此併入參考文獻中。
因為氮化層22可用於單獨儲存電荷，所以二位數據可被寫入氮化矽只讀存儲器件10中。請繼續參照

圖1，在程序化期間在其中的一注入點(injection point)A或B注入電子於氮化矽層22內，以及分別儲存於氮化層22的其中的一位置22-1與22-2。注入點A位在源極區14與信道區18之間的接合處(junction)。而注入點B位在漏極區16與信道區18之間的接合處。由於N型雜質(impurity)的擴散，使源極區14與漏極區16都超出基底12的區域而在柵極結構28下方。結果注入點A與B均位在柵極結構26底下。
由於位置22-1與22-2間的接近(proximity)，在儲存的二位數據間的擾亂(interference)或幹擾(cross-talk)也許會妨礙儲存的數據被精確地讀出。因此，儲存電荷的位置通常被以儘可能大的距離分開。然而，上述要求會妨礙公知氮化矽只讀存儲單元的柵極長度的降低，以符合深次微米(deepsub-micron)的運用。
本發明提出一種半導體存儲器件，包括具有一源極區、一漏極區與位於其間的一信道區的一基底、位於信道區上的第一氧化層、在第一氧化層上的一氮化層、在氮化層上的第二氧化層、第二氧化層上的一柵極結構，其中在柵極結構底下的基底中有一區域沒有源極與漏極區其中之一，以及在氮化層上至少有一側壁間隙壁鄰接柵極結構，其中側壁間隙壁具有一介電係數值(dielectric constant value)足以在側壁間隙壁底下的基底中形成一反向區域(inversion region)，以連接在側壁間隙壁下面有源/漏極區與信道區的區域，以及其中電荷儲存於至少一側壁間隙壁底下的部分氮化層內。
一方面，此一半導體器件還包括至少一注入點，以注入電子於氮化層中，其中注入點位於信道區以及源/漏極區其中之一之間的接合處。
另一方面，注入點是位於側壁間隙壁底下。
又一方面，介電係數值大概在25與30之間。
依照本發明，另提出一種氮化矽只讀存儲器件，包括具有一源極區、一漏極區與位於其間的一信道區的一基底、位於信道區上的第一氧化層、在第一氧化層上的一氮化層、在氮化層上的第二氧化層、第二氧化層上的一柵極結構，其中在柵極結構底下的基底中有一個沒有源/漏極區的區域、以及在氮化層上有數個側壁間隙壁鄰接柵極結構，以及至少一注入點，以在氮化層中注入電子，其中注入點位於信道區以及源/漏極區其中之一之間的接合處，且電荷被儲存於側壁間隙壁底下的部分氮化層中。
一方面，注入點是位於其中一個側壁間隙壁底下。
本發明額外的目的與優點將於下列描述中被部分提出，並且從描述中將是部分明顯的，或是在發明的實施中獲悉。本發明的目的與優點將以分別指出於權利要求中的要素(element)與結合(combination)被理解與達成。
已知前述大體的描述與後續詳細的描述皆是示範性的以及只是解釋用的，而非限定本發明用。
為讓本發明的上述和其它目的、特徵、和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明。
圖式的標號說明10，30氮化矽只讀存儲器件 12，32基底14，34源極區 16，36漏極區18，38信道區 20，24，40，44氧化層22，42氮化層22-1，22-2，42-1，42-2位置 26，46柵極結構28氧化物/氮化物/氧化物結構 48側壁間隙壁A，B，C，D注入點圖2是本發明的一較佳實施例的一種氮化矽只讀存儲器(nitride onlymemory，簡稱NROM)器件30的剖面圖。請參照圖2，氮化矽只讀存儲器件30包括具有一源極區(source region)34、一漏極區(drain region)36與位於其間的一信道區(channel region)36的一矽基底32。而氮化矽只讀存儲器件30可以是一N型氮化矽只讀存儲器或一P型氮化矽只讀存儲器。於一實施例中，源極區34與漏極區36是N型區域以及信道區38是P型區域。於另一實施例中，源極區34與漏極區36是P型區域以及信道區38是N型區域。
氮化矽只讀存儲器件30也包括一氧化物/氮化物/氧化物(ONO)結構(未標號)含有形成位於信道38上的第一氧化層40、在第一氧化層40上的一氮化層42、在氮化層42上的第二氧化層44。氮化矽只讀存儲器件30還包括在第二氧化層44上的一多晶矽(polysilicon)柵極結構(gatestructure)46，以及形成於氮化層42上鄰接柵極結構46的側壁間隙壁(sidewall spacer)48。這個側壁間隙壁48具有高介電係數(dielectric constant)K以及包括如氧化鉭(Ta2O5)的氧化物材質。
在操作中，本發明的氮化矽只讀存儲器件30能夠儲存二位的數據(two bits of data)。請繼續參照圖2，在程序化期間在其中的一注入點(injection point)C或D注入電子於氮化矽層42內，以及分別儲存於氮化層42的其中的一位置42-1與42-2。注入點C位在源極區34與信道區38之間的接合處(junction)。而注入點D位在漏極區36與信道區38之間的接合處。注入點C與D都位於側壁間隙壁48底下的基底32部位，並且在柵極結構46底下的區域外。
在本發明的製作工藝期間，控制源極區34與漏極區36的形成以使柵極結構46底下的區域裡沒有任一區擴散進入。而具有高介電係數的側壁間隙壁48能夠在側壁間隙壁48底下形成低阻抗(low-impedance)的反向區域(inversion region)，而實際上連接在側壁間隙壁48底下有信道區38、源極區34與漏極區36的區域。低阻抗的反向區域也會使較大電流流經側壁間隙壁48底下的基底區域。因此，譬如大於25的較高的介電係數，就是使具低阻抗的較大反向區域可被形成。於一實施例中，側壁間隙壁48具有大概在25至30之間的介電係數值。本發明的信道區38是在柵極結構46底下被延伸。在程序化期間於反向區域與源極區34和漏極區36其中之一之間的接合處會形成一電子注入點，因為在氮化矽只讀存儲器件30基底32中的接合處擁有最高的電場(electrical field)。
因此，本發明能夠通過使用側壁間隙壁的某些特徵來控制電子注入點的位置。本發明的電子注入點被移到傳統信道區之外，以排除氧化物/氮化物/氧化物結構中二儲存位的數據之間的擾亂(interference)。本發明的信道區憑藉具高介電係數K的側壁間隙壁48而延伸至整個反向區域。因為本發明排除二儲存位的數據之間的擾亂或幹擾(cross-talk)，所以本發明的氮化矽只讀存儲器件的柵極長度可被降低而適於未來次微米(sub-micron)的運用。
雖然本發明已以較佳實施例公開如上，然其並非用以限定本發明，任何熟悉此技術者，在不脫離本發明的精神和範圍內，當可作各種的更動與潤飾，因此本發明的保護範圍當視權利要求所界定為準。
權利要求
1.一種具高介電物質的矽/氧化物/氮化物/氧化物/矽器件架構，其特徵在於包括一基底，具有一源極區、一漏極區與位於其間的一信道區；一第一氧化層，位於該信道區上；一氮化層，位於該第一氧化層上；一第二氧化層，位於該氮化層上；一柵極結構，位於該第二氧化層上，其中在該柵極結構底下的該基底中有一區域沒有該源極區與該漏極區其中之一；至少一側壁間隙壁，位於該氮化層上以及鄰接該柵極結構，且該側壁間隙壁具有足以在其下的該基底中形成一反向區域的一介電係數值，以連接在該側壁間隙壁下面有該源極區、該漏極區與該信道區的該區域；以及其中電荷儲存於至少一側壁間隙壁底下的部分該氮化層內。
2.如權利要求1所述的具高介電物質的矽/氧化物/氮化物/氧化物/矽器件架構，其特徵在於還包括至少一注入點，以注入電子於該氮化層中，其中該注入點位於該信道區以及該源極區與該漏極區其中之一之間的一接合處。
3.如權利要求2所述的具高介電物質的矽/氧化物/氮化物/氧化物/矽器件架構，其特徵在於該注入點是位於該側壁間隙壁底下。
4.如權利要求1所述的具高介電物質的矽/氧化物/氮化物/氧化物/矽器件架構，其特徵在於該側壁間隙壁包括氧化鉭。
5.如權利要求1所述的具高介電物質的矽/氧化物/氮化物/氧化物/矽器件架構，其特徵在於該介電係數值大於25。
6.如權利要求1所述的具高介電物質的矽/氧化物/氮化物/氧化物/矽器件架構，其特徵在於該介電係數值在25至30之間。
7.如權利要求1所述的具高介電物質的矽/氧化物/氮化物/氧化物/矽器件架構，其特徵在於該源極區與該漏極區是N型區域以及該信道區是P型區域。
8.如權利要求1所述的具高介電物質的矽/氧化物/氮化物/氧化物/矽器件架構，其特徵在於該源極區與該漏極區是P型區域以及該信道區是N型區域。
9.如權利要求1所述的具高介電物質的矽/氧化物/氮化物/氧化物/矽器件架構，其特徵在於在該基底中該柵極結構底下的該區域排除該源極區與該漏極區。
10.一種氮化矽只讀存儲器件，其特徵在於包括一基底，具有一源極區、一漏極區與位於其間的一信道區；一第一氧化層，位於該信道區上；一氮化層，位於該第一氧化層上；一第二氧化層，位於該氮化層上；一柵極結構，位於該第二氧化層上，其中在該柵極結構底下的該基底中有一區域沒有該源極區與該漏極區其中之一；複數個側壁間隙壁，位於該氮化層上以及鄰接該柵極結構；以及至少一注入點，以注入電子於該氮化層中，其中該注入點位於該信道區以及該源極區與該漏極區其中之一之間的一接合處，以及其中電荷儲存於該些側壁間隙壁底下的部分該氮化層內。
11.如權利要求10所述的氮化矽只讀存儲器件，其特徵在於該注入點是位於該些側壁間隙壁其中之一底下。
12.如權利要求10所述的氮化矽只讀存儲器件，其特徵在於該些側壁間隙壁具有足以在其下的該基底中形成一反向區域的一介電係數值，以連接在該些側壁間隙壁下面有該源極區、該漏極區與該信道區的該區域。
13.如權利要求10所述的氮化矽只讀存儲器件，其特徵在於該些側壁間隙壁包括氧化鉭。
14.如權利要求12所述的氮化矽只讀存儲器件，其特徵在於該介電係數值大於25。
15.如權利要求12所述的氮化矽只讀存儲器件，其特徵在於該介電係數值在25至30之間。
16.如權利要求10所述的氮化矽只讀存儲器件，其特徵在於該源極區與該漏極區是N型區域以及該信道區是P型區域。
17.如權利要求10所述的氮化矽只讀存儲器件，其特徵在於該源極區與該漏極區是P型區域以及該信道區是N型區域。
18.如權利要求10所述的氮化矽只讀存儲器件，其特徵在於在該基底中該柵極結構底下的該區域排除該源極區與該漏極區。
全文摘要
一種具高介電物質的矽/氧化物/氮化物/氧化物/矽器件架構，含有具有一源極區、一漏極區與位於其間的一信道區的一基底、位於信道區上的第一氧化層、在第一氧化層上的一氮化層、在氮化層上的第二氧化層、第二氧化層上的一柵極結構，其中在柵極結構底下的基底中有一個沒有源/漏極區的區域、以及在氮化層上鄰近柵極結構的側壁間隙壁，其中至少一注入點，以注入電子於氮化層中，其中注入點位於信道區以及源極區與漏極區其中之一之間的一接合處，以及其中電荷儲存於側壁間隙壁底下的部分氮化層內。
文檔編號H01L29/40GK1447440SQ0312082
公開日2003年10月8日 申請日期2003年3月20日 優先權日2002年3月21日
發明者林宏穗, 鄒年凱, 賴漢昭, 盧道政 申請人:旺宏電子股份有限公司