Lcd數據驅動ic輸出補償電路及補償方法
2023-05-20 21:26:01 2
專利名稱：Lcd數據驅動ic輸出補償電路及補償方法
技術領域：
本發明涉及液晶顯示技術領域，尤其涉及一種利於液晶顯示器窄邊框設計的IXD 數據驅動IC輸出補償電路及補償方法。
背景技術：
如圖1所示，液晶面板中的數據線2，在從數據驅動ICantegrated Circuit，集成電路)3輸出時，為了使每條數據線2的信號同時到達每行的每一個像素，在走線時每條數據線2的阻抗應基本一致。在現有技術中，為了使到達每一個像素時每條走線的阻抗基本一致，通常採用一段蛇形走線來實現，數據線2會經過一段蛇形的繞線再連接到像素區域1，根據數據線2的材質和長度使得每條數據線2阻抗基本一致。這樣，當掃描線打開某一行像素時，數據驅動 IC3的所有輸出通道同時輸出，此時每一行的數據線的阻抗均一致，因此，給同一行的每個像素充電的時間都一致，這樣畫面的均勻性會好，反之，當數據線阻抗設計不一致時，同一行的每個像素充電的時間就會有差異，對應數據線控制區域的畫面顯示就會有不均勻的問題。但是，隨著單顆數據驅動IC3輸出通道數的增加，為滿足輸出補償，用蛇形來走線需要的空間會變大，而目前邊框的發展趨勢是朝窄邊框的方向發展，繞線的空間將逐漸縮小，因此，現有的蛇形的數據線的走線方式無法滿足繞線空間小且畫面顯示均勻的窄邊框液晶顯示器的要求。另外目前數據驅動IC3的輸出通道基本都是同時輸出，這樣會使得在所有的輸出通道同時打開時，因為需要給玻璃基板提供一個較大的電流，由此產生 EMI (Electro Magnetic Interference,電磁幹擾)的問題。
發明內容
本發明的主要目的在於提供一種LCD數據驅動IC輸出補償電路及補償方法，旨在減少玻璃基板的走線空間，利於液晶顯示器的窄邊框設計。為了達到上述目的，本發明提出一種IXD數據驅動IC輸出補償電路，包括數據驅動IC、若干第一開關單元以及延遲控制單元，其中所述數據驅動IC包括若干輸出通道，所述若干輸出通道分別通過數據線與玻璃基板中對應行的像素電極連接，用於輸出充電信號，為所述對應行的像素電極充電；所述第一開關單元，對應設置在每一所述輸出通道上，並連接相應的所述延遲控制單元，用於根據所述延遲控制單元產生的延遲控制信號，控制該第一開關單元所在的輸出通道，將所述充電信號按預定延時輸出；所述延遲控制單元，用於根據對應的所述數據線的阻抗值產生對應的延遲控制信號，控制對應的所述第一開關單元按預定延時開啟，使每一所述像素電極的充電時間相等。優選地，所述延時控制單元包括移位觸發器，以及第二開關單元，所述第一、第二開關單元均為MOS管，其中
各個所述延時控制單元的移位觸發器相互級聯；各移位觸發器均具有第一輸入端、第二輸入端以及輸出端，除第一級的移位觸發器的第一輸入端連接外部的高/低電平觸發信號輸入端，用於接收外部輸入的高/低電平觸發信號外，其餘各級移位觸發器的第一輸入端分別連接其前一級的移位觸發器的輸出端；第一級移位觸發器的第一輸入端還分別與各個第二開關單元的柵極連接；各移位觸發器的第二輸入端均連接一時鐘控制器，各移位觸發器的輸出端還分別連接對應的第二開關單元的漏極以及對應的第一開關單元的柵極；各個第二開關單元的源極接地；各個第一開關單元的漏極連接對應的輸出通道，各個第一開關單元的源極連接對應的像素電極；當第一級移位觸發器的第一輸入端接收到高電平觸發信號時，各移位觸發器根據所述時鐘控制器產生的時鐘控制信號的頻率逐級產生預定延時的延遲控制信號，逐級打開相應的第一開關單元；當第一級移位觸發器的第一輸入端接收到低電平觸發信號時，各移位觸發器控制分別打開與其連接的第二開關單元，控制對應的第一開關單元關閉。優選地，所述數據線的阻抗值沿數據驅動IC的兩端向中間對稱性的逐級減少。優選地，所述數據驅動IC具有η個輸出通道，所述第一開關單元對應為η個；當所述輸出通道為偶數個時，所述延時控制單元為η/2個，相互級聯的所述移位觸發器包括η/2 級；每一級移位觸發器連接有一個第二開關單元，第1級移位觸發器的輸出端分別連接第 1、第η個第一開關單元的柵極；第2級移位觸發器的輸出端分別連接第2、第η-1個第一開關單元的柵極，依次類推，其中，η為自然數；或者，當所述輸出通道為奇數個時，所述延時控制單元為(η+1)/2個，相互級聯的所述移位觸發器包括(η+1)/2級；每一級移位觸發器連接有一個第二開關單元，第1級移位觸發器的輸出端分別連接第1、第η個第一開關單元的柵極；第2級移位觸發器的輸出端分別連接第2、第η-1個第一開關單元的柵極，依次類推，第η級移位觸發器的輸出端連接第 (η+1)/2個第一開關單元的柵極，其中，η為自然數。優選地，所述高/低電平觸發信號為所述數據驅動IC輸出的充電信號。優選地，所述級聯的移位觸發器為所述數據驅動IC中的移位寄存器。優選地，所述時鐘控制器內置於所述數據驅動IC中。本發明還提出一種IXD數據驅動IC輸出補償方法，包括以下步驟延遲控制單元根據數據驅動IC與玻璃基板上對應行的像素電極之間的各數據線的阻抗值，由時鐘控制器控制產生相應的延遲控制信號，發送至所述數據驅動IC對應的輸出通道上的第一開關單元；所述數據驅動IC對應的輸出通道上的第一開關單元根據所述延遲控制信號，控制該第一開關單元所在的輸出通道按預定延時輸出充電信號至對應的像素電極，使對應行的每一所述像素電極的充電時間相等。優選地，該方法還包括當所述延遲控制單元接收到高電平觸發信號時，各延遲控制單元根據所述時鐘控制器輸出的時鐘控制信號的頻率，產生相應的延遲控制信號，逐級打開對應的第一開關單元，使所述對應第一開關單元所在的輸出通道按預定延時輸出充電信號至對應的像素電極；當所述延遲控制單元接收到低電平觸發信號時，各延遲控制單元控制關閉對應的第一開關單元。
5
優選地，所述數據線的阻抗值沿數據驅動IC的兩端向中間對稱性的逐級減少。本發明提出的一種LCD數據驅動IC輸出補償電路及補償方法，採用延遲控制單元對數據驅動IC輸出的充電信號由兩邊向中間依次延時，以此補償數據驅動IC至每一行像素電極之間的數據線的阻抗不匹配的問題，使得每個輸出通道在某一行像素電極的充電時間是基本一致，在保證液晶顯示器均勻顯示畫面的同時，由於數據線無需採用繞線方式，使得玻璃基板的走線空間小，更有利於液晶顯示器的窄邊框設計，COF(Chip On Film，覆晶薄膜)也可以採用更多的輸出通道，降低了成本；也改善了所有輸出通道同時打開時產生的 EMI問題。
圖1是現有技術中數據驅動IC通過數據線連接像素區域的結構示意圖；圖2是本發明IXD數據驅動IC輸出補償電路實施例中數據驅動IC通過數據線連接像素區域的結構示意圖；圖3是本發明LCD數據驅動IC輸出補償電路實施例的結構示意圖；圖4為本發明IXD數據驅動IC輸出補償電路實施例中各輸出通道工作時序示意圖；圖5是本發明LCD數據驅動IC輸出補償方法實施例流程示意圖。為了使本發明的技術方案更加清楚、明了，下面將結合附圖作進一步詳述。
具體實施例方式應當理解，此處所描述的具體實施例僅僅用以解釋本發明，並不用於限定本發明。本發明主要解決方案是通過在數據驅動IC的輸出通道上設置輸出控制開關，並通過延遲控制單元根據各數據線的阻抗值，逐級打開各輸出通道上的開關，從而使玻璃基板上每一行的各像素電極的充電時間相同，保證了畫面顯示的均勻性，數據線不需採用蛇形的走線方式，減小繞線空間，有利於液晶顯示器的窄邊框設計。請一併參照圖2及圖3所示，圖2為本發明數據驅動IC輸出的數據線不需繞線， 向像素電極充電的結構示意圖。圖3是本發明提出的數據驅動IC輸出補償電路結構示意圖。圖2中，數據驅動IC30通過多條數據線(圖中以η表示，η為自然數)20連接像素區域10，給像素區域10內的像素電極充電。數據線20在從數據驅動IC30輸出時，走線不做如圖1所示的蛇形線，而是採用直線形式，此舉節約了繞線所浪費的空間，使得液晶面板的邊框可以做的更窄。但採用直線形式連接時，數據驅動IC30輸出的每根數據線20的長度不同，其阻抗值也不一致，若數據驅動IC30的所有輸出通道同時輸出，數據信號通過每條數據線20給對應像素充電的時間不一致，阻抗值大的數據線20其充電時間相對短，從而使得受該數據驅動IC3控制的像素區域10的畫面顯示不均勻。為此，本發明通過延遲控制單元50控制每個輸出通道的輸出的時間，使每個輸出通道的輸出時間與對應數據線20的阻抗值匹配，保證每個輸出通道在像素區域10某一行的像素電極的充電時間一致，從而得到顯示均勻的畫面。具體如圖3所示，該IXD數據驅動IC輸出補償電路包括數據驅動IC30、若干第一開關單元40以及若干延遲控制單元50，其中數據驅動IC30包括若干輸出通道，若干輸出通道分別通過數據線20與玻璃基板中對應行的像素電極連接，用於輸出充電信號，為對應行的像素電極充電；各個第一開關單元40，對應設置在每一輸出通道上，並連接相應的延遲控制單元 50，用於根據延遲控制單元50產生的延遲控制信號，控制該第一開關單元40所在的輸出通道，將充電信號按預定延時輸出；各個延遲控制單元50，用於根據對應的數據線20的阻抗值產生對應的延遲控制信號，控制對應的第一開關單元40按預定延時開啟，使每一像素電極的充電時間相等。延時控制單元50包括移位觸發器501，以及第二開關單元502，第一、第二開關單元40、502 均為 MOS 管(Metal Oxide Semiconductor Field Effect Transistor,金屬氧化物半導體型場效應管)，其中，第一開關單元40為NMOS管，第二開關單元502為PMOS管。本實施例中各延時控制單元50的移位觸發器501相互級聯，各移位觸發器501均具有第一輸入端、第二輸入端以及輸出端，除第一級的移位觸發器501的第一輸入端連接外部的高/低電平觸發信號輸入端(Out on)，用於接收外部輸入的高/低電平觸發信號外， 其餘各級移位觸發器501的第一輸入端分別連接其前一級的移位觸發器501的輸出端。各移位觸發器501的第二輸入端均連接一時鐘控制器；各移位觸發器501的輸出端還分別連接對應的第二開關單元502的漏極，以及還分別連接對應的第一開關單元40的柵極；各個第二開關單元502的源極接地。此外，第一級的移位觸發器501的第一輸入端還分別連接各個第二開關單元502 的柵極。各個第一開關單元40的漏極連接對應的輸出通道，各個第一開關單元40的源極連接對應的像素電極。當第一級移位觸發器501的第一輸入端接收到高電平觸發信號時，各移位觸發器 501根據時鐘控制器產生的時鐘控制信號的頻率逐級產生預定延時的延遲控制信號，逐級打開相應的第一開關單元40 ；當第一級移位觸發器501的第一輸入端接收到低電平觸發信號時，各移位觸發器501控制分別打開與其連接的第二開關單元502，控制對應的第一開關單元40關閉。本實施例以數據線20的阻抗值沿數據驅動IC30的兩端向中間對稱性的逐級減少為例進行說明，而阻抗最小的數據線20不一定是在COF中間的輸出通道，由中間通道向兩端，數據線20阻抗的增加也不一定對稱，需要根據實際的阻抗分布對延時進行調整，才能達到最好的效果。本實施例定義數據驅動IC30具有奇數個輸出通道，並以此為例進行說明，也就是定義數據驅動IC30的輸出通道η為奇數，η = 2k-l，其中，k為自然數，2k-l個輸出通道對應 2k-l條數據線20，第一開關單元40對應為業-1個；同時定義延時控制單元50為k個，相互級聯的移位觸發器501包括k級，每一級移位觸發器501連接有一個第二開關單元502。 第1級移位觸發器501的輸出端分別連接第1、第業-1個第一開關單元40的柵極；第2級移位觸發器501的輸出端分別連接第2、第業-2個第一開關單元40的柵極，依次類推，第k 級移位觸發器501的輸出端連接第k個第一開關單元40的柵極。數據線20的走線方式如圖2所示，其阻抗的大小從兩端向中間逐級對稱減小。
第k條數據線20的從數據驅動IC30第k個通道輸出，其在數據驅動IC30與像素區域10之間的路徑最近，阻抗最小，左右的通道阻抗呈對稱的逐次增大，第一條數據線20 的阻抗值逐條減小至第k條數據線20，然後從第k+Ι條數據線20開始，其阻抗值逐條增大至第業-1條數據線20，其中第1條數據線20與第業-1那條數據線20的阻抗值相同，第2 條數據線20與第業-2那條數據線20的阻抗值相同，依次類推，第k-Ι條數據線20的阻抗值與第k+Ι條數據線20的阻抗值相同，第k條數據線20的阻抗值最小。這樣對於每一行的像素電極而言，在延遲控制單元50不工作時，如果數據驅動IC30的每個輸出通道同時輸出信號，那麼由第k個輸出通道朝兩邊，充電的時間會逐漸減小，這樣中間當顯示同一灰階時，顯示的顏色會有差異。通過延遲控制單元50的控制，調整數據驅動IC30每個輸出通道的充電信號的輸出時間，使得像素區域10中每一行的像素電極的充電時間相等，具體原理如下2k-l個第一開關單元40 —一對應的控制業-1條數據線20所在的輸出通道的開關，第1個第一開關單元40位於數據驅動IC3的第1個輸出通道上，用於控制第1條數據線20的開關，第2個第一開關單元40位於數據驅動IC30的第2個輸出通道上，用於控制第2條數據線20的開關，依次類推，第k個第一開關單元40位於數據驅動IC30的第k個輸出通道上，用於控制第k條數據線的20開關，第業-1個第一開關單元40位於數據驅動 IC30的第業-1個輸出通道上，用於控制第業-1條數據線20的開關。本實施例中移位觸發器501可以為上升沿D觸發器。級聯的移位觸發器501為k級串聯的上升沿D觸發器501，每級上升沿D觸發器 501的輸出端連接對應的第一開關單元40的柵極，用於控制對應的第一開關單元40的打開與關閉。具體地，第1級上升沿D觸發器501的輸出端連接第1條和第業_1條數據線20 的第一開關單元40的柵極，第2級的輸出端連接第2條和第業-2條數據線20的第一開關單元40的柵極，依次類推，第k-Ι級輸出端連接第k-Ι條和第k+Ι條數據線20的第一開關單元40的柵極，第k級的輸出端連接第k條數據線20的第一開關單元40的柵極。每個第二開關單元502的柵極連接第一級上升沿D觸發器501的輸入端，用於同時接收外部輸入的高/低電電平觸發信號。每個第二開關單元502的漏極一一對應的連接第一開關單元40的柵極，即第1個第二開關單元502是漏極連接第1個第一開關單元40的柵極，第2個第二開關單元502是漏極連接第2個第一開關單元40的柵極，依次類推，第k個第二開關單元502漏極連接第 k個第一開關單元40的柵極，第業-1個第二開關單元502漏極連接第業-1個第一開關單元40的柵極，所有第二開關單元502的源極接地。圖4為數據驅動IC30各輸出通道的工作時序示意圖，在級聯的上升沿D觸發器 501的第二輸入端即時鐘控制信號輸入端的時鐘脈衝信號elk上升沿到來之時，上升沿D觸發器501會發生翻轉，其翻轉的狀態由第二輸入端接收的Out on信號的電平高低來決定， 在tl時刻之前，Out on信號為低電平，各上升沿D觸發器501的輸出端為低電平，所有第一開關單元40處於關閉狀態，在tl時刻，Out on信號由低電平躍升到高電平，此時第1級上升沿D觸發器501的第二輸入端的時鐘脈衝信號上升沿來到，第1級上升沿D觸發器501 發生翻轉，第1級上升沿D觸發器501的輸出端翻轉到高電平，並提供給第2級上升沿D觸發器501的第二輸入端，此時第1個第一開關單元40和第業-1個第一開關單元40的柵極接收高電平，控制第1條數據線和第業-1條數據線打開，給對應像素充電，在t2時刻，第2 級上升沿D觸發器501的第二輸入端躍升為高電平，時鐘脈衝信號在下一個上升沿來到時， 第2級上升沿D觸發器501的輸出端翻轉為高電平，此時第2個第一開關單元40和第業-2 個第一開關單元40的柵極接收高電平，控制第2條數據線和第業-2條數據線打開，給對應像素充電，依次類推，在tk時刻，此時第k級上升沿D觸發器501的輸出端輸出高電平，第 k個第一開關單元40的柵極接收高電平，控制第k條數據線打開，至此，各延遲控制單元50 控制每條數據線20的輸出通道在適當時機打開，使得數據線20從兩端向中間逐條打開，阻抗值的差異得到補償，從而保證每個像素電極的充電時間一致。在tm時刻，級聯的上升沿D觸發器501的第二輸入端由高電平變為低電平，此時， 所有數據線20所在的輸出通道在第二開關單元502的下拉作用下瞬間關閉。本實施例中數據驅動IC30和延遲控制單元50可以通過COF或者COG (chip on glass，玻璃上晶片封裝)的方式壓合在玻璃基板上。對於數據驅動IC30具有偶數個輸出通道即n = 2k(其中，k為自然數)的情形， 只是輸出通道的個數不同，其數據驅動IC30輸出補償的基本原理與上述實施例相同，數據線20的阻抗值仍然是從兩端向中間均勻減小，延遲控制單元50根據各數據線20的阻抗值，由時鐘控制器控制產生相應的延遲控制信號，使數據驅動IC30輸出的充電信號由兩邊向中間依次延時，以此補償數據驅動IC30至每一行像素電極之間的數據線20的阻抗不匹配的問題，使得每個輸出通道在某一行像素電極的充電時間基本一致。在其他實施例中，根據不同液晶面板走線的設計，其數據線20的阻抗值不一定是從兩端向中間均勻減小，由中間向兩端阻抗的增加不一定是對稱的，波形的延時也會有差異，此時要根據實際的阻抗分布來對輸出的波形延時進行調整，例如每級上升沿D觸發器501中可包含一個或多個串聯的上升沿D觸發器501，從而得到適應的補償，使得每個像素電極的充電時間一致。其中，級聯的上升沿D觸發器501也可以共享於數據驅動IC30中的移位寄存器， 時鐘控制器也可以內置於數據驅動IC30中，還可以利用數據驅動IC30中的T-C0N，將移位控制器的第二輸入端即時鐘控制信號接收端連接T-CON(time-control，時序控制器)輸出端，由T-CON提供，由於此時時鐘信號頻率較高，因此也可以通過控制級聯的上升沿D觸發器501的時鐘信號elk的頻率，來得到適應的At，從而保證每個像素電極的充電時間一致， 達到最佳的現實畫面。同時，還可以通過控制elk的頻率，或是相隔更多的D觸發器來控制輸出通道延時的長短。此外，級聯的上升沿D觸發器501的第一輸入端接收的高/低電平觸發信號也可以為數據驅動IC輸出的充電信號。本實施例將每個輸出通道輸出的時間進行調整，使每個通道的輸出時間與對應數據線的阻抗值匹配，保證每個通道在某一行的充電時間是一致，從而得到顯示均勻的畫面。 這樣就達到了不用蛇形線來做輸出補償，提高了玻璃基板的利用率，玻璃的邊框可以做得更窄，數據驅動IC3可以採用更多的輸出通道，降低了成本。而且通過這種方式，也改善了所有的通道同時打開產生EMI的問題。根據以上優選實施例的原理，還可以在其基礎上，定義延時控制單元50的個數與數據驅動IC30的輸出通道一一對應的方式，即在數據驅動IC30具有η個通道時，延時控制單元50也為η個，相互級聯的移位觸發器501為η級，第1級移位觸發器501的輸出端連接第1個第一開關單元40的柵極，第2級移位觸發器501的輸出端連接第2個第一開關單元40的柵極，依次類推，第η級移位觸發器501的輸出端連接第η個第一開關單元40的柵極，而其他工作方式與原理均與前述優選實施例相同。如圖5所示，本發明還提出一種IXD數據驅動IC輸出補償方法，包括步驟S101，延遲控制單元根據數據驅動IC與玻璃基板上對應行的像素電極之間的各數據線的阻抗值，由時鐘控制器控制產生相應的延遲控制信號，發送至數據驅動IC對應的輸出通道上的第一開關單元；步驟S102，數據驅動IC對應的輸出通道上的第一開關單元根據延遲控制信號，控制該第一開關單元所在的輸出通道按預定延時輸出充電信號至對應的像素電極，使對應行的每一像素電極的充電時間相等。本發明LCD數據驅動IC輸出補償方法中，當延遲控制單元接收到高電平觸發信號時，各延遲控制單元根據所述時鐘控制器輸出的時鐘控制信號的頻率，產生相應的延遲控制信號，逐級打開對應的第一開關單元，使所述對應第一開關單元所在的輸出通道按預定延時輸出充電信號至對應的像素電極；當延遲控制單元接收到低電平觸發信號時，各延遲控制單元控制關閉對應的第一開關單元。本發明LCD數據驅動IC輸出補償方法中，數據線的阻抗值沿數據驅動IC的兩端向中間對稱性的逐級減少，而根據不同液晶面板走線的設計，其數據線的阻抗值不一定是從兩端向中間均勻減小，由中間向兩端阻抗的增加不一定是對稱的，波形的延時也會有差異，此時要根據實際的阻抗分布來對輸出的波形延時進行調整，才能達到最好的效果。數據驅動IC輸出補償的基本原理請參照上述輸出補償電路具體實施，在此不贅述。本發明LCD數據驅動IC輸出補償電路及補償方法，採用延遲控制單元對數據驅動 IC輸出的充電信號由兩邊向中間依次延時，以此補償數據驅動IC至每一行像素電極之間的數據線的阻抗不匹配的問題，使得每個輸出通道在某一行像素電極的充電時間是基本一致，在保證液晶顯示器均勻顯示畫面的同時，由於數據線無需採用繞線方式，使得玻璃基板的走線空間小，更有利於液晶顯示器的窄邊框設計，COF也可以採用更多的輸出通道，降低了成本；也改善了所有輸出通道同時打開時產生的EMI問題。以上所述僅為本發明的優選實施例，並非因此限制本發明的專利範圍，凡是利用本發明說明書及附圖內容所作的等效結構或流程變換，或直接或間接運用在其它相關的技術領域，均同理包括在本發明的專利保護範圍內。
10
權利要求
1.一種LCD數據驅動IC輸出補償電路，其特徵在於，包括數據驅動IC、若干第一開關單元以及延遲控制單元，其中所述數據驅動IC包括若干輸出通道，所述若干輸出通道分別通過數據線與玻璃基板中對應行的像素電極連接，用於輸出充電信號，為所述對應行的像素電極充電；所述第一開關單元，對應設置在每一所述輸出通道上，並連接相應的所述延遲控制單元，用於根據所述延遲控制單元產生的延遲控制信號，控制該第一開關單元所在的輸出通道，將所述充電信號按預定延時輸出；所述延遲控制單元，用於根據對應的所述數據線的阻抗值產生對應的延遲控制信號， 控制對應的所述第一開關單元按預定延時開啟，使每一所述像素電極的充電時間相等。
2.根據權利要求1所述的LCD數據驅動IC輸出補償電路，其特徵在於，所述延時控制單元包括移位觸發器，以及第二開關單元，所述第一、第二開關單元均為MOS管，其中各個所述延時控制單元的移位觸發器相互級聯；各移位觸發器均具有第一輸入端、第二輸入端以及輸出端，除第一級的移位觸發器的第一輸入端連接外部的高/低電平觸發信號輸入端，用於接收外部輸入的高/低電平觸發信號外，其餘各級移位觸發器的第一輸入端分別連接其前一級的移位觸發器的輸出端；第一級移位觸發器的第一輸入端還分別與各個第二開關單元的柵極連接；各移位觸發器的第二輸入端均連接一時鐘控制器，各移位觸發器的輸出端還分別連接對應的第二開關單元的漏極以及對應的第一開關單元的柵極；各個第二開關單元的源極接地；各個第一開關單元的漏極連接對應的輸出通道，各個第一開關單元的源極連接對應的像素電極；當第一級移位觸發器的第一輸入端接收到高電平觸發信號時，各移位觸發器根據所述時鐘控制器產生的時鐘控制信號的頻率逐級產生預定延時的延遲控制信號，逐級打開相應的第一開關單元；當第一級移位觸發器的第一輸入端接收到低電平觸發信號時，各移位觸發器控制分別打開與其連接的第二開關單元，控制對應的第一開關單元關閉。
3.根據權利要求2所述的LCD數據驅動IC輸出補償電路，其特徵在於，所述數據線的阻抗值沿數據驅動IC的兩端向中間對稱性的逐級減少。
4.根據權利要求3所述的LCD數據驅動IC輸出補償電路，其特徵在於，所述數據驅動 IC具有η個輸出通道，所述第一開關單元對應為η個；當所述輸出通道為偶數個時，所述延時控制單元為η/2個，相互級聯的所述移位觸發器包括η/2級；每一級移位觸發器連接有一個第二開關單元，第1級移位觸發器的輸出端分別連接第1、第η個第一開關單元的柵極； 第2級移位觸發器的輸出端分別連接第2、第η-1個第一開關單元的柵極，依次類推，其中， η為自然數；或者，當所述輸出通道為奇數個時，所述延時控制單元為(η+1)/2個，相互級聯的所述移位觸發器包括(η+1)/2級；每一級移位觸發器連接有一個第二開關單元，第1級移位觸發器的輸出端分別連接第1、第η個第一開關單元的柵極；第2級移位觸發器的輸出端分別連接第2、第η-1個第一開關單元的柵極，依次類推，第(η+1) /2級移位觸發器的輸出端連接第 (η+1)/2個第一開關單元的柵極，其中，η為自然數。
5.根據權利要求2所述的LCD數據驅動IC輸出補償電路，其特徵在於，所述高/低電平觸發信號為所述數據驅動IC輸出的充電信號。
6.根據權利要求2至5中任一項所述的LCD數據驅動IC輸出補償電路，其特徵在於， 所述級聯的移位觸發器為所述數據驅動IC中的移位寄存器。
7.根據權利要求6所述的LCD數據驅動IC輸出補償電路，其特徵在於，所述時鐘控制器內置於所述數據驅動IC中。
8.—種LCD數據驅動IC輸出補償方法，其特徵在於，包括以下步驟延遲控制單元根據數據驅動IC與玻璃基板上對應行的像素電極之間的各數據線的阻抗值，由時鐘控制器控制產生相應的延遲控制信號，發送至所述數據驅動IC對應的輸出通道上的第一開關單元；所述數據驅動IC對應的輸出通道上的第一開關單元根據所述延遲控制信號，控制該第一開關單元所在的輸出通道按預定延時輸出充電信號至對應的像素電極，使對應行的每一所述像素電極的充電時間相等。
9.根據權利要求8所述的LCD數據驅動IC輸出補償方法，其特徵在於，還包括當所述延遲控制單元接收到高電平觸發信號時，各延遲控制單元根據所述時鐘控制器輸出的時鐘控制信號的頻率，產生相應的延遲控制信號，逐級打開對應的第一開關單元，使所述對應第一開關單元所在的輸出通道按預定延時輸出充電信號至對應的像素電極；當所述延遲控制單元接收到低電平觸發信號時，各延遲控制單元控制關閉對應的第一開關單元。
10.根據權利要求8或9所述的LCD數據驅動IC輸出補償方法，其特徵在於，所述數據線的阻抗值沿數據驅動IC的兩端向中間對稱性的逐級減少。
全文摘要
本發明涉及一種LCD數據驅動IC輸出補償電路及補償方法，其電路包括數據驅動IC、若干第一開關單元以及延遲控制單元，數據驅動IC的若干輸出通道分別通過數據線與玻璃基板中對應行的像素電極連接，輸出充電信號為對應行的像素電極充電；每一輸出通道設置第一開關單元，用於根據延遲控制單元產生的延遲控制信號，控制該第一開關單元所在的輸出通道，將充電信號按預定延時輸出；延遲控制單元根據對應的數據線的阻抗值產生對應的延遲控制信號，控制對應的第一開關單元按預定延時開啟，使每一像素電極的充電時間相等。本發明無需繞線，減少玻璃基板的走線空間，利於液晶顯示器的窄邊框設計，改善了所有輸出通道同時打開時產生的EMI問題。
文檔編號G09G3/36GK102402957SQ20111035983
公開日2012年4月4日 申請日期2011年11月15日 優先權日2011年11月15日
發明者廖良展, 林柏伸, 郭東勝 申請人:深圳市華星光電技術有限公司