具有光傳感器的有源矩陣像素裝置的製作方法

2023-04-29 08:13:01 2

專利名稱：具有光傳感器的有源矩陣像素裝置的製作方法
技術領域：
本發明涉及有源矩陣像素裝置，諸如在其像素電路中合併有光傳感器的有源矩陣電致發光顯示器。此外，本發明涉及這種裝置的製造，特別(非排他地)涉及包括具有多晶矽溝道的薄膜電晶體的有源矩陣像素裝置的製造。
採用發光顯示元件的有源矩陣電致發光顯示裝置是眾所周知的。所述顯示元件可包括例如使用聚合物材料的有機薄膜電致發光元件，或者使用傳統的III-V半導體混合物的發光二級管(LED)。在有機電致發光材料、特別是聚合物材料領域內的最新進展表明，它們實際上可用於視頻顯示裝置。這些材料通常包括夾在一對電極之間的一層或多層半導體共軛聚合物，其中一個電極是透明的，另一電極為適於將空穴或電子注入聚合物層中的材料。
有源矩陣電致發光顯示裝置通常包括行和列的像素陣列。由通常包括薄膜電晶體(TFT)的對應的像素電路來控制提供給每個像素的顯示元件的電流。在每個像素電路中採用至少一個通常稱作驅動電晶體的TFT，用以調節通過顯示元件的電流。重要的是，在顯示器操作期間，驅動電晶體的電學特性要穩定。已知具有非晶矽溝道的TFT存在不少問題，比如當用於控制連續電流時會發生閾值電壓漂移。為此，在用作驅動電晶體時，具有多晶矽(polysilicon)溝道的TFT優於非晶矽TFT。不過，一個TFT與另一TFT之間的多晶矽溝道的結構差異會引起其電學特性的差異。
除了與多晶矽TFT特性的不均勻性有關的問題以外，已知電致發光顯示元件存在老化效應。例如，對陣列中特定像素的長時間操作會引起「老化(burn-in)」，從而導致儘管用相同信號進行驅動但像素之間的輸出強度仍是不均勻的。
為了校正像素輸出的不均勻性，已知在每個單獨像素電路中合併光傳感器。每個光傳感器用於測量對應像素的光輸出，並且以補償上述不均勻問題的方式被連接在像素電路中。從WO 01/20591可以獲知這樣的例子，其內容在此引作參考。

圖1表示採用上述光學反饋機制的一種示例性像素電路。應當理解，該像素電路是類似電路的陣列內的數百個電路中的一個。每個像素被限定在一組數據導線2的其中之一與一組選擇導線4的其中之一的交點處。每組導線2、4在支撐基板上沿彼此基本垂直的方向延伸。輸電線6為電致發光顯示元件8提供電流，該電流受到驅動電晶體10的調製。該像素電路還包括光傳感器12，所述光傳感器12測量或檢測顯示元件8的光輸出，並根據所測得的光強度來調製或調節流過驅動電晶體10的電流。
光傳感器(例如由非晶矽形成的PIN二級管)優於由多晶矽形成的二級管，因為非晶矽在可見光範圍的各部分上的光學吸收要高几個數量級。從而，非晶矽光傳感器在相關的校正電路中提供高得多的信噪比。
出於上述原因，在高質量有源矩陣電致發光顯示裝置中的每個像素電路優選地包括多晶矽TFT和非晶矽光傳感器。圖2表示通過TFT10和光傳感器12選取的、圖1中所示像素電路的一部分的剖面圖。所示的TFT 10為頂柵(top-gate)型，其包含具有相鄰的摻雜的多晶矽源極區域16和漏極區域17的多晶矽溝道15。這些區域可以被摻雜成n型或p型。不過，n型和p型TFT常常被形成在相同基板上。柵極絕緣層18將溝道15與金屬柵極20分隔開。
當對柵極20進行摹制時，也使用相同金屬層來限定光傳感器接觸件22。然後，在光傳感器接觸件22上形成n-i-p疊層，以便提供垂直的非晶矽PIN二級管12。所述疊層包括一層n型非晶矽24、更厚的一層本徵非晶矽25以及一層p型非晶矽26。這些層被順序沉積，然後被摹製成島。
之後，用諸如氧化銦錫(ITO)的透明導電材料在非晶矽疊層上形成頂部二級管接觸件28。這樣就使得來自上面的電致發光顯示元件(未示出)的光100能夠通過併到達光傳感器的本徵矽。
與n-i-p疊層的形成有關的一個主要問題是，在沉積工藝中難以對p型層26進行摻雜。通常通過汽相摻雜來進行摻雜。為了執行汽相摻雜需要專用設備和氣體，以避免對沉積室造成不良汙染。此外，所需氣體(例如B2H6)被歸類為在操作時特別危險，因此由於健康和安全的考慮，從工作場所消除這類氣體的壓力不斷增長。這對於包括具有多晶矽TFT的非晶矽光傳感器的有源矩陣電致發光顯示裝置的大規模製造是一個巨大的障礙。
US 5,589,694公開了一種半導體裝置，其中在基板上形成TFT和薄膜二級管(TFD)。沉積並摹制半導體層，以提供用於每一個TFT和TFD的分離的半導體島。採用等離子體摻雜，以便在TFT和TFD島中摻雜n型和p型區域，其中將TFD島形成為具有平面結構。與通過這種方式形成TFD有關的一個問題是，二級管的非晶矽本徵區域必須能承受與多晶矽TFT島的處理相關的高溫。當非晶矽緊鄰將被加熱的電晶體疊層時，難以保護非晶矽免於熱損壞。與US 5,589,694的安排有關的另一問題是，必須為各個電晶體和二級管限定一系列分離的島。
根據本發明的一個方面，提供一種製造有源矩陣像素裝置的方法，該裝置包括薄膜電晶體和PIN二級管，該薄膜電晶體具有多晶矽溝道和摻雜的源極/漏極區域，該PIN二級管包括由非晶矽本徵區域分隔的p型摻雜區域和n型摻雜區域，該方法包括以下步驟(a)-在基板上形成多個多晶矽島，其中一個多晶矽島提供電晶體溝道和源極/漏極區域；然後(b)-沉積並摹制非晶矽層以提供PIN二級管的本徵區域，從而使得該本徵區域處於其中一個多晶矽島的至少一部分的上面並且與該多晶矽島的該至少一部分相接觸，其中該多晶矽島的該至少一部分提供p型或n型摻雜區域的其中之一。通過在對多晶矽島進行處理之後沉積非晶矽，非晶矽不會受到破壞性的熱處理，從而能夠製造更高質量的PIN二級管。
優選地，由同一多晶矽島提供所述源極/漏極區域以及PIN二級管的p型或n型摻雜區域的所述其中之一。有利的是，這樣就不必形成分離的摻雜接觸件，從而減少處理步驟的數量並節省生產成本。
根據本發明的第二方面，提供一種有源矩陣像素裝置，其包括由基板支撐的多個多晶矽島，每個多晶矽島形成薄膜電晶體的溝道和摻雜的源極/漏極區域，該裝置還包括PIN二級管，該PIN二級管包括由非晶矽本徵區域分隔的p型摻雜區域和n型摻雜區域，其中所述本徵區域處於其中一個多晶矽島的至少一部分的上面並且與該多晶矽島的該至少一部分相接觸，其中該多晶矽島的該至少一部分提供p型或n型摻雜區域的其中之一。PIN二級管的非晶矽本徵區域處於摻雜的n型和p型區域的上面，以便提供與之的接觸。這樣就允許在沉積非晶矽之前對多晶矽摻雜區域進行處理。
在本發明的一個優選實施例中，PIN二極體具有橫向結構，其中PIN二極體的p型和n型摻雜區域由對應的多晶矽島提供。這些島可為電晶體所共用，從而其中一個或全部兩個PIN二極體摻雜區域與電晶體的源極/漏極區域共用一個多晶矽島。有利的是，可以利用p型和n型薄膜電晶體的摻雜區域來提供PIN二極體的兩個摻雜區域，從而進一步減少工藝步驟的數量。n型和p型薄膜電晶體常常存在於一個基板上。因此，為了獲得薄膜PIN光電二極體，只需要非常少的額外處理步驟。此外，可以提供透明導電柵極，該柵極位於PIN二極體的本徵區的上面，並通過絕緣層與該本徵區分隔開。有利的是，該柵極用來向PIN光電二極體的本徵區施加電壓，以便控制n型與p型摻雜區域之間的導電率，從而實際上提供一個門控PIN二極體。
在本發明的另一優選實施例中，PIN光電二極體具有垂直結構，其中n型層、非晶本徵矽層與p型層是層疊的，並且由在基板上所形成的其中一個多晶矽島來提供其中一個摻雜接觸件。例如，電晶體的源極/漏極區域是摻雜的n型，並且該製造方法還包括以下步驟(c)-沉積並摹制鋁層，以便在PIN二極體的本徵區域上限定頂部PIN二極體接觸件；(d)-對該頂部PIN二極體接觸件進行退火(annealing)，以使鋁離子擴散到下面的本徵區域中，以形成p型摻雜區域。通過採用鋁作為摻雜劑源，在這種垂直結構中無需使用汽相摻雜來提供p摻雜的接觸件。有利的是，這樣消除了與使用汽相摻雜相關的危險，因此與已知方法相比，這種形成p型區域的工藝更加廉價和安全。
為了使來自顯示元件的光例如能到達二極體的本徵部分，可以使用公知的蝕刻技術將一部分頂部光電二極體接觸件蝕刻掉。
根據本發明的有源矩陣像素裝置的一種示例應用是採用光學反饋的有源矩陣電致發光顯示裝置，其中光電二極體用來測量相關顯示元件輸出的光強度，並向與之相連的驅動電路提供信號，從而可以根據所測得的光強度來調製光輸出。
通過參照附圖閱讀下面僅通過示例給出的優選實施例的描述，本發明的這些和其他特徵及優點將是顯而易見的，其中圖1表示具有已知電路部件安排的有源矩陣電致發光顯示裝置的像素電路；圖2是圖1中所示像素電路的一部分的剖面圖；圖3是根據本發明第一實施例的具有光傳感器的像素電路的一部分的剖面圖；圖4和5是在不同製造階段的、根據本發明第二實施例的具有光傳感器的像素電路的一部分的剖面圖。
在附圖中使用相同的附圖標記來表示相同或相似的部件。應當理解的是，附圖僅是示意性的，並未依照比例繪出。特別地，誇大了某些尺寸，同時縮小了其他尺寸。
本發明的發明者認識到，可在沉積PIN二極體疊層的本徵區域所需的非晶矽之前形成薄膜電晶體(TFT)所需的多晶矽(polysilicon)島。因此，非晶矽不經歷形成多晶矽島所需的高溫。本發明的發明者還發現，可以採用多晶矽TFT的摻雜的源極和漏極接觸區域來形成非晶矽光傳感器中的至少一個摻雜區域。通過按照這種方式共用摻雜區域，無需為光傳感器提供單獨的摻雜區域。現在將描述其中在TFT與光傳感器之間共用至少一個摻雜區域的示例結構。
圖3表示設置在基板14上並且各具有多晶矽溝道區域15a和15b的兩個TFT 10a和10b。第一TFT 10a具有n型摻雜的源極區域16a和漏極區域17a。第二電晶體10b具有p型摻雜的源極和漏極區域。此處為了簡單沒有表示出對應的金屬源極和漏極接觸件。
按照公知方式形成限定每個TFT的溝道、源極和漏極區域的多晶矽島。例如，將非晶矽層沉積到基板上，然後通過離子注入有選擇地摻雜源極和漏極區域。在此之後，將非晶矽層摹製成島，之後例如通過雷射退火使其結晶。本領域技術人員可知，形成島的這種方法存在多種變型。例如，已知在摹制步驟之前將矽層結晶。
有源矩陣陣列通常包括設置在基板上的數以千計的TFT。不過，圖3中為了簡單僅表示兩個TFT。根據本發明第一實施例，一個TFT10a的n型摻雜的漏極區域17a和相鄰TFT的p型摻雜的源極區域16b還被用於限定非晶矽光傳感器12的摻雜接觸件。從而，不需要用於圖2的光傳感器的單獨的摻雜區域。可以想到，為此目的所採用的相鄰TFT具有相反的導電類型，即一個是n型，一個是p型。
為了提供光傳感器12的本徵區域，在基板上沉積本徵非晶矽層，並將其摹製成位於相應的一對相鄰TFT之間的各個島。每個島位於一個TFT的n型摻雜區域和另一TFT的p型摻雜區域的一部分的上面並與之接觸。
從而，無需專用的汽相摻雜設備就可以在基板上限定用作光傳感器的PIN二級管。有利的是，該方法提供一種簡單、從而廉價的方法來製造合併有光傳感器的有源矩陣電致發光顯示裝置。
如圖3中所示，根據第一實施例的方法所得到的安排包括橫向PIN二級管12，其比起圖2垂直安排具有某些優點。首先，垂直安排需要相對較厚的非晶矽層，例如0.25-1.50μm，以便確保反向洩漏電流具有足夠低的數值，以使裝置能有效的操作。提供具有該厚度的層相對較難並且耗費時間。相反，圖3中的光傳感器的摻雜接觸區域之間的距離等於相鄰TFT之間的間隙。在此情況下，通過使用更薄的本徵層，可將反向洩漏電流保持在可接受的較低水平。有利的是，可以簡單地通過沉積和摹制來形成該本徵層。
然後，在基板上沉積柵極絕緣體層18，例如SiO2。接下來，在基板上沉積例如鋁的金屬層，並且對其進行摹制以限定用於每個TFT的柵極20a、20b。之後按照類似方式在n-i-p二級管的本徵區域上形成透明導電柵極30。在操作過程中，該導電柵極30用來向二級管施加電壓，從而其可在一定程度上控制摻雜接觸件之間的導電率。例如，來自相鄰絕緣體的電荷可在溝道中積累，並影響截止電流。向柵極30施加偏置電壓可以有利地使截止電流最小。要求柵極透明，以便使來自顯示元件的光100能夠穿過。
可以知到，在不偏離由共用摻雜區域所帶來的優點的情況下，位於光傳感器上面的柵極30是如果需要的話可被省略的可選特徵。
參照圖4和5，通過使用一個多晶矽TFT的摻雜區域用於n型區域，可以形成垂直n-i-p疊層。在本徵非晶矽島上沉積鋁並進行退火，以使鋁擴散到非晶矽中並因此對其進行p型摻雜，從而形成p型區域。然後可對鋁進行摹制，以暴露出下面的p型區。現在將描述如何製造根據第二實施例的光傳感器。
按照與上述實施例類似的方式，通過沉積、摹制和退火非晶矽層，在基板14上形成多晶矽島。在對非晶矽進行退火之前，通過離子注入限定n型源極區域16和漏極區域17。然後，在基板上沉積絕緣層，以提供柵極絕緣層18。接下來，在溝道15上形成金屬柵極電極20。然後在整個基板上沉積鈍化層35。此後，在該鈍化層中開一個接觸窗，以便暴露出n型漏極區域17。然後在基板上沉積本徵非晶矽層，並且對其進行摹制以便限定沉積在n型漏極區域17的一部分上面的島25」，如圖4中所示。該島提供垂直光傳感器的主體。在該鈍化層中形成通孔，以便能與下面的TFT的源極區域16和漏極區域17相接觸。
之後沉積鋁層，並且對其進行摹制以便限定源極接觸件36和漏極接觸件37以及頂部光傳感器接觸件40。可以知到，為此目的可改為使用鋁合金。接下來，例如通過加熱到200℃並持續20分鐘來對該頂部光傳感器接觸件40進行退火。該退火工藝使鋁離子擴散到下面的本徵島25』中，從而將區域摻雜成p型。此外，所述退火使至少一部分摻雜的p型區域結晶，從而可以增強摻雜效果。
參照圖5，隨後通過蝕刻掉該鋁頂部光傳感器接觸件40的一部分來暴露出p型區域26的頂表面的一部分。這樣就使得PIN疊層能暴露於從上面的顯示元件所發射出的光100。
根據這種方法，無需使用汽相摻雜劑就能形成高度有效的p型接觸件26。
在本發明的第三實施例中(未示出)，PIN二級管的非晶矽本徵區域位於柵極電極的上面，並通過絕緣層與之絕緣。這樣就為二級管提供光屏蔽，從而防止來自基板的遠離TFT一側的環境光引起光電流。當在用於電致發光顯示器的光學反饋電路中採用這種安排時尤為有益，因為不希望的環境光會導致對來自相關顯示元件的輸出光強度的測量不精確。
可以想到，在不偏離本發明本質的情況下，可以由不形成TFT的一部分的多晶矽島來提供用於PIN二級管的n型和/或p型摻雜接觸件。
總之，提供一種有源矩陣像素裝置(例如電致發光顯示裝置)，該裝置包括由基板支撐並且包括多晶矽TFT和非晶矽薄膜PIN二級管的電路。在為PIN二級管沉積非晶矽層之前形成多晶矽島。這樣可避免非晶矽暴露於高溫處理下。TFT包括摻雜的源極/漏極區域，其中之一還可以提供用於二級管的n型或p型摻雜區域。有利的是，無需為光電二極體提供單獨的摻雜區域，從而節省了處理成本。具有導電類型相反的摻雜源極/漏極區域的第二TFT可以為二極體提供另一摻雜區域，其中本徵區域被橫向設置在兩個TFT之間，並且位於每個相應的多晶矽島的上面。
根據本發明的公開內容，本領域技術人員顯然可以想到許多其他變型和改變。這些變型和改變可包括本領域公知的其他特徵，所述其他特徵可用於替代或補充這裡所公開的特徵。
權利要求
1.一種製造有源矩陣像素裝置的方法，該有源矩陣像素裝置包括薄膜電晶體(10)和PIN二級管(12)，該薄膜電晶體(10)包括多晶矽溝道(15)和摻雜的源極/漏極區域(16，17)，該PIN二級管(12)包括由非晶矽本徵區域(25)分隔的p型摻雜區域(26)和n型摻雜區域(24)，該方法包括以下步驟(a)-在基板(14)上形成多個多晶矽島，其中一個多晶矽島提供該電晶體溝道(15)和源極/漏極區域(16，17)；然後(b)-沉積並摹制非晶矽層以便提供該PIN二級管(12)的本徵區域(25)，以使得該本徵區域處於其中一個多晶矽島的至少一部分的上面並且與該多晶矽島的該至少一部分相接觸，其中該多晶矽島的該至少一部分提供p型或n型摻雜區域的其中之一。
2.根據權利要求1所述的方法，其中，由同一個多晶矽島形成所述源極/漏極區域(16，17)以及PIN二極體的p型或n型摻雜區域(26，24)的所述其中之一。
3.根據權利要求1或2所述的方法，其中，所述源極/漏極區域被摻雜成n型，並且該方法還包括以下步驟(c)-沉積並摹制鋁層以便在PIN二極體的本徵區域(25)上限定頂部PIN二極體接觸件(40)；(d)-對該頂部PIN二極體接觸件進行退火，以便使鋁離子擴散到下面的本徵區域中，從而形成p型摻雜區域(26)。
4.根據權利要求3所述的方法，還包括以下步驟(e)-蝕刻掉該頂部PIN二極體接觸件(40)的一部分，以使PIN二極體暴露於輸入光(100)下。
5.一種有源矩陣像素裝置，包括由基板(14)支撐的多個多晶矽島，其中一個多晶矽島提供薄膜電晶體(10)的溝道(15)和摻雜的源極/漏極區域(16，17)，該裝置還包括PIN二級管(12)，該PIN二級管(12)包括由非晶矽本徵區域(25)分隔的p型摻雜區域(26)和n型摻雜區域(24)，其中所述本徵區域處於其中一個多晶矽島的至少一部分的上面並且與該多晶矽島的該至少一部分相接觸，其中該多晶矽島的該至少一部分提供p型或n型摻雜區域的其中之一。
6.根據權利要求5所述的有源矩陣像素裝置，其中，由同一個多晶矽島形成所述源極/漏極區域(16，17)以及PIN二極體的p型或n型摻雜區域(26，24)的所述其中之一。
7.根據權利要求5或6所述的有源矩陣像素裝置，其中由相應的多晶矽島提供PIN二極體的p型和n型摻雜區域。
8.根據權利要求7所述的有源矩陣像素裝置，還包括具有由其中一個島提供的摻雜源極/漏極區域(16b，17b)的第二薄膜電晶體(10b)，所述摻雜源極/漏極區域(16b，17b)具有與第一電晶體的摻雜源極/漏極區域(16a，17a)相反的導電類型，其中，由一個電晶體的摻雜源極/漏極區域(17a)提供PIN二極體的n型摻雜區域(24)，並且由另一電晶體的摻雜源極/漏極區域(16b)提供PIN二極體的p型摻雜區域(26)。
9.根據權利要求7或8所述的有源矩陣像素裝置，其中，透明導電柵極(30)處於PIN二極體的本徵區域(25)的上面並且通過絕緣層(18)與之分隔，該柵極用於向該本徵區域施加電壓，從而控制所述n型與p型摻雜區域之間的導電率。
10.根據權利要求5至7的其中任何一個所述的有源矩陣像素裝置，其中，所述電晶體還包括用於控制流過溝道的電流的柵極電極(20)，並且PIN二極體的非晶矽本徵區域處於該柵極電極的上面。
11.根據前面任一權利要求所述的有源矩陣電致發光顯示裝置，其中，所述PIN二極體用於測量相關顯示元件的光強度輸出(100)，並向與該顯示元件相連的驅動電路提供信號，從而能夠根據所測得的光強度來調製光輸出。
全文摘要
提供一種有源矩陣像素裝置(例如電致發光顯示裝置)，該裝置包括由基板支撐並且包括多晶矽TFT(10)和非晶矽薄膜PIN二級管(12)的電路。在為PIN二級管沉積非晶矽層之前形成多晶矽島。這樣可避免非晶矽暴露於高溫處理之下。TFT包括摻雜的源極/漏極區域(16a，17a)，其中之一(17a)還可以提供用於二級管的n型或p型摻雜區域。有利的是，無需為光電二極體提供單獨的摻雜區域，從而節省了處理成本。具有導電類型相反的摻雜源極/漏極區域(16b，17b)的第二TFT(10b)可以為二極體提供另一摻雜區域，其中本徵區域被橫向設置在兩個TFT之間，並且位於每個相應的多晶矽島的上面。
文檔編號H01L27/15GK1894798SQ200480037343
公開日2007年1月10日 申請日期2004年12月13日 優先權日2003年12月15日
發明者S·C·迪恩 申請人:皇家飛利浦電子股份有限公司