Lvds驅屏接口的製作方法
2023-04-29 15:10:31
專利名稱：Lvds驅屏接口的製作方法
技術領域：
本實用新型涉及液晶顯示屏的驅屏接口，具體地涉及一種具有30針的LVDS驅屏接口。
背景技術：
LVDS JPLow Voltage Differential Signaling，是一種低壓差分信號技術接口。 它是美國NS公司(美國國家半導體公司)為克服以TTL電平方式傳輸寬帶高碼率數據時功耗大、EMI電磁幹擾大等缺點而研製的一種數字視頻信號傳輸方式。LVDS輸出接口利用非常低的電壓擺幅(約350mV)在兩條PCB走線或一對平衡電纜上通過差分進行數據的傳輸，即低壓差分信號傳輸。採用LVDS輸出接口，可以使得信號在差分PCB線或平衡電纜上以幾百Mbit / s的速率傳輸，由於採用低壓和低電流驅動方式， 因此，實現了低噪聲和低功耗。目前，LVDS輸出接口在17in及以上液晶顯示器中得到了廣泛的應用。但是，現有的LVDS驅屏接口的功能引腳的數目和作用沒有統一的規格和定義。目前需要一種結構簡單，統一定義功能引腳的LVDS驅屏接口。
實用新型內容本實用新型目的是提供了一種LVDS驅屏接口，其結構簡單，統一定義了功能引腳的數目和功能，能夠有效提高抗幹擾能力。本實用新型的一種LVDS驅屏接口，所述LVDS驅屏接口為具有30個引腳的接口， 其中第廣3引腳為電源端，第4飛引腳為接地端，第疒12引腳為第一組差分信號端，第13、 14引腳為接地端，第1514為第二組差分信號端，第25、26引腳為接地端，第27 30引腳為
第三組差分信號端。較佳地，所述第一組差分信號端中，所述第7、8引腳輸出為第一輸出負信號和第一輸出正信號；所述第9、10引腳輸出為第二輸出負信號和第二輸出正信號；所述第11、12 引腳輸出為第三輸出負信號和第三輸出正信號。較佳地，所述第二組差分信號端中，所述第15、16引腳輸出為第一時鐘輸出負信號和第一時鐘輸出正信號；所述第17、18引腳輸出為第四輸出負信號和第四輸出正信號； 所述第19、20引腳輸出為第五輸出負信號和第五輸出正信號；所述第21、22引腳輸出為第六輸出負信號和第六輸出正信號；所述第23、24引腳輸出為第七輸出負信號和第七輸出正信號。較佳地，所述第三組差分信號端中，所述第27J8引腳輸出為第二時鐘輸出負信號和第二時鐘輸出正信號；所述第四、30引腳輸出為第八輸出負信號和第八輸出正信號。較佳地，所述第7 12引腳輸出的第一組差分信號均為奇數據；所述第1514輸出的第二組差分信號中，第15 18引腳輸出的為奇數據，第19 24引腳輸出的為偶數據；所述第27 30引腳輸出的第三組差分信號均為偶數據。[0011]與現有技術相比，採用本實用新型的LVDS驅屏接口，其結構簡單，統一定義了功能引腳的數目和功能，生產成本低。而且每兩組差分信號之間設置有接地端，使一組差分信號對應一個地，迴路地最近，減少相互幹擾，從而能夠有效提高抗幹擾能力。
圖1是本實用新型LVDS驅屏接口的引腳定義示意圖。
具體實施方式
為使本實用新型的目的、技術方案和優點更加清楚，下面將結合附圖對本實用新型作進一步地詳細描述。如圖1所示，本實用新型實施例提供的LVDS驅屏接口 100，所述LVDS驅屏接口為具有30個引腳的接口，該30個引腳分別設置在LVDS驅屏接口晶片的兩側，每側排列15個引腳，且左、右兩列15引腳相對。在本實施例中，左側的15個引腳的序號均為奇數，右側的 15個引腳的序號為偶數，其中第廣3引腳為電源端，第4飛引腳為接地端，第7 12引腳為第一組差分信號端，第13、14引腳為接地端，第1514為第二組差分信號端，第25、26引腳為接地端，第27 30引腳為第三組差分信號端。具體地，所述第一組差分信號端中，所述第7、8引腳輸出為第一輸出負信號和第一輸出正信號；所述第9、10引腳輸出為第二輸出負信號和第二輸出正信號；所述第11、12 引腳輸出為第三輸出負信號和第三輸出正信號。所述第二組差分信號端中，所述第15、16 引腳輸出為第一時鐘輸出負信號和第一時鐘輸出正信號；所述第17、18引腳輸出為第四輸出負信號和第四輸出正信號；所述第19、20引腳輸出為第五輸出負信號和第五輸出正信號；所述第21、22引腳輸出為第六輸出負信號和第六輸出正信號；所述第23、24引腳輸出為第七輸出負信號和第七輸出正信號。所述第三組差分信號端中，所述第27、28引腳輸出為第二時鐘輸出負信號和第二時鐘輸出正信號；所述第四、30引腳輸出為第八輸出負信號和第八輸出正信號。進一步地，所述第7 12引腳輸出的第一組差分信號均為奇數據；所述第1514輸出的第二組差分信號中，第15 18引腳輸出的為奇數據，第19 24引腳輸出的為偶數據；所述第27 30引腳輸出的第三組差分信號均為偶數據。本實用新型的LVDS驅屏接口 100，其結構簡單，統一定義了功能引腳的數目和功能，生產成本低。而且每兩組差分信號之間設置有接地端，使每一組差分信號對應一個地， 迴路地最近，減少相互幹擾，從而能夠有效提高抗幹擾能力。以上所述是本實用新型的優選實施方式而已，當然不能以此來限定本實用新型之權利範圍，應當指出，對於本技術領域的普通技術人員來說，還可以做出若干改進和變動， 這些改進和變動也視為本實用新型的保護範圍。
權利要求1.一種LVDS驅屏接口，其特徵在於所述LVDS驅屏接口為具有30個引腳的接口，其中第廣3引腳為電源端，第4飛引腳為接地端，第7 12引腳為第一組差分信號端，第13、14 引腳為接地端，第15 24為第二組差分信號端，第25、26引腳為接地端，第27 30引腳為第三組差分信號端。
2.根據權利要求1所述的LVDS驅屏接口，其特徵在於，所述第一組差分信號端中，所述第7、8引腳輸出為第一輸出負信號和第一輸出正信號；所述第9、10引腳輸出為第二輸出負信號和第二輸出正信號；所述第11、12引腳輸出為第三輸出負信號和第三輸出正信號。
3.根據權利要求1所述的LVDS驅屏接口，其特徵在於，所述第二組差分信號端中，所述第15、16引腳輸出為第一時鐘輸出負信號和第一時鐘輸出正信號；所述第17、18引腳輸出為第四輸出負信號和第四輸出正信號；所述第19、20引腳輸出為第五輸出負信號和第五輸出正信號；所述第21、22引腳輸出為第六輸出負信號和第六輸出正信號；所述第23、24引腳輸出為第七輸出負信號和第七輸出正信號。
4.根據權利要求1所述的LVDS驅屏接口，其特徵在於，所述第三組差分信號端中，所述第27、28引腳輸出為第二時鐘輸出負信號和第二時鐘輸出正信號；所述第四、30引腳輸出為第八輸出負信號和第八輸出正信號。
5.根據權利要求1所述的LVDS驅屏接口，其特徵在於，所述第7 12引腳輸出的第一組差分信號均為奇數據；所述第1514輸出的第二組差分信號中，第15 18引腳輸出的為奇數據，第19 24引腳輸出的為偶數據；所述第27 30引腳輸出的第三組差分信號均為偶數據。
專利摘要本實用新型公開了一種LVDS驅屏接口，所述LVDS驅屏接口為具有30個引腳的接口，其中第1~3引腳為電源端，第4~6引腳為接地端，第7~12引腳為第一組差分信號端，第13、14引腳為接地端，第15~24為第二組差分信號端，第25、26引腳為接地端，第27~30引腳為第三組差分信號端。採用本實用新型的LVDS驅屏接口，其結構簡單，統一定義了功能引腳的數目和功能，生產成本低。而且每兩組差分信號之間設置有接地端，使一組差分信號對應一個地，迴路地最近，減少相互幹擾，從而能夠有效提高抗幹擾能力。
文檔編號G09G3/36GK202049716SQ20112007112
公開日2011年11月23日 申請日期2011年3月17日 優先權日2011年3月17日
發明者李業科, 陳家縣 申請人:廣州視源電子科技有限公司