電氣矽熔絲組件的使用方法

2023-04-29 05:48:11 2

專利名稱：電氣矽熔絲組件的使用方法
技術領域：
本發明涉及一種電氣矽熔絲(e-fuse)的使用方法，特別涉及一種以多階脈衝電壓(multi-level pulse voltage)燒斷電氣矽熔絲的方法。
背景技術：
隨著半導體內存組件集成度的增加，相對地，產品的良率即可能下降。這是由於半導體製造步驟的複雜化以及困難度提高，在工藝步驟或者後段封裝過程中難免由於微粒等汙染因素的導入使組件產生缺陷。而為了提升良率，現有技藝是以一種稱為冗餘電路(redundancy circuit)的方法來取得想要的半導體內存組件的良率。
前述的冗餘電路中包括有多個多晶矽熔絲(poly-fuse)，假如經測試主要存儲器陣列後發現有缺陷存儲器，即可藉由燒斷冗餘電路中相對應的多晶矽熔絲，並以多餘的存儲器來取代有缺陷存儲器，藉此修補該半導體內存組件。現有技藝燒斷矽熔絲的方法可以用雷射進行，而利用電氣方式燒斷多晶矽熔絲者又被稱為電氣矽熔絲(e-fuse)。
現有電氣矽熔絲包括有一多晶矽熔絲以及一電晶體串接該多晶矽熔絲。該電晶體包括一柵極，其設於一通道區上，以及設置於柵極兩側的漏極/源極區。一般，柵極包含有多晶矽層、矽化金屬(silicide)層以及氮化矽蓋層。多晶矽熔絲與電晶體的柵極結構相同，亦即由多晶矽層、矽化金屬層以及氮化矽蓋層堆棧而成。多晶矽熔絲一般呈細長條狀圖案，其一端外接一源極電壓，其另一端則電連接於電晶體的漏極/源極區，而電晶體的另一漏極/源極區則通常為接地(GND)。電晶體的柵極是接至柵極電壓(Vg)，並藉由控制柵極電壓，可使一高電流在短時間內通過多晶矽熔絲，藉此燒斷多晶矽熔絲。
然而，現有技藝以電氣燒斷多晶矽熔絲的方法十分難以控制，因此造成修補良率(repair yield)的下降。請參照圖1，其繪示的是現有用以燒斷電氣矽熔絲的脈衝電壓示意圖。現有用以燒斷電氣矽熔絲的脈衝電壓為單一方形波，是由脈衝電壓產生器產生。該單一方形波的最高電壓值為VIH，而最低K電壓值為VIL，通常最低電壓值VIL為0V，而最高電壓值VIH為電晶體的啟始電壓(threshold voltage，VTH)。藉由控制總脈衝時間(T2-T1)可使多晶矽熔絲由最初的低電阻值(約100歐姆)提高至數千、數萬倍的高電阻值(百萬歐姆)。
由於現有用以燒斷電氣矽熔絲的脈衝電壓，其最高電壓值為VIH的工藝容許誤差範圍很小，通常需控制在5％範圍以下，而超過此範圍即會造成多晶矽熔絲的爆裂。此外，即使將最高電壓值為VIH控制在前述的工藝容許誤差範圍內，仍然會有多晶矽熔絲被燒至爆裂的現象發生。由此可知，現有技藝的電氣矽熔絲的燒斷方法仍有缺陷以及進一步改進的空間。而在該技術領域中，十分需要有一種改良的電氣矽熔絲的燒斷方法，可以克服前述問題，使其可靠度增加，並增加工藝容許誤差範圍，同時提升內存組件的修補良率。

發明內容
因此，本發明的目的即在提供一種燒斷電氣矽熔絲的方法，具有較寬裕的工藝容許誤差範圍，並具有較高的可靠度以及修補良率。
根據本發明的較佳實施例，本發明是提供一種電氣矽熔絲組件的使用方法，該電氣矽熔絲組件包含有一多晶矽熔絲，使其一端串接一MOS電晶體的漏極/源極，使其另一端則接一熔絲源極電壓(VFS)；該MOS電晶體具有一柵極，使其承受一柵極脈衝電壓(Vg)，其中該柵極脈衝電壓是為兩階脈衝電壓，包含有一在脈衝時間T1至Tp之間的預熱脈衝電壓Vp，以及在脈衝時間Tp至T2之間的最高脈衝電壓VIH，其中該預熱脈衝電壓Vp小於該最高脈衝電壓VIH的子閾值電壓(sub-threshold voltage)，且該兩階脈衝電壓在脈衝時間T1至T2之外的時間，為最小脈衝電壓VIL。脈衝時間T1至Tp至少大於5微秒。
該多晶矽熔絲的阻值經過該脈衝時間T1至T2之後提高到至少百萬歐姆，而不產生爆裂現象。該多晶矽熔絲至少包含有一多晶矽層以及一矽化金屬層迭設於該多晶矽層上，且該預熱脈衝電壓Vp是可用以預熱該多晶矽層，使其電阻值降低。
根據本發明的另一較佳實施例，本發明提供一種電氣矽熔絲組件的使用方法，該電氣矽熔絲組件包含有一多晶矽熔絲，該使用方法是採用一多階電流通過該多晶矽熔絲，包含有至少一在時間T1至Tp之間的第一預熱電流Ip以及在脈衝時間Tp至T2之間大於該第一預熱電流Ip的第二電流IIH，使該多晶矽熔絲的電阻產生變化。
為了能更近一步了解本發明的特徵及技術內容，請參閱以下有關本發明的詳細說明與附圖。然而所附圖式僅供參考與輔助說明用，並非用來對本發明加以限制者。


圖1是現有用以燒斷電氣矽熔絲的脈衝電壓示意圖。
圖2是根據本發明的電氣矽熔絲等效電路示意圖。
圖3是多晶矽熔絲的平面示意圖。
圖4是圖3中的多晶矽熔絲沿著切線I-I的剖面示意圖。
圖5是根據本發明較佳實施例用以燒斷電氣矽熔絲的兩階脈衝電壓示意圖。
圖6是根據本發明第二較佳實施例用以燒斷電氣矽熔絲的三階脈衝電壓示意圖。
圖7是根據本發明第三較佳實施例用通過電氣矽熔絲的二階電流示意圖。
附圖符號說明10電氣矽熔絲組件 12多晶矽熔絲14MOS電晶體40基底41氧化層 42多晶矽層44矽化金屬層 46氮化矽層48側壁子 141 柵極142漏極/源極具體實施方式
請參照圖2至圖4，其中圖2繪示的是根據本發明的電氣矽熔絲組件10等效電路示意圖；圖3繪示的是多晶矽熔絲的平面示意圖；圖4繪示的是圖3中的多晶矽熔絲沿著切線I-I的剖面示意圖。如圖2所示，電氣矽熔絲組件10包括有一多晶矽熔絲12以及一電晶體14串接多晶矽熔絲12，其中MOS電晶體14，例如NMOS電晶體，包括一柵極141，其設於一通道區上，以及兩分開設置於柵極結構141兩邊的漏極/源極(S/D)區142。MOS電晶體14的柵極141是接至柵極脈衝電壓(Vg)，並藉由控制柵極電壓，可使一高電流Ids在短時間(小於1秒)內通過多晶矽熔絲12，藉此燒斷多晶矽熔絲12。
如圖3所示，多晶矽熔絲12一般呈細長條狀圖案，其一端為FS端點，外接一源極電壓VFS，其另一端則電連接MOS電晶體14的漏極/源極區142。如圖2所示，MOS電晶體14的另一漏極/源極區142則通常為接地(GND)。柵極141包含有多晶矽層、矽化金屬(silicide)層以及氮化矽蓋層。多晶矽熔絲12與MOS電晶體14的柵極141結構相同，如圖4所示，亦即由多晶矽層42、矽化金屬層44以及氮化矽蓋層46堆棧而成，多晶矽層42可形成在一氧化層41上，氧化層41則形成在基底40表面上。在多晶矽熔絲12的堆棧結構的側壁上，形成有側壁子48，如氮化矽側壁子。根據本發明的較佳實施例，矽化金屬層44為鈷矽化金屬(cobalt silicide)所構成，多晶矽層42可為P型摻雜多晶矽，但不限於此。在其它實施例中，多晶矽層42亦可為N型摻雜多晶矽所構成，而矽化金屬層44可能為鎳金屬矽化物。
請參照圖5，其繪示的是根據本發明較佳實施例用以燒斷電氣矽熔絲的兩階脈衝電壓示意圖。根據本發明較佳實施例，用以燒斷電氣矽熔絲的脈衝電壓為兩階方形波，其由脈衝電壓產生器產生。該兩階方形波的最高脈衝電壓值為VIH，而最低脈衝電壓值為VIL，通常最低電壓值VIL為0V，而最高脈衝電壓值VIH為MOS電晶體14的啟始電壓(threshold voltage，VTH)，在最高脈衝電壓值為VIH與最低脈衝電壓值為VIL之間還有一預熱脈衝電壓Vp。藉由控制總脈衝時間(T2-T1)可使多晶矽熔絲12由最初的低電阻值(約100歐姆)提高至數百萬(mega)歐姆的高電阻值，而不致於產生爆裂現象。該預熱脈衝電壓Vp介於70％VIH至90％VIH之間。
根據本發明的較佳實施例，最高脈衝電壓值VIH約為2.0V，總脈衝時間(T2-T1)約為200微秒(μs)左右。在脈衝時間T1至Tp之間，預熱脈衝電壓Vp須為小於最高電壓值VIH的子閾值電壓(sub-threshold voltage)，例如Vp介於70％VIH至90％VIH之間。根據本發明的較佳實施例，脈衝時間T1至Tp需至少大於5微秒(μs)，例如在5-10微秒(μs)之間，脈衝電壓Vp約為1.7V。藉由將原本單一方形波，改由本發明的兩階方形波，結果顯示最高脈衝電壓值VIH的容許誤差範圍增加至±15％。
此外，由於本發明在脈衝時間T1至Tp(至少大於5微秒)先以小於最高電壓值VIH的脈衝電壓為Vp施加於電晶體14的柵極141，使相對較少量的電流預先通過多晶矽熔絲12的矽化金屬層44，該通過的電流同時會使矽化金屬層44下方的多晶矽層42預熱。溫度升高的結果使得多晶矽層42的電阻值下降。如此的好處是，當接著脈衝電壓提升至最高電壓值VIH時多晶矽層42可以分擔多一點通過電流，避免矽化金屬層44直接汽化，並產生爆裂現象。
請參照圖6，其繪示的是根據本發明第二較佳實施例用以燒斷電氣矽熔絲的脈衝電壓示意圖。根據本發明第二較佳實施例，用以燒斷電氣矽熔絲的脈衝電壓為三階方形波，該三階方形波的最高脈衝電壓值為VIH，而最低脈衝電壓值為VIL，通常最低電壓值VIL為0V，而最高脈衝電壓值VIH為電晶體14的啟始電壓。在最高脈衝電壓值為VIH與最低脈衝電壓值為VIL之間還有預熱脈衝電壓Vp1及Vp2。藉由控制總脈衝時間(T2-T1)可使多晶矽熔絲12由最初的低電阻值(約100歐姆)提高至數百萬歐姆的高電阻值，而不致於產生爆裂現象。預熱脈衝電壓Vp1是在脈衝時間T1至Tp1(至少大於5微秒)，而預熱脈衝電壓Vp2是在脈衝時間Tp1至Tp2，最高脈衝電壓值VIH是在脈衝時間Tp2至T2之間。其中預熱脈衝電壓Vp1須為小於最高脈衝電壓值VIH的子閾值電壓，例如Vp1介於70％VIH至90％VIH之間。預熱脈衝電壓Vp2可以在子閾值電壓之下或之上，但仍須小於最高脈衝電壓值VIH。
請參閱圖7，其繪示的是根據本發明第三較佳實施例用以燒斷電氣矽熔絲的電流對時間的示意圖。根據本發明第三較佳實施例，用以燒斷電氣矽熔絲的電流為二階電流，在時間T1以前，通過圖2中多晶矽熔絲12的電流值為IIL，在時間T1至Tp之間通過圖2中多晶矽熔絲12的電流值為Ip。在時間Tp與T2之間，通過圖2中多晶矽熔絲12的電流值則提高至IIH。藉由控制總脈衝時間(T2-T1)可使多晶矽熔絲12由最初的低電阻值(約100歐姆)提高至數百萬歐姆的高電阻值，而不致於產生爆裂現象。在時間T1至Tp之間通過圖2中多晶矽熔絲12的電流值為Ip，其電流值大小建議不要超過24毫安陪(mA)，可約為20mA或更小的電流值。這樣做的好處是可以讓圖2中矽化金屬層44的金屬原子能在極短時間內(小於1000微秒，更可以小於400毫微妙)順利地遷移到多晶矽層42中，而產生高阻抗，但是卻不會因為瞬間承受過高的電流或電壓而發生電氣矽熔絲爆裂的現象。
以上所述僅為本發明的較佳實施例，凡依本發明申請專利範圍所做的均等變化與修飾，皆應屬本發明專利的涵蓋範圍。
權利要求
1.一種電氣矽熔絲組件的使用方法，該電氣矽熔絲組件包含有一多晶矽熔絲，使其一端串接一MOS電晶體的漏極/源極，使其另一端則接一熔絲源極電壓VFS；該MOS電晶體具有一柵極，使其承受一柵極脈衝電壓Vg，其中該柵極脈衝電壓是為兩階脈衝電壓，包含有一在脈衝時間T1至Tp之間的預熱脈衝電壓Vp，以及在脈衝時間Tp至T2之間的最高脈衝電壓VIH，其中，該預熱脈衝電壓Vp小於該最高脈衝電壓VIH的子閾值電壓，且該兩階脈衝電壓在脈衝時間T1至T2之外的時間，為最小脈衝電壓VIL。
2.如權利要求1所述的電氣矽熔絲組件的使用方法，其中，該兩階脈衝電壓是兩階方形脈衝波。
3.如權利要求1所述的電氣矽熔絲組件的使用方法，其中，該多晶矽熔絲的阻值經過該脈衝時間T1至T2之後提高至至少百萬歐姆，而不產生爆裂現象。
4.如權利要求3所述的電氣矽熔絲組件的使用方法，其中，該脈衝時間T1至T2約為200微秒左右。
5.如權利要求1所述的電氣矽熔絲組件的使用方法，其中，脈衝時間T1至Tp至少大於5微秒。
6.如權利要求1所述的電氣矽熔絲組件的使用方法，其中，該最小脈衝電壓VIL為0伏特。
7.如權利要求1所述的電氣矽熔絲組件的使用方法，其中，該MOS電晶體的另一漏極/源極為接地。
8.如權利要求1所述的電氣矽熔絲組件的使用方法，其中，該預熱脈衝電壓Vp介於70％VIH至90％VIH之間。
9.如權利要求1所述的電氣矽熔絲組件的使用方法，其中，該多晶矽熔絲至少包含有一多晶矽層以及一矽化金屬層迭設於該多晶矽層上，且該預熱脈衝電壓Vp是可用以預熱該多晶矽層，使其電阻值降低。
10.如權利要求9所述的電氣矽熔絲組件的使用方法，其中，該多晶矽層為P型摻雜多晶矽層。
11.如權利要求9所述的電氣矽熔絲組件的使用方法，其中，該矽化金屬層為鈷矽化金屬層。
12.如權利要求1所述的電氣矽熔絲組件的使用方法，其中，該熔絲源極電壓VFS為一正電壓。
13.一種電氣矽熔絲組件的使用方法，該電氣矽熔絲組件包含有一多晶矽熔絲，使其一端串接一MOS電晶體的漏極/源極，使其另一端則接一熔絲源極電VFS；該MOS電晶體具有一柵極，使其承受一柵極脈衝電壓，其中，該柵極脈衝電壓是多階脈衝電壓，包含有至少一在脈衝時間T1至Tp1之間的第一預熱脈衝電壓Vp1，在脈衝時間Tp1至Tp2之間的第二預熱脈衝電壓Vp2，以及在脈衝時間Tp2至T2之間的最高脈衝電壓VIH，其中，該預熱脈衝電壓Vp1須為小於該最高脈衝電壓VIH的子閾值電壓，且該多階脈衝電壓在脈衝時間T1至T2之外的時間，為最小脈衝電壓VIL。
14.如權利要求13所述的電氣矽熔絲組件的使用方法，其中，脈衝時間T1至Tp1至少大於5微秒。
15.如權利要求13所述的電氣矽熔絲組件的使用方法，其中，該MOS電晶體的另一漏極/源極為接地。
16.如權利要求13所述的電氣矽熔絲組件的使用方法，其中，該最小脈衝電壓VIL為0伏特。
17.如權利要求13所述的電氣矽熔絲組件的使用方法，其中，該第一預熱脈衝電壓Vp1介於70％VIH至90％VIH之間。
18.如權利要求13所述的電氣矽熔絲組件的使用方法，其中，該第二預熱脈衝電壓Vp2小於該最高脈衝電壓VIH，大於該第一預熱脈衝電壓Vp1。
19.如權利要求13所述的電氣矽熔絲組件的使用方法，其中，該脈衝時間T1至T2約為200微秒左右。
20.如權利要求13所述的電氣矽熔絲組件的使用方法，其中，該多晶矽熔絲至少包含有一多晶矽層以及一矽化金屬層迭設於該多晶矽層上，且該第一預熱脈衝電壓Vp1是可用以預熱該多晶矽層，使其電阻值降低。
21.一種電氣矽熔絲組件的使用方法，該電氣矽熔絲組件包含有一多晶矽熔絲，該使用方法是採用一多階電流通過該多晶矽熔絲，包含有至少一在時間T1至Tp之間的第一預熱電流Ip以及在脈衝時間Tp至T2之間大於該第一預熱電流Ip的第二電流IIH，使該多晶矽熔絲的電阻產生變化。
22.如權利要求21所述的電氣矽熔絲組件的使用方法，其中，T1至Tp約小於1000微秒。
23.如權利要求21所述的電氣矽熔絲組件的使用方法，其中T1至Tp約為200毫微妙至400毫微妙之間。
24.如權利要求21所述的電氣矽熔絲組件的使用方法，其中，該第一預熱電流Ip小於24毫安陪。
全文摘要
一種電氣矽熔絲組件的使用方法，該電氣矽熔絲組件包含有一多晶矽熔絲，使其一端串接一MOS電晶體的漏極/源極，使其另一端則接一熔絲源極電壓(V
文檔編號H01L23/52GK1779945SQ200410095348
公開日2006年5月31日 申請日期2004年11月24日 優先權日2004年11月24日
發明者陳貝翔 申請人:聯華電子股份有限公司