一種多重修整結構的集成電路的製作方法
2023-05-25 12:50:31 1
一種多重修整結構的集成電路的製作方法
【專利摘要】一種多重修整結構的集成電路，採用一對集成電路板以及一對背到背的齊納二極體，一個熔絲環，四個電阻。在它的初始狀態，二極體和熔絲環完好，可提供一個特定的電阻值。單獨熔斷熔絲環產生第二或最高電阻值。短路或擊穿，齊納二極體產生高於標準但低於最高的第三電阻值。短路或擊穿，齊納二極體產生低於標稱值的第四電阻值。短路或擊穿，齊納二極體都產生一個第五最低電阻值。因此，可提供五個不同的電阻值僅使用兩個集成電路焊盤。如果需要的話，五個電阻值的階可以適當地選擇，以形成線性。此外，電路焊盤可以是一個通用的電源端子，從而只需將一個焊盤添加到該集成電路晶片。兩個或更多這樣的結構可以通過增加一個額外焊盤來形成。
【專利說明】一種多重修整結構的集成電路
【技術領域】
[0001]本發明廣泛涉及使用所謂的齊納擊穿的方法修整單片半導體集成電路(IC)設備。一串連續的電阻器連接到齊納二極體，從而每個電阻器有一個並聯二極體。當一個特定的二極體擊穿或短路時，相關的電阻短路且字串值減少了這一數值。通過使用背靠背二極體，IC晶片焊盤的數量減少且通過脈衝的極性以及所使用的焊盤可以確定擊穿程度。上述認定的應用涉及一種結構，其中保護了一對正向偏置二極體。它的目的是保護實施本發明中採用的結構。
【背景技術】
[0002]顯然，在現有技術的齊納擊穿中，開始的微調電阻是最大的且其隨著每個二極體的擊穿逐步減少。從微調標稱的中檔範圍電阻值開始提高或降低此值。
【發明內容】
[0003]本發明的一個目的是提供一種集成電路的微調結構，其中最初存在一個標稱值且微調可以提高或降低標稱值。
[0004]本發明的再一個目的是提供一個簡單的集成電路修整結構，其具有一個標稱值以及多個較高和較低的值。
[0005]本發明的另一個目的是提供一種集成電路修整結構，其產生了多階電阻值並僅使用一個單一對的集成電路焊盤來調整階層。
[0006]本發明還有一個目的是提供一種使用一對晶片焊盤的集成電路修整結構，其具有多階相等值，其中操作熔絲熔斷和齊納二極體擊穿的組合來實現的步驟。本發明的技術解決方案是:這些和其它目的可以通過以下結構來實現。電阻器以其最廣泛形式耦合在一對集成電路晶片焊盤和一個並聯熔絲環之間且齊納二極體連接到這些電阻器。原來的或標稱的電阻值可以通過組合齊納擊穿和熔絲熔斷來提高或降低。在一個優選的實施例中，集成電路晶片焊盤連接在熔絲元件和一對背靠背的齊納二極體之間。一個星形(或三角形)電阻的兩個引腳連接到焊盤且第四電阻從第三個引腳連接到共同的齊納二極體的端子。該組合第一和第三引腳之間提供了一個標稱電阻值。通過熔斷熔絲和選擇性地擊穿兩個齊納二極體改變電阻值，從而給出5個電阻狀態。通過合適選擇電阻器的值，5個不同的電阻值可以是線性相關。
[0007]如果需要，多個這樣的結構可以結合用於修整集成電路。如果標稱的或起動電阻值成比例，可以實現粗、微調。兩個這樣的結構相結合，它們可以共享一個共同的電源接線端焊盤。因此，僅通過將兩個焊盤以及適當的部件增加到集成電路，電路可以進行粗、微調從而提供一個25比I的修整參數的精度改進。
[0008]對比專利文獻:CN2927322Y集成電路結構200620112554.1。
[0009]【專利附圖】
【附圖說明】。
[0010]圖1是本發明的基本結構的原理圖。[0011]圖2是本發明的優選結構的原理圖。
[0012]圖3是圖2中結構的另一種實施例的原理圖。
[0013]圖4是本發明的一個實施例的原理圖，其使用圖2的一對結構多樣的組合成一個共同的集成電路焊盤。
[0014]圖5是本發明使用圖2的一對結構以及集成電路的現有焊盤進行裝配修整的另一實施例。
[0015]圖6是本發明以一個場效應電晶體的輸入集成電路和裝配修整形式的替代品。
[0016]圖7是本發明使用現有的修整焊盤在完成組裝後的集成電路中對輸入級的電流進行修整的另一實施例。
[0017]【具體實施方式】。
[0018]圖1顯示出本發明的基本概念。集成電路晶片的焊盤10和11耦合到電路進行修整，這可能是一個電阻網絡進行修整的一部分。如圖電路所示，完整的熔絲環9將電阻2R短路以至於整體的電阻為R。它是只需要在電阻R兩端小於幾百毫伏的電壓工作，所以二極體8將不會正嚮導通。二極體反向偏置條件僅需不超過齊納電壓。如果熔絲環9的電流額定值超過齊納二極體8且一個齊納擊穿電流在焊盤10和11之間通過，其將流過短路的二極體8，因此降低整體電阻值直至為O。在齊納二極體短路後，熔絲熔斷電流可以在焊盤10和11之間通過。這將焊盤10和11之間的電阻值提高到2R。因此，原有的或標稱的R電阻值可以選擇性地提高到2R或降低到零。可以實現作為以前額外電阻水平的一種替代方法。如果發現需要修整高電阻值，熔絲元件9可以熔斷從而首先實現焊盤10和11之間的3R值。在事件中做到這一點，沒有進一步的修整。在這個替代方案中，它僅需要在二極體8正向偏置時，可以運送足夠的電流熔斷熔絲9。
[0019]在圖2中，集成電路晶片的焊盤10和11耦合到熔絲環12和背靠背的齊納二極體13和14。熔絲環12可以是傳統的眾所周知的集成電路品種，其使用鋁金屬化或沉積其他材料的組合。雖然未示出，但是應當認識到焊盤10和11可以探針接觸且對施加的電流脈衝進行編程。例如，如果施加的電流脈衝具有低於齊納二極體的擊穿電壓(典型地約為7伏)的最大值電壓，熔絲環12可以選擇性地熔斷。然後，如果一個典型的30伏的脈衝僅限於應用約I安培，二極體13和14可以選擇性地擊穿，這取決於脈衝的極性。由於齊納擊穿修整和熔絲環熔斷在現有技術中是眾所周知的，這裡就不進一步詳述它們。
[0020]電阻器15-18在線19和20之間將提供不同電阻值，其連接到進行修整的電路。
[0021]在其原來的狀態下，熔絲環12是完整的且將焊盤10和11 一併短路，可以看出電阻器18與並聯組合的電阻器16和17串聯。下表顯示了作為修整狀態下一個函數的電阻公式。
[0022]表一
【權利要求】
1.一種多重修整結構的集成電路，其特徵是:一種用在半導體集成電路中的多重修整結構具有一個標稱輸出的電阻值，其中微調操作可以提高或降低所述標稱輸出值，所述的結構包括:多個鍵合焊盤；電阻元件網絡耦合在一對鍵合焊盤之間，所述網絡呈現一個微調輸出電阻值，該值可以通過修整來改變；齊納二極體裝置和熔絲元件的組合裝置耦合在所述一對鍵合焊盤之間並耦合到所述電阻元件網絡，由此所選電阻元件可以調用；用於將電流脈衝耦合到所述一對鍵合焊盤的裝置，由此所選熔絲元件可以熔斷從而在所述網絡一部分兩端移除一個短電路，從而提高所述輸出電阻；用於將電流脈衝耦合到一對鍵合焊盤的裝置，由此所選的齊納二極體可擊穿，以便在所述網絡的一部分兩端增加一個短電路，從而降低所述輸出電阻。
2.根據權利要求1所述的一種多重修整結構的集成電路，其特徵是:其中的一對鍵合焊盤之間串聯耦合了第一和第二電阻，所述第一電阻器與熔絲元件並聯耦合，所述第二電阻器與一個齊納二極體並聯耦合；鍵合焊盤位於所述集成電路上並且可供來修整半導體晶片形式中的電路。
3.根據權利要求1所述的一種多重修整結構的集成電路，其特徵是:所述鍵合焊盤連接到已完成的集成電路封裝的弓I腳修整組裝後的電路。
4.根據權利要求1所述的一種多重修整結構的集成電路，其特徵是:半導體集成電路器件的可微調的電阻結構具有多個鍵合焊盤，所述結構包括:第一和第二鍵合焊盤；連接在所述第一和第二焊盤之間的熔絲環；背靠背串聯耦合配置在所述第一和第二焊盤之間的第一和第二齊納二極體；一起耦合在一個三端網絡配置中的第一、第二和第三電阻器，其中的第一端子耦合到所述第一焊盤，其中的第二端子耦合到所述第二焊盤；第四電阻器的一端耦合到第一和第二齊納二極體之間的共同接頭且另一端耦合到所述三端網絡的第三端，所述網絡的第二和第三端子之間的電阻可以通過結合熔斷熔絲環和使齊納二極體短路來升高或降低。
5.根據權利要求4所述的一種多重修整結構的集成電路，其特徵是:所述第一、第二和第三電阻形成一個星形網絡或形成一個三角形網絡。
6.根據權利要求4所述的一種多重修整結構的集成電路，其特徵是:所選第一、第二、第三和第四電阻值產生隨所述熔斷熔絲環和使齊納二極體短路的一個函數線性遞增的電阻值。
7.根據權利要求4所述的一種多重修整結構的集成電路，其特徵是:所述結構還包括:第三鍵合焊盤；在第二和第三焊盤之間背靠背串聯耦合配置的第三和第四齊納二極體，一起耦合形成一個鏡像的第一、第二、第三和第四電阻器的第五、第六、第七和第八電阻器，從而形成兩個獨立的具有一個共同焊盤的可微調的電阻結構。
8.根據權利要求7所述的一種多重修整結構的集成電路，其特徵是:在已完成封裝的集成電路中的引腳處可以提供第一、第二和第三鍵合焊盤。
【文檔編號】H01L23/525GK103531575SQ201310500959
【公開日】2014年1月22日 申請日期:2013年10月23日 優先權日:2013年10月23日
【發明者】不公告發明人 申請人:蘇州貝克微電子有限公司