一種響度控制系統及控制方法

2023-05-25 04:30:31

專利名稱：一種響度控制系統及控制方法
技術領域：
本發明涉及一種數字音頻信號處理技術，特別是一種響度控制系統及控制方法。
背景技術：
響度由氣壓迅速變化的振幅(聲壓)大小決定。但人耳對強度的主觀感覺與客觀 的實際強度並不一致，人耳對聲音的感覺，不僅和聲壓有關，還和頻率有關。聲壓級相同，頻 率不同的聲音，聽起來響亮程度也不同。結合聲壓、頻率和人耳的感覺得到的曲線關係稱 "等響度曲線"，如圖l所示。通過"等響度曲線"可以知道，人耳其實對高頻與低頻都不是 特別敏感，但對中頻非常敏感，尤其是3K和5K之間的音頻，這也是人說話時的聲音。
例如電視節目的播出，當兩個節目切換時聲音可能很突然而且很響亮，這樣會讓 人受到驚嚇或感到不舒服，尤其是電視節目中間插播的直銷廣告，基本上是對白，而這也是 人耳最敏感的音頻，總是讓人覺得聲音太大。讓受眾感到不適、煩躁甚至驚嚇。由圖l不難 看出，只要控制了 3K到5K這個頻段的聲音就能達到控制音頻響度的目的。過去對響度的控 制方法主要是利用分立的電阻、電容和電感元件組成的控制系統。由於這樣的系統過於簡 單，不能調整參數，對動態範圍大的音頻信號處理效果不好，影響人們對電視節目的欣賞。

發明內容
為解決現有技術存在的上述問題，本發明的目的是要針對電視節目播出中不可預 知的響度跳變，提供一種控制靈活、可以對動態範圍大的音頻信號進行良好處理的響度控 制系統及控制方法。 為了實現上述目的，本發明的技術方案如下一種響度控制系統建立在FPGA晶片
基礎上，包括輸入模塊、音頻特徵值提取模塊、係數產生模塊、延時模塊、輸出模塊，所述的 輸入模塊、音頻特徵值提取模塊、係數產生模塊、輸出模塊依次串聯，所述的延時模塊連接
在輸入模塊和輸出模塊之間；所述的輸入模塊的功能是將要處理的串行音頻數據轉換成並 行的24bit音頻數據；所述的音頻特徵值提取模塊的功能是將每個24bit音頻數據經過帶 通濾波，並多次累加，再將累加和取平均值，得到這一音頻數據的響度值；所述的係數產生 模塊的功能是根據音頻數據的響度值和預設的門限值、比率值經過一系列運算產生係數； 所述的延時模塊的功能是在FPGA晶片內部做一個存儲區，將並行的24bit音頻數據存儲起 來；所述的輸出模塊的功能是將延時的音頻數據與產生的係數相乘，產生處理後的音頻數 據，並將並行的24bit數據，再經過並串轉換產生出最後經過處理的音頻數據流輸出。
—種響度控制方法包括以下步驟 A、由輸入模塊將要處理的串行音頻數據轉換成並行的24bit音頻數據採樣點，並 同時傳送到音頻特徵值提取模塊和延時模塊； B、由音頻特徵值提取模塊將每個24bit音頻數據經過帶通濾波，並多次累加，再
將累加和取平均值，得到這一音頻數據的響度值並傳送到係數產生模塊； C、由係數產生模塊根據音頻數據的響度值和預設的門限值、比率值經過一系列運算得出係數，並傳送到輸出模塊； D、由延時模塊將並行的24bit音頻數據存儲起來並傳送到輸出模塊； E、由輸出模塊將延時模塊傳送來的音頻數據與係數產生模塊傳送來的係數相乘，
產生處理後的音頻數據，並將並行的24bit數據再經過並串轉換產生出經過處理的音頻數
據流輸出。 本發明步驟C所述的係數計算公式如下 當LD《TH時，係數P = 1 ; 當LD > TH時，係數P = 10—(((LD—加*翻)- ; 式中，LD為上一步算出的音頻數據的響度值，TH為預設的門限值，RA為比率且 RA《1。 與現有技術相比，本發明具有以下有益效果 1、由於本發明基於FPGA晶片進行設計，控制參數可由用戶自己設置，實現了控制 靈活。 2、由於本發明對響度特徵值進行了提取並處理，對動態範圍大的信號的處理效果 良好。 3、由於本發明的算法是基於FPGA晶片實現的，而FPGA晶片又是技術成熟、易於開 發、價格低廉的晶片，從而縮短了開發周期，降低了開發成本。


本發明共有附圖3張，其中 圖l是等響度曲線。 圖2是響度控制系統組成示意圖。 圖3是聲音響度的控制方法流程框圖。 圖中1、輸入模塊，2、音頻特徵值提取模塊，3、係數產生模塊，4、輸出模塊，5、延時模塊。
具體實施例方式
下面結合附圖對本發明進行進一步地描述。如圖2所示，一種響度控制系統建立 在FPGA晶片基礎上，包括輸入模塊1、音頻特徵值提取模塊2、係數產生模塊3、延時模塊5、 輸出模塊4，所述的輸入模塊1、音頻特徵值提取模塊2、係數產生模塊3、輸出模塊4依次串 聯，所述的延時模塊5連接在輸入模塊1和輸出模塊4之間；所述的輸入模塊l的功能是 將要處理的串行音頻數據轉換成並行的24bit音頻數據；所述的音頻特徵值提取模塊2的 功能是將每個24bit音頻數據經過帶通濾波，並多次累加，再將累加和取平均值，得到這一 音頻數據的響度值；所述的係數產生模塊3的功能是根據音頻數據的響度值和預設的門限 值、比率值經過一系列運算產生係數；所述的延時模塊5的功能是在FPGA晶片內部做一個 存儲區，將並行的24bit音頻數據存儲起來；所述的輸出模塊4的功能是將延時的音頻數據 與產生的係數相乘，產生處理後的音頻數據，並將並行的24bit數據，再經過並串轉換產生 出最後經過處理的音頻數據流輸出。
如圖3所示，一種響度控制方法包括以下步驟
A、由輸入模塊1將要處理的串行音頻數據轉換成並行的24bit音頻數據，並同時 傳送到音頻特徵值提取模塊2和延時模塊5 ; B、由音頻特徵值提取模塊2將每個24bit採樣點經過帶通濾波，並多次累加，再將
累加和取平均值，得到這一音頻數據的響度值並傳送到係數產生模塊3 ; C、由係數產生模塊3根據音頻數據的響度值和預設的門限值、比率值經過一系列
運算得出係數，並傳送到輸出模塊4 ; D、由延時模塊5將並行的24bit音頻數據採樣點存儲起來並傳送到輸出模塊4 ;
E、由輸出模塊4將延時模塊5傳送來的音頻數據與係數產生模塊3傳送來的係數 相乘，產生處理後的音頻數據，並將並行的24bit數據再經過並串轉換產生出經過處理的 音頻數據流輸出。 本發明步驟C所述的係數計算公式如下
當LD《TH時，係數P = 1 ; 當LD > TH時，係數P = 10—(((LD—加*翻)- ; 式中，LD為上一步算出的音頻數據的響度值，TH為預設的門限值，RA為比率且 RA《1。 本發明的工作原理如下 1、將串行的需要處理的音頻數據和與之同步的時鐘信號接入FPGA晶片，首先完 成串並轉移，將串行的數據流轉變成並行的24bit的音頻數據，便於接下來的處理和運算； 一個24bit音頻數據對應一個音頻的採樣點(我們聽的聲音就是由若干個連續的採樣點組 成)。 2、將連續的串並轉移後的24bit音頻數據採樣值，送入FPGA內部的FIR數字濾波 器，提取我們所要的響度音頻數值(音頻數據中3K 5K的數據)；同時將表示響度特徵的 音頻數據做1024次累加，再取其平均值；這樣做的目的是能夠更準確的提取響度特徵值。 我們把提取出的這個響度值作為接下來實施響度控制的依據。 3、將提取出來的響度特徵值與設定好的壓縮門限值做比較，當響度特徵值大於門 限值時，系統啟動音頻壓縮功能，並根據壓縮比率產生一個壓縮係數；同時由於上面對音頻 採樣數據濾波、累加再計算其平均值需要一定的運算時間，也就是說在這一段時間內的音 頻採樣數據是不能輸出的，這就需要在FPGA內部做一個RAM將這段音頻採樣數據存儲，等 待壓縮係數產生以後再將存儲區的音頻採樣數據提取出來，並與壓縮係數相乘。這樣就得 出了我們想要的音頻數據；同時為了使輸出的音頻數據聽起來感覺更好，在此增加了兩個 效果處理的時間，即跟蹤時間和釋放時間。跟蹤時間就是在壓縮功能啟動後，在音頻採樣數 據乘以壓縮係數並達到最後穩定輸出的時間，而釋放時間正好與之相反是在壓縮過程中， 當響度特徵值小於壓縮門限時，要關閉壓縮功能，從關閉到最後穩定的時間就是釋放時間。 這兩個時間是根據需要自己設定，目的就是在啟動壓縮和撤銷壓縮的時候保證信號不會突 變，使最後輸出的效果更佳。 4、將處理好的24bit音頻數據，根據系統時鐘再轉換成串行的數據從FPGA輸出。
權利要求
一種響度控制系統，其特徵在於所述的系統建立在FPGA晶片基礎上，包括輸入模塊(1)、音頻特徵值提取模塊(2)、係數產生模塊(3)、延時模塊(5)、輸出模塊(4)，所述的輸入模塊(1)、音頻特徵值提取模塊(2)、係數產生模塊(3)、輸出模塊(4)依次串聯，所述的延時模塊(5)連接在輸入模塊(1)和輸出模塊(4)之間；所述的輸入模塊(1)的功能是將要處理的串行音頻數據轉換成並行的24bit音頻數據；所述的音頻特徵值提取模塊(2)的功能是將每個24bit音頻數據經過帶通濾波，並多次累加，再將累加和取平均值，得到這一音頻數據的響度值；所述的係數產生模塊(3)的功能是根據音頻數據的響度值和預設的門限值、比率值經過一系列運算產生係數；所述的延時模塊(5)的功能是在FPGA晶片內部做一個存儲區，將並行的24bit音頻數據存儲起來；所述的輸出模塊(4)的功能是將延時的音頻數據與產生的係數相乘，產生處理後的音頻數據，並將並行的24bit數據，再經過並串轉換產生出最後經過處理的音頻數據流輸出。
2. —種響度控制方法，其特徵在於包括以下步驟A、 由輸入模塊(1)將要處理的串行音頻數據轉換成並行的24bit音頻數據，並同時傳送到音頻特徵值提取模塊(2)和延時模塊(5);B、 由音頻特徵值提取模塊(2)將每個24bit數據經過帶通濾波，並多次累加，再將累加和取平均值，得到這一音頻數據的響度值並傳送到係數產生模塊(3);C、 由係數產生模塊(3)根據音頻數據的響度值和預設的門限值、比率值經過一系列運算得出係數，並傳送到輸出模塊(4);D、 由延時模塊(5)將並行的24bit音頻數據存儲起來並傳送到輸出模塊(4);E、 由輸出模塊(4)將延時模塊(5)傳送來的音頻數據與係數產生模塊(3)傳送來的係數相乘，產生處理後的音頻數據，並將並行的24bit數據再經過並串轉換產生出經過處理的音頻數據流輸出。
3. 根據權利要求2所述的響度控制方法，其特徵在於步驟C所述的係數計算公式如下當LD《TH時，係數P = 1 ;當LD〉TH時，係數P = lo-加*臉加-加/加；式中，LD為上一步算出的音頻數據的響度值，TH為預設的門限值，RA為比率且RA《1 。
全文摘要
本發明公開了一種響度控制系統和控制方法，所述的系統建立在FPGA晶片基礎上，包括輸入模塊、音頻特徵值提取模塊、係數產生模塊、延時模塊、輸出模塊，所述的方法包括以下步驟輸入模塊將要處理的串行音頻數據轉換成並行的24bit音頻數據；音頻特徵值提取模塊產生音頻數據的響度值；係數產生模塊產生係數；延時模塊將並行的24bit音頻數據存儲；輸出模塊產生處理後的音頻數據，並將並行的24bit數據再經過並串轉換產生出經過處理的音頻數據流輸出。由於本發明基於FPGA晶片進行設計，控制參數可由用戶自己設置，控制靈活，對動態範圍大的信號的處理效果良好，開發周期短，開發成本低。
文檔編號H03G7/00GK101694987SQ20091018799
公開日2010年4月14日 申請日期2009年10月20日 優先權日2009年10月20日
發明者曹智博, 程鵬 申請人:大連捷成實業發展有限公司;