半導體封裝件及其呈陣列排列的基片結構與製法的製作方法

2023-05-14 04:06:36

專利名稱：：半導體封裝件及其呈陣列排列的基片結構與製法的製作方法
技術領域：
：本發明是關於一種半導體封裝件及其呈陣列排列的基片結構與製法，特別是關於一種設有電鍍總線的呈陣列排列的基片結構與製法及其半導體封裝件。
背景技術：
：由於通訊、網絡及計算機等各種可攜式(Portable)產品的大幅增長，可縮小集成電路(IC)面積，且具有高密度與多管腳特性的球柵陣列(ballgridarray，BGA)封裝件已日漸成為封裝市場上的主流產品。該球柵陣列封裝件的特點在於採用一基片安置半導體晶片，並在該基片背面置設多個成柵狀陣列排列的焊球(SolderBall)，使相同單位面積的半導體晶片載體上可以容納更多輸入/輸出連接端(I/OConnection)，符合高度集成化(Integration)的半導體晶片所需，通過這些焊球將整個封裝單元焊接及電性連接到外部裝置。再者，為提高半導體封裝件產能與節省工序成本，並提高基片的使用率(utilization)，同時滿足電子產品輕薄短小的設計需求，如美國專利第5776798號揭示一種具有更小封裝尺寸的薄型球柵陣列(ThinFineBGA，TFBGA)封裝件，其主要在基片上預先劃分出多個呈陣列排列的封裝區域，分別定義出個別的TFBGA封裝單元位置，經過上晶、打線、模壓等步驟，最後進行切割工序(Singulationprocess)，將各個呈陣列排列的封裝區域及安置其上的半導體晶片切割開來，形成個別TFBGA封裝單元。另外，為提供半導體封裝單元後續利用焊球焊接，及電性連接到外部電子裝置，或提供其中的半導體晶片與基片的電性連接，會將設於基片表面的多個焊指(bondingfinger)或焊球墊(ballpad)等電性連接墊的外露表面，形成一如鎳/金(Ni/Au)金屬層，提供導電元件如金線、焊點或焊球與晶片或基片的電性連接，同時也可避免因外界環境影響導致該電性連接墊氧化。該鎳/金(Ni/Au)的高導電性金屬層工序主要在基片線路布局設計時，將後續要形成該鎳/金(Ni/Au)金屬層的電性連接墊共同連接到一電鍍總線(Platingbus)，使電鍍電流經由該電鍍總線流通至電性連接墊，將如鎳/金(Ni/Au)的金屬層沉積在該電性連接墊上，在封裝工序完成後，此電鍍總線即為無用構件，要予以切除。圖1是成批次的陣列排列半導體封裝基片(例如薄型球柵陣列基片)，該呈陣列排列的基片100布局方法，主要以多條橫向分割線SLx和直向分割線SLy劃分出多個呈陣列排列的基片單元10，也就是後續要進行封裝工序的封裝區域，在最後的分割程序中，沿著該分割線SLx及SLy進行切割動作，將這些陣列排列的封裝區域分割成個別封裝單元。該基片單元10之間設有電鍍總線14，且該基片單元10的線路布局包括多個設在基片正面的焊指11、設在基片背面的焊球墊(未標出)、以及多條供該焊指11與焊球墊電性連接到電鍍總線的導電線路13，使電鍍電流經由該電鍍總線14及導電線路13流通至基片單元10正面的焊指11及背面的焊球墊，在該焊指11及焊球墊上電鍍形成鎳/金金屬層；其中該電鍍總線14根據陣列排列的各基片單元設計成一柵格狀，並直接重疊於橫向及直向分割線SLx、SLy上，在封裝工序完成後的分割程序時，同時將電鍍總線14割除掉。相關的技術如美國專利第6281047、6319750及6479894號等。另外，該半導體封裝基片也可隨各種可攜式產品的蓬勃發展，應用在小型存儲卡等電子產品中，例如微型安全數字存儲卡(MicroSecureDigitalCard，MicroSD卡)，該存儲卡為一種高容量的快閃記憶體電路模塊，該電路模塊可連接至一電子信息平臺，例如個人計算機、個人數字助理、數位照相機、多媒體瀏覽器，可儲存各種數字式的多媒體數據，例如數碼相片、視頻或音頻數據。如美國專利公告2004/0259291揭示的半導體封裝件中，當完成封裝模壓用雷射進行切割呈陣列排列的各封裝件單元，形成不規則狀的MicroSD存儲卡封裝件，由於在雷射切割路徑需經過不同的材料，例如封裝膠體、拒焊層、導電線路、電鍍總線等，因此易造成切割面的燒灼問題，產生不規則形狀及造成切割面不平整。另外，在切割作業完成後，上述半導體封裝件切割斷面會露出導電線路，易導致外在溼氣沿該外露的導電線路侵入到封裝件內，造成產品可靠性下降等問題。再者，切割斷面露出的導電線路極易因外界靜電放電(ESD)問題，使靜電電流侵入封裝件內，造成晶片損壞。甚至，在這種利用電鍍總線形成鎳/金金屬層的封裝基片中，未進行切割作業前，每一基片單元之間的線路都電性連接在一起，因此無法對各基片單元進行電性檢測(open/short，O/Stest)，無法判定各該基片單元是否有開路或短路問題，直到封裝完成並進行切割後，才能進行檢測得知基片是否存在電性問題，但是，此時已完成晶片封裝作業，造成了晶片損失，從而導致工序成本的提高。另外，業界為解決傳統的、利用電鍍總線形成鎳/金金屬層時造成的上述問題，於是發展出一種不使用電鍍總線的基片，如中國臺灣公告第515061及583348號案，但是，這種製法雖可解決上述問題，但其工序過於繁瑣、複雜，且成本又高，約為傳統利用電鍍總線工序的1.3～1.8倍，不符合量產與經濟效益。綜上所述，如何開發出一種在呈陣列排列的基片上利用電鍍總線形成如鎳/金的金屬層時，能夠避免導電線路外露、靜電放電破壞、切割面燒融及不平整等問題，同時也可預先對基片單元進行電性檢測且符合成本考慮的半導體封裝件及其晶片承載結構與製法，已成為業界亟待解決的問題。
發明內容為克服上述現有技術的問題，本發明的主要目的在於提供一種半導體封裝件及其呈陣列排列的基片結構與製法，可避免導電線路外露。本發明的又一目的在於提供一種半導體封裝件及其呈陣列排列的基片結構與製法，可預先對基片單元進行電性檢測，避免後續工序材料浪費及成本增加等問題。本發明的再一目的在於提供一種半導體封裝件及其呈陣列排列的基片結構與製法，可避免靜電放電破壞問題。本發明的另一目的在於提供一種半導體封裝件及其呈陣列排列的基片結構與製法，可避免雷射切割面發生燒融及不平整問題。本發明的又一目的在於提供一種半導體封裝件及其呈陣列排列的基片結構與製法，符合量產及經濟效益。為實現上述及其它目的，本發明的半導體封裝件的製法包括提供一基片，該基片包括多個呈陣列排列的基片單元，該基片單元間設有電鍍總線，且在該基片單元中設有電性連接墊，以及電性連接該電性連接墊與電鍍總線的導電線路，通過該電鍍總線及導電線路在該電性連接墊上形成電鍍金屬層；在各該基片單元間形成槽孔，且該槽孔切斷該導電線路與電鍍總線間的連接關係；進行填膠及烘乾步驟，在該槽孔中填充絕緣膠並烘乾該絕緣膠；進行置晶步驟，在各該基片單元上接置並電性連接半導體晶片；進行封裝模壓步驟，在該基片上形成覆蓋該半導體晶片的封裝膠體；以及進行切割步驟，沿各該基片單元間進行切割，其切割路徑通過該槽孔，形成多個半導體封裝件。在該切割步驟中，切割道的寬度小於該槽孔寬度，該切割路徑通過該槽孔時，切割至形成於該槽孔中的填充料，可避免後續露出導電線路等問題。且該製法可應用在球柵陣列式半導體封裝件(如TFBGA)或存儲卡封裝件(如MicroSD卡)。本發明還涉及另一個半導體封裝件的製法，該半導體封裝件的製法包括提供一基片，該基片包括多個呈陣列排列的基片單元，該基片單元間設有電鍍總線，且在該基片單元中設有電性連接墊，以及電性連接該電性連接墊與電鍍總線的導電線路，通過該電鍍總線及導電線路在該電性連接墊上形成電鍍金屬層；在各該基片單元間形成槽孔，且該槽孔切斷該導電線路與電鍍總線間的連接關係；進行置晶步驟，在各該基片單元上接置並電性連接半導體晶片；進行封裝模壓步驟，在該基片上形成覆蓋該半導體晶片的封裝膠體，並使該封裝膠體填充至該槽孔中；以及進行切割步驟，沿各該基片單元間進行切割，其切割路徑通過該槽孔，形成多個半導體封裝件。通過上述製法，本發明揭示一種呈陣列排列的基片結構，該呈陣列排列的基片結構包括多個呈陣列排列的基片單元，且在該基片單元中形成電性連接墊；電鍍總線，根據該呈陣列排列的基片單元，以柵格狀排列在各該基片單元間，且在各該基片單元中形成連接該電性連接墊及電鍍總線的導電線路；以及多個槽孔，形成於各該基片單元間，且該槽孔切斷該導電線路與電鍍總線間的連接關係。另外，該基片結構還包括填充至該槽孔中的填充料，該填充料可以是絕緣膠或封裝膠體。本發明也揭示一種半導體封裝件，該半導體封裝件包括基片單元，該基片單元至少有部分邊緣形成凹槽，且該凹槽中填充有填充料；半導體晶片，接置並電性連接到該基片單元；以及封裝膠體，形成於該基片單元上，包覆該半導體晶片。該填充料可為絕緣膠或封裝膠體。因此，本發明的半導體封裝件及其呈陣列排列的基片結構與製法，在具有多個呈陣列排列的基片單元基片上，利用電鍍總線及導電線路，在電性連接墊上形成如鎳/金的電鍍金屬層後，再在基片單元之間設置槽孔，該槽孔切斷該電鍍總線與導電線路的連接關係，使各該基片單元之間相互電性獨立，可預先進行各基片單元的電性檢測，避免後續完成置晶及封裝步驟再進行電性檢測時，發現不良品導致工序材料浪費及成本提高等問題。再者，在該槽孔中可預先填充如絕緣膠或在封裝模壓步驟時填充封裝膠體的填充料，由於該槽孔的寬度大於切割道的寬度，這樣，在封裝完成後沿該基片單元之間切割時，切割路徑通過該槽孔填充料或封裝膠體，使切割斷面上不會外露導電線路，可避免溼氣侵入及靜電放電問題；甚至，當用雷射進行切割時，由於其切割路徑上大部分是填充料或封裝膠體，因此，可以避免現有雷射需燒灼不同材料及雷射燒融與切割面不平整等問題。圖1是現有成批次排列的基片示意圖；圖2A至圖2F是本發明的半導體封裝件及其呈陣列排列的基片結構與製法實施例1的示意圖；圖2C』是本發明的半導體封裝件及其呈陣列排列的基片結構與製法在基片底面粘設貼片並填膠的示意圖；圖3A至圖3D是本發明的半導體封裝件及其製法實施例2的示意圖；圖4A至圖4C是本發明的半導體封裝件及其製法實施例3的示意圖；以及圖5是本發明的呈陣列排列的基片結構實施例4的示意圖。具體實施例方式實施例1圖2A至圖2F是本發明的半導體封裝件及其呈陣列排列的基片結構與製法實施例1的示意圖。該半導體封裝件可以是薄型球柵陣列(TFBGA)半導體封裝件。本發明的半導體封裝件的製法如圖2A所示，首先，提供一基片200，該基片片200包括多個呈陣列排列的基片單元20，該基片單元20之間設有電鍍總線24，且在該基片單元20中設有電性連接墊21，以及電性連接該電性連接墊21與電鍍總線24的導電線路23，通過該電鍍總線24及導電線路23，在該電性連接墊21上形成如鎳/金的電鍍金屬層(未標出)，其中該電性連接墊21供半導體晶片與基片電性連接。如圖2B所示，在各該基片單元20之間形成槽孔20a，且該槽孔20a切斷該導電線路23與電鍍總線24之間的連接關係；其中應注意的是該槽孔20a的寬度大於後續要沿各該基片單元20之間進行切割的切割道R(如虛線所示)的寬度，同時該電鍍總線24包括在該切割道R內。如圖2C所示，進行填膠及烘乾步驟，在該槽孔20a中填充如絕緣膠的填充料25，並在烘乾該填充料25後進行置晶步驟，在各該基片單元20上接置並電性連接半導體晶片26；其中該填充料25可以是環氧樹脂的高分子材料；該半導體晶片26可通過多個焊線27電性連接到該基片單元的電性連接墊21。另外，在工序中可預先在該基片底面粘設一貼片T(如圖2C』所示)，封閉該槽孔20a一側，利用一點膠器22將如絕緣膠的填充料25充布在該槽孔20a中，並在後續填充料烘乾步驟完成後再去掉該貼片T。如圖2D及圖2E所示，進行封裝模壓及切割步驟，在該基片200上形成覆蓋該半導體晶片26的封裝膠體28，再沿各該基片單元20之間進行切割，該切割路徑通過該槽孔20a內的填充料25。另外，可在該基片單元底面置設多個焊球29，形成多個封裝有半導體晶片26，且在基片單元20至少部分邊緣形成凹槽20b的半導體封裝件，同時在該凹槽20b中填充有填充料25，如圖2F所示，它是該半導體封裝件的俯視圖。通過上述製法，本發明也揭示一種呈陣列排列的基片結構，該呈陣列排列的基片結構包括多個呈陣列排列的基片單元20，且在該基片單元20中形成電性連接墊21；電鍍總線24呈柵格狀排列在各該基片單元20之間，且在各該基片單元20中形成連接該電性連接墊21及電鍍總線24的導電線路23；以及多個槽孔20a形成在各該基片單元20之間，且該槽孔20a切斷該導電線路23與電鍍總線24之間的連接關係。另外，該基片結構還包括填充至該槽孔20a中的填充料25，該填充料25可以是絕緣膠。本發明也揭示一種半導體封裝件，該半導體封裝件包括基片單元20，該基片單元20的至少部分邊緣形成有凹槽20b，且該凹槽20b中填充有填充料25；半導體晶片26，接置並電性連接到該基片單元20；以及封裝膠體28，形成於該基片單元20上，包覆該半導體晶片26。另外，該半導體封裝件還包括設在該基片單元20底面的焊球29。實施例2圖3A至圖3D是本發明的半導體封裝件及其製法實施例2的示意圖。如圖3A所示，提供一基片300，該基片300包括多個呈陣列排列的基片單元30，該基片單元30之間設有電鍍總線34，且在該基片單元30中設有電性連接墊31，以及電性連接該電性連接墊31與電鍍總線34的導電線路33，通過該電鍍總線34及導電線路33在該電性連接墊31上形成電鍍金屬層(未標出)。如圖3B所示，在各該基片單元30之間形成槽孔30a，且該槽孔30a切斷該導電線路33與電鍍總線34之間的連接關係。該槽孔20a的寬度大於後續要沿各該基片單元30之間進行切割的切割道R(如虛線所示)的寬度，同時該電鍍總線34包括在該切割道R內。如圖3C所示，進行置晶步驟及封裝模壓步驟，先在各該基片單元30上接置並電性連接半導體晶片36，再在該基片300上形成覆蓋該半導體晶片36的封裝膠體38，並使該封裝膠體38填充至該槽孔30a中。另外，在工序中可預先在該基片底面粘設一貼片T，封閉該槽孔30a一側，封裝膠體38充布在該槽孔30a中，並在封裝模壓步驟完成後再去掉該貼片T。如圖3D所示，進行切割步驟，沿各該基片單元30之間進行切割，且其切割路徑通過該槽孔30a。另外，可在該基片單元30底面置設多個焊球39，形成多個封裝有半導體晶片36，且在基片單元30的至少部分邊緣形成有凹槽30b的半導體封裝件，同時在該凹槽30b中填充有封裝膠體38。實施例3圖4A至圖4B是本發明的半導體封裝件及其製法實施例3的示意圖。本實施例與上述實施例大致相同，主要差異在於該半導體封裝件及其製法應用在存儲卡封裝件。如圖4A所示，提供一基片400，該基片400包括多個呈陣列排列的基片單元40，各該基片單元40用以建立MicroSD存儲卡封裝件，該基片單元40之間設有電鍍總線44，且在該基片單元40中設有電性連接墊41，以及電性連接該電性連接墊41與電鍍總線44的導電線路43，通過該電鍍總線44及導電線路43，在該電性連接墊41上形成電鍍金屬層(未標出)。如圖4B所示，在各該基片單元40之間形成槽孔40a，且該槽孔40a切斷該導電線路43與電鍍總線44之間的連接關係，其中該槽孔40a的形狀對應於MicroSD存儲卡封裝件的外觀形狀。如圖4C所示，進行置晶、封裝模壓及切割步驟，在各該基片單元40上接置並電性連接半導體晶片46，並形成覆蓋該半導體晶片46及填充至該槽孔40a的封裝膠體，其後，可進行切割步驟，沿各基片單元之間進行切割，其切割路徑通過該槽孔40a，形成多個半導體封裝件，其中該切割步驟可以雷射方式進行，切割形成所需的MicroSD存儲卡封裝件外觀形狀。另外，在本實施例中，該基片單元之間的槽孔也可先填充如絕緣膠的填充料，在切割步驟後，該封裝件的至少部分邊緣形成有凹槽40b，且在該凹槽40b內填充如絕緣膠的填充料45。實施例4圖5是本發明的呈陣列排列的基片結構實施例4的示意圖。本實施例與上述實施例大致相同，主要差異在於在其基片上對應各該呈陣列排列的基片單元中，為能實施後續電性連接半導體晶片與電性連接墊51的不粘檢測(non-sticking)功能，將可連接到電鍍總線54的導電線路中的接地導線(Groundtrace)52未設計在槽孔50a內，避免該接地導線52在形成槽孔50a過程中被切斷，使後續的電性檢測順利進行因此，本發明的半導體封裝件及其呈陣列排列的基片結構與製法，在具有多個呈陣列排列的基片單元基片上，利用電鍍總線及導電線路，在電性連接墊上形成如鎳/金的電鍍金屬層後，再在基片單元之間設置槽孔，該槽孔切斷該電鍍總線與導電線路的連接關係，使各該基片單元之間相互電性獨立，可預先進行各基片單元的電性檢測，避免後續完成置晶及封裝步驟再進行電性檢測時，發現不良品導致工序材料浪費及成本提高等問題。再者，在該槽孔中可預先填充如絕緣膠或在封裝模壓步驟時填充封裝膠體的填充料，由於該槽孔的寬度大於切割道的寬度，這樣，在封裝完成後沿該基片單元之間切割時，切割路徑通過該槽孔填充料或封裝膠體，使切割斷面上不致外露導電線路，可避免溼氣侵入及靜電放電問題；甚至，當用雷射進行切割時，由於其切割路徑上大部分是填充料或封裝膠體，因此，可以避免現有雷射需要燒灼不同材料及雷射燒融與切割面不平整等問題。權利要求1.一種半導體封裝件的製法，其特徵在於，該半導體封裝件的製法包括提供一基片，該基片包括多個呈陣列排列的基片單元，該基片單元間設有電鍍總線，且在該基片單元中設有電性連接墊，以及電性連接該電性連接墊與電鍍總線的導電線路，通過該電鍍總線及導電線路在該電性連接墊上形成電鍍金屬層；在各該基片單元間形成槽孔，且該槽孔切斷該導電線路與電鍍總線間的連接關係；進行填膠及烘乾步驟，在該槽孔中填充絕緣膠並烘乾該絕緣膠；進行置晶步驟，在各該基片單元上接置並電性連接半導體晶片；進行封裝模壓步驟，在該基片上形成覆蓋該半導體晶片的封裝膠體；以及進行切割步驟，沿各該基片單元間進行切割，其切割路徑通過該槽孔，形成多個半導體封裝件。2.如權利要求1所述的半導體封裝件的製法，其特徵在於，該基片底部可粘設一貼片，封蓋該槽孔一側，在絕緣膠烘乾步驟完成後去掉該貼片。3.如權利要求1所述的半導體封裝件的製法，其特徵在於，該槽孔寬度大於切割道的寬度，且該電鍍總線包括在該切割道內。4.如權利要求1所述的半導體封裝件的製法，其特徵在於，該導電線路不露出該半導體封裝件。5.如權利要求1所述的半導體封裝件的製法，其特徵在於，該導電線路還包括接地導線，且該槽孔未切斷該接地導線與電鍍總線的連接關係。6.如權利要求1所述的半導體封裝件的製法，其特徵在於，該絕緣膠為環氧樹脂。7.一種半導體封裝件的製法，其特徵在於，該半導體封裝件的製法包括提供一基片，該基片包括多個呈陣列排列的基片單元，該基片單元間設有電鍍總線，且在該基片單元中設有電性連接墊，以及電性連接該電性連接墊與電鍍總線的導電線路，通過該電鍍總線及導電線路在該電性連接墊上形成電鍍金屬層；在各該基片單元間形成槽孔，且該槽孔切斷該導電線路與電鍍總線間的連接關係；進行置晶步驟，在各該基片單元上接置並電性連接半導體晶片；進行封裝模壓步驟，在該基片上形成覆蓋該半導體晶片的封裝膠體，並使該封裝膠體填充至該槽孔中；以及進行切割步驟，沿各該基片單元間進行切割，其切割路徑通過該槽孔，形成多個半導體封裝件。8.如權利要求7所述的半導體封裝件的製法，其特徵在於，該基片底部可粘設一貼片，封蓋該槽孔一側，在封裝模壓步驟完成再去掉該貼片。9.如權利要求7所述的半導體封裝件的製法，其特徵在於，該槽孔寬度大於切割道的寬度，且該電鍍總線包括在該切割道內。10.如權利要求7所述的半導體封裝件的製法，其特徵在於，該基片單元底面置設多個焊球，供半導體晶片電性連接到外部裝置。11.如權利要求7所述的半導體封裝件的製法，其特徵在於，該導電線路不露出該半導體封裝件。12.如權利要求7所述的半導體封裝件的製法，其特徵在於，該導電線路還包括接地導線，且該槽孔未切斷該接地導線與電鍍總線的連接關係。13.一種呈陣列排列的基片結構，其特徵在於，該呈陣列排列的基片結構包括多個呈陣列排列的基片單元，且在該基片單元中形成電性連接墊；電鍍總線，根據該呈陣列排列的基片單元，以柵格狀排列在各該基片單元間，且在各該基片單元中形成連接該電性連接墊及電鍍總線的導電線路；以及多個槽孔，形成於各該基片單元間，且該槽孔切斷該導電線路與電鍍總線間的連接關係。14.如權利要求13所述的呈陣列排列的基片結構，其特徵在於，該呈陣列排列的基片結構還包括填充至該槽孔中的填充料。15.如權利要求14所述的呈陣列排列的基片結構，其特徵在於，該填充料為封裝膠體或絕緣膠。16.如權利要求15所述的呈陣列排列的基片結構，其特徵在於，該絕緣膠為環氧樹脂。17.如權利要求13所述的呈陣列排列的基片結構，其特徵在於，該槽孔寬度大於後續要沿各該基片單元間進行切割的切割道寬度，且該電鍍總線包括在該切割道內。18.如權利要求13所述的呈陣列排列的基片結構，其特徵在於，該導電線路還包括接地導線，且該槽孔未切斷該接地導線與電鍍總線的連接關係。19.一種半導體封裝件，其特徵在於，該半導體封裝件包括基片單元，該基片單元至少有部分邊緣形成凹槽，且該凹槽中填充有填充料；半導體晶片，接置並電性連接到該基片單元；以及封裝膠體，形成於該基片單元上，包覆該半導體晶片。20.如權利要求19所述的半導體封裝件，其特徵在於，該基片單元中形成有電性連接墊，以及與該電性連接墊電性連接的導電線路。21.如權利要求20所述的半導體封裝件，其特徵在於，該導電線路不露出該半導體封裝件。22.如權利要求20所述的半導體封裝件，其特徵在於，該導電線路包括接地導線，且該接地導線未連接到該凹槽。23.如權利要求19所述的半導體封裝件，其特徵在於，該半導體封裝件還包括設在該基片單元底面的焊球。24.如權利要求19所述的半導體封裝件，其特徵在於，該填充料為封裝膠體或絕緣膠。25.如權利要求24所述的半導體封裝件，其特徵在於，該絕緣膠為環氧樹脂。全文摘要本發明公開一種半導體封裝件及其呈陣列排列的基片結構與製法，該半導體封裝件包括基片單元，該基片單元至少有部分邊緣形成凹槽，且該凹槽中填充有填充料；半導體晶片，接置並電性連接到該基片單元；以及封裝膠體，形成於該基片單元上，包覆該半導體晶片。本發明的半導體封裝件及其呈陣列排列的基片結構與製法在封裝完成後沿基片單元間切割時，使切割路徑通過該槽孔填充料或封裝膠體，可預先進行各基片單元的電性檢測，避免後續完成置晶及封裝步驟再進行電性檢測時，發現不良品導致工序材料浪費及成本提高等問題，同時切割面平整，切割斷面上不會外露導電線路，避免在切割面上露出導電線路造成靜電破壞、溼氣侵入等問題。文檔編號H01L23/48GK101064261SQ20061015382公開日2007年10月31日申請日期2006年9月13日優先權日2006年4月25日發明者黃建屏,陳建志,蔡育傑申請人:矽品精密工業股份有限公司