一種用於永磁同步驅動器的高效功率因數電源電路的製作方法
2023-05-16 20:04:16
專利名稱：一種用於永磁同步驅動器的高效功率因數電源電路的製作方法
技術領域：
本發明涉及節能技術領域，具體涉及一種用於永磁同步驅動器的高功率因數電源電路。
背景技術：
隨著工業自動化技術的發展，電機驅動器應用越來越廣，由於其具有優良的調速性能和明顯節能效果，因此受到越來越廣的運用。現有的永磁同步驅動器的電源電路採用整流橋和濾波電路組合方式，這種方式價格低，但是對電網汙染非常嚴重，功率因數很低一般在0. 6左右。由於整流器與電容濾波電路是一種非線性元件與儲能元件的組合，雖然輸入的是正弦交流電壓，但是輸入的電流波形卻是非連續帶有高次諧波的波形，所以影響了輸入端的功率因數。提高功率因數最簡單的方法是採用無源校正，在整流輸出接電感電容濾波器，這種方法可使功率因數達到0. 85左右，但它只能對一定諧波進行抑制存在一定的局限性，它的體積和價格限制了在驅動器中的應用。
發明內容
有鑑於此，本發明提供了一種用於永磁同步驅動器的高效功率因數電源電路，包括電壓轉換模塊和功率因數校正模塊；電壓轉換模塊用於將接收的交流電壓轉換成直流電壓；功率因數校正模塊用於提高電源電路的功率因數，包括2個電容分別為C3、C6 ；2 個濾波電容，分別為C4、C5 ；8個電阻，分別為R1、R5、R8、R9、R10、Rll、R12、R13、R14 ；2個電感，分別為Li、L2 ;4個二極體，分別為V6、V10、VII、V12，2個場效應管，分別為Ql、Q2 ；電壓轉換模塊正輸出端與C3的一端以及Rl的一端分別相連，Rl的另一通過Ll 分別與VlO的正極、V6的負極、L2的一端、Vll的負極、V12的負極、Ql的漏極以及Q2的漏極分別相連，Vll的正極、V12的正極、Ql的源極以及Q2的源極接地；Q2的柵極通過RlO與 Rll與Ql的柵極、R8的一端以及R9的一端分別相連，Ql的柵極通過R5接地，R8的另一端與R9的另一端分別與V6的正極相連；L2的另一端與V8的負極相連，V8的正極通過R12與 Q2的柵極相連，通過電阻R13以及R14接地；VlO的負極分別與C4的正極、C5的正極以及 C6的一端相連，C4的負極、C5的負極以及C6的一端分別接地；RlO與Rll之間輸入PWM脈衝寬度調製方波信號，C6的兩端分別輸出。有益效果本發明通過控制場效應管Ql、Q2的開閉，實現對輸出電壓的控制，從而使輸入電流波形近似正弦波形，有效的提高了功率因數；根據輸出功率大小設計合適升壓電感，保證諧波降到最低。其次，本發明通過採用控制模塊控制繼電器，進而實現對電阻Rl的控制，防止電源上電瞬間電流過大將電壓轉換模塊(整流橋)燒壞。再次，本發明進一步包括零電壓關斷與零電流關斷模塊，零電壓關斷與零電流關斷模塊用於使Ql和Q2導通時電壓為零，使Ql和Q2關斷時電流為零，減小Ql和Q2的損
^^ ο
圖1為本發明用於永磁同步驅動器的高效功率因數電源電路的示意圖。圖2為本發明繼電器Kl以及繼電器控制模塊示意圖。圖3為本發明零電壓關斷與零電流關斷模塊示意圖。圖4為本發明控制模塊和直流電壓模塊示意圖。
具體實施例方式下面結合附圖並舉實施例，對本發明進行詳細描述。大部分變頻器電源採用整流橋和濾波電路組合方式，這種方式價格低，但是對電網汙染非常嚴重，功率因數很低一般在0.6左右。同時，由於整流器與電容濾波電路是一種非線性元件與儲能元件的組合，雖然輸入的是正弦交流電壓，但是輸入的電流波形卻是非連續帶有高次諧波的波形，所以影響了輸入端的功率因數。現有採用無源校校正提高功率因數是在整流輸出接電感電容濾波器，這種方法可使功率因數達到0. 85左右，但它只能對一定諧波進行抑制存在一定的局限性。本發明採用有源功率因數校正獲得，把升壓變換裝置加入在整流橋與濾波電容中間，控制由專用IC驅動，附加電路對輸入電流進行整形和對輸出電壓進行控制，使功率因數得到很好控制同時保證輸出電壓穩定不隨輸入電壓變化。功率因數(PF)是指交流輸入的有功功率(P)與輸入的視在功率的比值(S總功率)PF = P/S = Rcos Φ其中，R表示輸入電流失真係數，Cos Φ輸入電壓相位與輸入電流相位因數；可見功率因數與電流失真係數和輸入電壓輸入電流相位因數有關，Cos Φ低表示輸入端無功功率大，R值低表示輸入端電流諧波大。因此，實現提高功率因數校的目的首先需要控制電感電流波形，使它能跟蹤輸入電壓波形，從而得到高功率因數；其次，為輸出負載提供穩定的直流電壓。本發明用於永磁同步驅動器的高效功率因數電源電路，包括電壓轉換模塊和功率因數校正模塊；電壓轉換模塊用於將接收的交流電壓轉換成直流電壓；所述功率因數校正模塊用於提高電源電路的功率因數，包括2個電容分別為C3(400Vluf)、C6(105) ；2個濾波電容，分別為 C4 (560uf/450V)、C5 (560uf/450V) ；8 個電阻，分別為 Rl (NTC16D-20)、 R5 (2K)、R8(5. IK)、R9(12K)、RlO (15)、Rll (15)、R12(5. IK)、R13(12K)、R14(2K) ；2 個電感，分別為 Ll (1. 6mH)、L2 (80uH) ；3 個二極體，分別為 V6 (MURA160)、V8 (MURA160)、 V10(DSE160-06A)、V11(UF4007)、V12 (UF4007)，2 個場效應管，分別為 Ql (IXIQ44N50P)、 Q2(IXIQ44N50P)；電壓轉換模塊正輸出端與C3的一端以及Rl的一端分別相連，Rl的另一通過Ll 分別與VlO的正極、V6的負極、L2的一端、Vll的負極、V12的負極、Ql的漏極以及Q2的漏極分別相連，Vll的正極、V12的正極、Ql的源極以及Q2的源極接地；Q2的柵極通過RlO與 Rll與Ql的柵極、R8的一端以及R9的一端分別相連，Ql的柵極通過R5接地，R8的另一端與R9的另一端分別與V6的正極相連；L2的另一端與V8的正極相連，V8的負極通過R12與 Q2的柵極相連，通過電阻R13以及R14接地；VlO的負極分別與C4的正極、C5的正極以及 C6的一端相連，C4的負極、C5的負極以及C6的一端分別接地；RlO與Rll之間輸入PWM脈衝寬度調製方波信號，C6的兩端分別輸出。為了減小Rl發熱損耗能量，本發明進一步包括繼電器Kl以及繼電器控制模塊， 通過繼電器控制模塊控制繼電器的開閉，使Kl閉合時Rl被短路；所述Kl的兩開關端與Rl 並聯，Kl的兩控制端與繼電器控制模塊相連；所述繼電器控制模塊包括3個電阻，分別為 R2 (5. IK)、R3 (5. IK)、R4 (51)；三極體 Tl (8050)，二極體 Dl (1N4001)，發光二極體 LED ；其中 R3的一端與輸入脈衝信號相連，R3的另一端與Tl的基極相連，Tl的發射極接地，Tl的集電極通過R4與Dl的正端以及Kl的第一控制端分別相連，Kl的第二控制端與Dl的負極相連並通過LED以及R2接地。由於Ql、Q2不是理想的器件，在導通與截止時會產生開關損耗，在開通時開關管的電壓不是立即為零，有一定的下降時間同時它的電流也不是立即升到負載電流有一定的上升時間，在這個時間電流上升和電壓下降出現死區，因此產生開關損耗；關斷時電流不是立即為零同時它的電壓也不是立即升到額定電壓都有一定的死區時間。因此本發明進一步包括零電壓關斷與零電流關斷模塊，所述的零電壓關斷與零電流關斷模塊用於使Ql和 Q2導通時電壓為零，使Ql和Q2關斷時電流為零；包括6個二極體，分別為V2(MURS260)、 V3 (MURS260)、V4 (MURA160)、V5 (MURA160)、V8 (MURA160)、V9 (MURA160)，4 個電容，分別為 C7 (1KV/In)、C8 (1KV/In)、C9 (1KV/In)、ClO (1KV/In) ；2 個電感，分別為 L3 (100uH2A)和 L4(100uH2A)；其中，V6的負極與V2的正極以及ClO的一端分別相連，V2負極分別與C9的一端以及V4的正極相連，V4的負極通過L3分別與ClO的另一端以及V5的正極相連，V5的負極與C9的兩一端相連並進一步與VlO的負極相連；V8的負極與V3的正極以及C7的一端分別相連，V3負極分別與C8的一端以及V7的正極相連，V7的負極通過L4分別與C7的另一端以及V9的正極相連，V9的負極與C8的兩一端相連並進一步與VlO的負極相連。為了使本發明的功率校正模塊輸出的直流電壓可以根據負載的需要進行調整， 本發明進一步包括4個電阻和控制模塊，所述4個電阻分別為R6(5W0. 06)、R7 (5W0. 06)、 R15、R16，其中R15、R16的阻值可以根據負載的需要進行調整；所述控制模塊一方面用於根據負載的需要實現對功率因數校正模塊輸入直流電壓的控制，另一方面提供所述PWM脈衝寬度調製方波信號；包括晶片P (肌83548唚，9個電容，分別為(11(1吐)、(12(470 0、 C13 (2200pf)、C14 (4700pf)、C15 (0. Oluf)、C16 (0. 47uf)、C17 (0. Oluf)、C18 (47000pf)、 C19(0. Oluf) ； 19 個電阻，分另Ij R24(0. 5W620k)、R25 (0. 5W1. 3M)、R26(150K)、R27 (100K)、 R28(100K)、R29 (20K)、R30(2K)、R31(4. 7M)、R32 (2K)、R33(4.7Κ)、R34(780)、R35(IOK)、 R36 (100Κ)、R37 (15Κ)、R38 (120)、R39 (27)、R40 (15)；兩個二極體，分別為 V3 (ΙΝ5819)、 V4 (15V穩壓管)，兩個三極體，分別為Τ2 (2Ν5401)、Τ3 (2Ν5551)；R15、R16串聯接於C5的兩端，R7與R6並聯接於地線上；晶片U1，晶片Ul的I3KLMT腳通過RM與R7的一端相連，通過舊5接7. 5V直流電， 晶片Ul的CAOUT腳與C14的一端相連，C14的另一端通過R33和R31接12V直流電；晶片 Ul的ISEN腳通過R32接地，進一步通過R31接12V直流電；晶片Ul的MULTO腳通過R30接
6地；晶片Ul的LAC腳通過C15接地，通過RM接電壓轉換模塊的正輸出端，進一步通過似6 接7V直流電；晶片Ul的VAO腳與R28的一端以及C18的一端相連，並進一步連接在R15與 R16之間；晶片Ul的VRMS腳通過R27以及R25接電壓轉換模塊的正輸出端，晶片Ul的VRMS 腳與地之間並聯有R29以及C16，R25和R27之間與地之間並聯有C17 ；晶片Ul的REF腳通過R36接晶片P的SS腳，並進一步通過C19接地；晶片Ul的ENA腳接5V直流電壓；晶片P 的VSE腳與似8的另一端以及C18的另一端相連，並進一步連接在R15與R16之間；晶片Ul 的RSET腳通過R37接地；晶片Ul的SS腳進一步通過Cll接地；晶片Ul的CT腳通過C13 接地，並進一步通過R38以及C12接地；晶片Ul的VCC腳接12V直流電，晶片Ul的DRV腳與R39的一端以及D4的負極相連，D4的正極與T2的發射極相連，R39的另一端與T2的基極以及T3的基極分別相連，T3的集電極接12V直流電壓，T3的發射極分別與T2的集電極、D3的負極以及R40的一端相連，D3的正極以及R40的另一端相連並輸出PWM脈衝寬度調製方波信號。為了保證上述的各模塊的壽命，使其在電壓轉換模塊輸入電壓不穩定處於關閉不工作狀態，本發明的所述的控制模塊進一步包括直流電壓模塊，用於對電壓轉換模塊輸出的電壓進行判斷，當判定電壓轉換模塊輸出直流電壓在設定的閾值內時，為控制模塊中所述的晶片Ul的VCC腳提供12V的直流電壓。此電源適用於3KW以下驅動器，電機正常運轉2KW負載情況為例進行說明。為了防止電源上電瞬間電流過大將電壓轉換模塊(整流橋)燒壞，電源接通後繼電器控制模塊控制繼電器Kl延時3s後導通。3s後即Rl電阻短路時，當市電輸入交流電壓小於180V或大於250V時，直流電壓模塊採集電壓轉換模塊輸出的直流電壓進行對比，不產生12V的直流電輸入給晶片Ul的VCC腳，控制模塊不上電，因此在功率因數校正模塊中 RlO和Rll之間沒有PWM脈衝寬度調製方波信號，功率因數校正模塊不導通；當市電輸入交流電壓大於180V且小於250V時，直流電壓模塊為功率因數校正模塊提供12V電壓，使得功率因數校正模塊導通。具體實現過程K2吸合後控制電路UC38MBN的DRV腳輸出PWM驅動波形使Ql、Q2同時導通與關斷，當Ql、Q2同時導通時，升壓儲能電感Ll進行儲能，電感 Ll的電流持續增加，Q1、Q2同時導通，二極體VlO正極接地，二極體VlO反向截止，通過Ql、 Q2的電流為電感電流的一半，負載由輸出濾波電容C4、C5供電；當QU Q2截止時電感電流減小，電感Ll釋放的電能與輸入電壓一起經二極體VlO輸出，並同時向電容充電，這樣電感 Ll電流處於連續狀態，從而使輸入電流波形近似正弦波形，有效的提高了功率因數；同時， 根據輸出功率大小設計合適升壓電感，保證諧波降到最低。UC3854BN的VAO腳為電壓反饋輸入端、VRMS腳前饋電壓補償端、VSE腳為電壓放大器輸出控制端，當VAO腳反饋電壓與VRMS腳補償電壓輸入到晶片P時，晶片P的VSE腳輸出信號反饋到R15與R16之間，實現對輸出直流電壓的控制，使其滿足負載的需求。此系統根據負載需要輸出電壓設置為290V，通過閉環反饋穩定在^K)V，如需要改變電壓可設置反饋網絡電阻值(R15、R16)。限流保護是通過R6、R7電阻採樣到UC38MBN進行放大運算設置限流點，本系統限流點設置為輸出2. 5KW，當功率大於等於2. 5KW時PWM輸出關斷，功率恢復PWM自動打開；由於Q1、Q2不是理想的器件，在導通與截止時會產生開關損耗，在開通時開關管的電壓不是立即為零，有一定的下降時間同時它的電流也不是立即升到負載電流有一定的上升時
7間，在這個時間電流上升和電壓下降出現死區，因此產生開關損耗；關斷時電流不是立即為零同時它的電壓也不是立即升到額定電壓都有一定的死區時間。對此問題採用零電壓關斷與零電流關斷減小開關管開關損耗，電路中L2、V8、RlU R13配置為開關管均流電路，保證 Q1、Q2上的電流平均；當Q1、Q2導通時V2、V4、V5、V3、V7、V9 二極體截止並在電容作用下電壓立即關斷後開關管上電流迅速達到負載電流，在開關管關斷之前電感L3、L4上的電流要放到零保證器件安全，當Q1、Q2關斷時V2、V4、V5、V3、V7、V9 二極體導通並通過電容放電作用下電流立即降到零開關管上電壓迅速升高到直流輸出電壓，開關管在開通之前電容上的電壓要放光，保證器件安全。 綜上所述，以上僅為本發明的較佳實施例而已，並非用於限定本發明的保護範圍。 凡在本發明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發明的保護範圍之內。
權利要求
1.一種用於永磁同步驅動器的高效功率因數電源電路，其特徵在於，包括電壓轉換模塊和功率因數校正模塊；電壓轉換模塊用於將接收的交流電壓轉換成直流電壓；所述功率因數校正模塊用於提高電源電路的功率因數，包括2個電容分別為C3、C6 ；2 個濾波電容，分別為C4、C5 ；8個電阻，分別為R1、R5、R8、R9、R10、R11、R12、R13、R14 ；2個電感，分別為Ll、L2 ;4個二極體，分別為V6、VlO、Vl 1、V12，2個場效應管，分別為Ql、Q2 ；電壓轉換模塊正輸出端與C3的一端以及Rl的一端分別相連，Rl的另一通過Ll分別與VlO的正極、V6的負極、L2的一端、Vll的負極、V12的負極、Ql的漏極以及Q2的漏極分別相連， Vll的正極、V12的正極、Ql的源極以及Q2的源極接地；Q2的柵極通過RlO與Rll與Ql的柵極、R8的一端以及R9的一端分別相連，Ql的柵極通過R5接地，R8的另一端與R9的另一端分別與V6的正極相連；L2的另一端與V8的負極相連，V8的正極通過R12與Q2的柵極相連，通過電阻R13以及R14接地；VlO的負極分別與C4的正極、C5的正極以及C6的一端相連，C4的負極、C5的負極以及C6的一端分別接地；RlO與Rll之間輸入PWM脈衝寬度調製方波信號，C6的兩端分別輸出。
2.根據權利要求1所述一種用於永磁同步驅動器的高效功率因數電源電路，其特徵在於，進一步包括繼電器Kl以及繼電器控制模塊，通過繼電器控制模塊控制繼電器的開閉， 使Kl閉合時Rl被短路；所述Kl的兩開關端與Rl並聯，Kl的兩控制端與繼電器控制模塊相連；所述繼電器控制模塊包括3個電阻，分別為R2、R3、R4 ；三極體Tl，二極體D1，發光二極體LED ；其中R3的一端與輸入脈衝信號相連，R3的另一端與Tl的基極相連，Tl的發射極接地，Tl的集電極通過R4與Dl的正端以及Kl的第一控制端分別相連，Kl的第二控制端與 Dl的負極相連並通過LED以及R2接地。
3.根據權利要求1所述一種用於永磁同步驅動器的高效功率因數電源電路，其特徵在於，進一步包括零電壓關斷與零電流關斷模塊，所述的零電壓關斷與零電流關斷模塊用於使Ql和Q2導通時電壓為零，使Ql和Q2關斷時電流為零；包括6個二極體，分別為V2、V3、 V4、V5、V8、V9，4個電容，分別為C7、C8、C9、C10 ；2個電感，分別為L3和L4 ；其中，V6的負極與V2的正極以及ClO的一端分別相連，V2負極分別與C9的一端以及 V4的正極相連，V4的負極通過L3分別與ClO的另一端以及V5的正極相連，V5的負極與 C9的兩一端相連並進一步與VlO的負極相連；V8的負極與V3的正極以及C7的一端分別相連，V3負極分別與C8的一端以及V7的正極相連，V7的負極通過L4分別與C7的另一端以及V9的正極相連，V9的負極與C8的兩一端相連並進一步與VlO的負極相連。
4.根據權利要求1所述一種用於永磁同步驅動器的高效功率因數電源電路，其特徵在於，進一步包括4個電阻和控制模塊，所述4個電阻分別為R6、R7、R15、R16 ；所述控制模塊一方面用於根據負載的需要實現對功率因數校正模塊輸入直流電壓的控制，另一方面提供所述PWM脈衝寬度調製方波信號；包括晶片Ul (UC8354BN)，9個電容，分別為C19、C18、C17、 C16、C15、C14、C13、C12、Cll ；19 個電阻，分別 R24、R25、R26、R28、R27、R29、R30、R31、R32、 R33、R34、R35、R36、R37、R38、R39、R40 ；兩個二極體，分別為V3、V4，兩個三極體，分別為T2、 T3 ；R15、R16串聯接於C5的兩端，R7與R6並聯接於地線上；晶片Ul，晶片Ul的I3KLMT腳通過RiM與R7的一端相連，通過R35接7. 5V直流電，晶片Ul的CAOUT腳與C14的一端相連，C14的另一端通過R33和R31接12V直流電；晶片Ul的 ISEN腳通過R32接地，進一步通過R31接12V直流電；晶片Ul的MULTO腳通過R30接地；晶片Ul的LAC腳通過C15接地，通過RM接電壓轉換模塊的正輸出端，進一步通過似6接7V 直流電；晶片Ul的VAO腳與R28的一端以及C18的一端相連，並進一步連接在R15與R16 之間；晶片Ul的VRMS腳通過R27以及R25接電壓轉換模塊的正輸出端，晶片Ul的VRMS腳與地之間並聯有R29以及C16，R25和R27之間與地之間並聯有C17 ；晶片Ul的REF腳通過 R36接晶片Ul的SS腳，並進一步通過C19接地；晶片Ul的ENA腳接5V直流電壓；晶片Ul 的VSE腳與似8的另一端以及C18的另一端相連，並進一步連接在R15與R16之間；晶片Ul 的RSET腳通過R37接地；晶片Ul的SS腳進一步通過Cll接地；晶片Ul的CT腳通過C13 接地，並進一步通過R38以及C12接地；晶片Ul的VCC腳接12V直流電，晶片Ul的DRV腳與R39的一端以及D4的負極相連，D4的正極與T2的發射極相連，R39的另一端與T2的基極以及T3的基極分別相連，T3的集電極接12V直流電壓，T3的發射極分別與T2的集電極、 D3的負極以及R40的一端相連，D3的正極以及R40的另一端相連並輸出PWM脈衝寬度調製方波信號。
5.根據權利要求4所述一種用於永磁同步驅動器的高效功率因數電源電路，其特徵在於，進一步包括直流電壓模塊，用於對電壓轉換模塊輸出的電壓進行判斷，當判定電壓轉換模塊輸出直流電壓在設定的閾值內時，為控制模塊中所述的晶片Ul的VCC腳提供12V的直流電壓。
全文摘要
本發明公開了一種用於永磁同步驅動器的高效功率因數電源電路，包括電壓轉換模塊和功率因數校正模塊；電壓轉換模塊用於將接收的交流電壓轉換成直流電壓；所述功率因數校正模塊用於提高電源電路的功率因數。本發明採用有源功率因數校正獲得，把升壓變換裝置加入在整流橋與濾波電容中間，控制由專用IC驅動，附加電路對輸入電流進行整形和對輸出電壓進行控制，使功率因數得到很好控制同時保證輸出電壓穩定不隨輸入電壓變化。
文檔編號H02M1/14GK102158068SQ20111004404
公開日2011年8月17日 申請日期2011年2月23日 優先權日2011年2月23日
發明者李保民, 趙曉光 申請人:北京運通恆昌驅動技術有限公司