晶片外露的半導體器件及其生產方法

2023-05-16 09:53:46 2

專利名稱：晶片外露的半導體器件及其生產方法
技術領域：
本發明一般涉及一種半導體器件，更確切的說，本發明涉及一種晶片外露的無引腳半導體器件及其生產方法。
背景技術：
電子產品主要採用表面組裝技術(SMT)來組裝電子元器件，組裝至印刷電路板 (PCB)上的半導體功率器件中，散熱和器件尺寸是兩個極其重要的性能參數，通常我們期望得到具高散熱性和較小尺寸、較薄厚度的半導體功率器件。另則，在傳統的半導體器件的塑封體內部，用於電性連接內部晶片與半導體器件的引腳之類的外部接觸端子的鍵合線(Bonding Wire)，易於帶來負面效應的離散電感，如何竭力避開該缺陷以改善功率器件的電氣性能是需解決的問題之一。專利號為US7154168的美國專利公開了一種倒裝晶片的半導體器件及其製造方法，該半導體器件具有在塑封體上預留的一個或多個窗口，並據此敞開的窗口而外露出晶片背部，該半導體器件還包含多個排列於半導體器件塑封體兩側的引腳。同時，專利號為 US7256479的美國專利公開了一種利用倒裝晶片的封裝方式通過焊球將晶片焊接至引線框架的製造方法，該半導體器件的晶片的一面設置的一層導電層暴露於塑封體的外部，該半導體器件亦包含多個排列於半導體器件塑封體兩側的引腳。然，上述已公開的專利的技術方案在解決半導體器件的整體性散熱問題上取得的效果並不理想，尤其是封裝體內晶片的散熱途徑更有待改善，其延伸出塑封體的引腳難以實質性的減小半導體器件尺寸，且生產該器件的製作工藝過程複雜、於實際應用中的代價成本過高。

發明內容
鑑於此，為了解決上述局限和難題，本發明的就在於提出了一種基於縮小封裝體尺寸需求的無引腳半導體器件，將構成晶片漏極電極的背面金屬層直接暴露於用於塑封晶片的塑封體的外部的，其背面金屬層作為焊盤直接用於組裝焊接至印刷電路板(PCB)的散熱焊盤上，同時還作為晶片的導熱途徑。為了獲得上述無引腳半導體器件，本發明所提供的一種晶片外露的半導體器件的生產方法，包括以下步驟於一包含多顆晶片的晶圓的正面進行電鍍形成晶片上的電鍍區；於所述晶圓背面進行研磨用於減薄晶圓的厚度；在減薄後的晶圓的背面沉積一層金屬層；於所述電鍍區表面塗覆一層導電材料；在所述金屬層表面粘貼一層切割膜；切割所述晶圓及金屬層用於將晶片從晶圓上分離並形成位於晶片背面的背面金
屬層；提供一種引線框架，利用所述導電材料將所述晶片粘貼至與之相應的引線框架的正面的基島區；粘 合一層膠帶至引線框架的正面；從引線框架的背面注入塑封料；移除膠帶；切割引線框架和塑封料以形成多顆以塑封體塑封包覆所述晶片的半導體器件。上述的方法，任意一晶片在晶圓的正面設有一層構成晶片柵極電極的第一柵極金屬層和一層構成晶片源極電極的第一源極金屬層，電鍍區包含電鍍於第一柵極金屬層表面的一層第二柵極金屬層和電鍍於第一源極金屬層表面的一層第二源極金屬層。上述的方法，所述晶片的背面金屬層構成晶片的漏極電極。上述的方法，所述的基島區包括位於同一平面的一個第一金屬接觸片和數個第二金屬接觸片。上述的方法，將所述晶片粘貼至引線框架的基島區是以倒裝晶片的生產工藝方式實現的。上述的方法，通過塗覆於第二柵極金屬層表面的導電材料將第二柵極金屬層與第一金屬接觸片黏接；以及通過塗覆於第二源極金屬層表面的導電材料將第二源極金屬層與數個第二金屬接觸片黏接。上述的方法，第一金屬接觸片通過一柵極焊盤延伸結構連接至一柵極焊盤；數個第二金屬接觸片通過一源極焊盤延伸結構連接至一源極焊盤。上述的方法，完成晶片粘貼後，柵極焊盤的一底面、源極焊盤的一底面、背面金屬層的底面、引線框架的正面位於同一平面。上述的方法，粘合至引線框架的正面的一層膠帶接觸並覆蓋柵極焊盤的一底面、 源極焊盤的一底面、背面金屬層的底面、引線框架的正面。上述的方法，移除膠帶後從所述塑封料中外露出背面金屬層的底面、柵極焊盤的底面、源極焊盤的底面。上述的方法，引線框架通過多個連筋與基島區連接。上述的方法，連筋用於將柵極焊盤延伸結構、源極焊盤延伸結構連接至引線框架上。上述的方法，塑封料還用於塑封包覆柵極焊盤、柵極焊盤延伸結構、第一金屬接觸片、源極焊盤、源極焊盤延伸結構、第二金屬接觸片、背面金屬層及導電材料。上述的方法，切割引線框架和塑封料還用於在所述塑封體的一側壁外露出柵極焊盤的一側面、源極焊盤的一側面。上述的方法，在晶圓背面沉積的一層金屬層為鈦鎳銀合金。基於上述方法，本發明的一種晶片外露的半導體器件，包括一晶片，於晶片正面設置有一層第一柵極金屬層及一層第一源極金屬層，於晶片背面設置有一層背面金屬層；以及電鍍於第一柵極金屬層表面的一層第二柵極金屬層和電鍍於第一源極金屬層表面的一層第二源極金屬層；—柵極焊盤及與柵極焊盤連接的一柵極焊盤延伸結構，柵極焊盤延伸結構設有一延伸至靠近第二柵極金屬層的第一金屬接觸片，通過在第二柵極金屬層上塗覆導電材料將第二柵極金屬層與第一金屬接觸片黏接；一源極焊盤及與源極焊盤連接的一源極焊盤延伸結構，源極焊盤延伸結構設有延伸至靠近第二源極金屬層的數個第二金屬接觸片，通過在第二源極金屬層上塗覆導電材料將第二源極金屬層與第二金屬接觸片黏接；用於塑封包覆晶片、第一柵極金屬層、第一源極金屬層、第二柵極金屬層、第二源極金屬層及背面金屬層的塑封體，其中，背面金屬層的底面外露於塑封體的底面。上述的晶片外露的半導體器件，第一柵極金屬層構成所述晶片的柵極電極，第一源極金屬層構成所述晶片的源極電極，背面金屬層構成所述晶片的漏極電極。上述的晶片外露的半導體器件，塑封體還用於塑封包覆柵極焊盤、柵極焊盤延伸結構、第一金屬接觸片、源極焊盤、源極焊盤延伸結構、第二金屬接觸片及導電材料。上述的晶片外露的半導體器件，柵極焊盤的底面、源極焊盤的底面均外露於所述塑封體的底面；以及柵極焊盤的一側面、源極焊盤的一側面均外露於所述塑封體的一側壁。上述的晶片外露的半導體器件，柵極焊盤延伸結構垂直於柵極焊盤，源極焊盤延伸結構垂直於源極焊盤。上述的晶片外露的半導體器件，第一金屬接觸片和數個第二金屬接觸片位於同一平面。上述的晶片外露的半導體器件，第二柵極金屬層、第二源極金屬層、背面金屬層均為鈦鎳銀合金。本領域的技術人員閱讀以下較佳實施例的詳細說明，並參照附圖之後，本發明的這些和其他方面的優勢無疑將顯而易見。


參考所附附圖，以更加充分的描述本發明的實施例。然而，所附附圖僅用於說明和闡述，並不構成對本發明範圍的限制。圖1是半導體器件的頂面結構俯視示意圖。圖2是半導體器件的底面結構俯視示意圖。圖3是半導體器件的透視結構示意圖。圖4是半導體器件中晶片及第一柵極金屬層表面的第二柵極金屬層、第一源極金屬層表面的第二源極金屬層的結構示意圖。圖5是半導體器件中柵極焊盤、柵極焊盤延伸結構、第一金屬接觸片和源極焊盤、 源極焊盤延伸結構、數個第二金屬接觸片的結構示意圖。圖6是半導體器件中晶片粘貼至第一金屬接觸片和源極焊盤、數個第二金屬接觸片上的結構示意圖。圖7是包含多個晶片的晶圓的正面結構俯視示意圖。圖8是位於晶圓上的晶片的正面結構俯視示意圖。圖9是晶圓的截面結構示意圖。圖10是對晶圓進行背部研磨的示意圖。
圖11是在晶圓背面沉積一層金屬層的示意圖。
圖12是於電鍍區表面塗覆一層導電材料的示意圖。圖13是在晶圓背面的金屬層表面粘貼一層切割膜的示意圖。圖14是切割晶圓的示意圖。圖15是切割晶圓得到的晶片的結構示意圖。圖16是本發明使用的引線框架的正面結構俯視示意圖。圖17是基島區與基島區周圍的引線框架連接的結構示意圖。圖18是基島區及連接引線框架的連筋的結構示意圖。圖19是晶片粘貼至基島區的結構示意圖。圖20是完成晶片粘貼的引線框架的正面結構俯視示意圖。圖21是粘合一層膠帶至引線框架的正面的流程示意圖。圖22是粘合一層膠帶至引線框架正面的結構俯視示意圖。圖23是粘合有一層膠帶的引線框架的截面結構示意圖。圖24是位於粘合有一層膠帶的引線框架中的晶片的截面結構示意圖。圖25是從引線框架的背面注入塑封料的示意圖。圖26是完成塑封料注入的引線框架的截面結構示意圖。圖27是移除膠帶的引線框架的截面結構示意圖。圖28是位於移除膠帶的引線框架中的晶片的截面結構示意圖。圖29是切割引線框架和塑封料所切割連筋的示意圖。圖30是切割引線框架和塑封料所得到的半導體器件的透視結構示意圖。圖31是切割引線框架和塑封料所得到的半導體器件的截面結構示意圖。
具體實施例方式根據本發明的權利要求和發明內容所公開的內容，本發明的技術方案具體如下所述參見圖1所示，半導體器件100為無引腳封裝(No-lead Package)結構，半導體器件100的密封材料為塑封體130，塑封體130包含頂面101、底面102和一側壁103，在側壁103上外露出半導體器件100的柵極焊盤121的一側面121'、源極焊盤122的一側面 122'。參見圖2所示，半導體器件100的底面102有外露出塑封體130的背面金屬層113、 柵極焊盤121的一底面121"及源極焊盤122的一底面122"，其中，背面金屬層113外露於塑封體130的一面為背面金屬層113的底面113'。參見圖3所示，半導體器件100包含的晶片110被塑封於塑封體130中，塑封體 130 一般源於固化的環氧塑封料(Epoxy Molding Compound)。參見圖4所示，晶片110的正面110'設置有一層第一柵極金屬層IlOa及一層第一源極金屬層110c，晶片110的背面110"設置有一層背面金屬層113，背面金屬層113包含底面113'；以及電鍍於第一柵極金屬層IlOa表面的一層第二柵極金屬層IlOb和電鍍於第一源極金屬層IlOc表面的一層第二源極金屬層110d。晶片110的柵極區、源極區(未示出)位於晶片110的正面110'，晶片110的漏極區(未示出)位於晶片110的背面110"，第一柵極金屬層IlOa與晶片110的柵極區(未示出)電接觸構成晶片110的柵極電極，第一源極金屬層IlOc與晶片110的源極區(未示出)電接觸構成晶片110的源極電極，背面金屬層113與晶片110的漏極區(未示出)電接觸構成晶片110的漏極電極。柵極電極和源極電極通常為鋁銅或鋁矽銅。第二柵極金屬層110b、第二源極金屬層110d、背面金屬層 113的優選材料為鈦鎳銀合金(Ti/Ni/Ag)。參見圖4所示，晶片110的第二柵極金屬層IlOb上塗覆有導電材料111、第二源極金屬層IlOd上多處塗覆有導電材料112，導電材料111、112的優選材料為導電銀漿 (Epoxy)或焊錫膏(Solder paste)。結合圖4所示的晶片110結構，圖3展示的半導體器件100的結構中，包含一柵極焊盤121及與柵極焊盤121連接的一柵極焊盤延伸結構121a， 柵極焊盤延伸結構121a設有一延伸至靠近晶片110的第二柵極金屬層IlOb (未示出)的第一金屬接觸片121b，通過在第二柵極金屬層IlOb上塗覆的導電材料111將第二柵極金屬層IlOb與第一金屬接觸片121b黏接；圖3展示的半導體器件100還包含源極焊盤122及與源極焊盤122連接的一源極焊盤延伸結構122a，源極焊盤延伸結構12 設有延伸至靠近晶片110的第二源極金屬層110d(未示出)的數個第二金屬接觸片122b，通過在第二源極金屬層1 IOd上塗覆的數處導電材料112將第二源極金屬層1 IOd與數個第二金屬接觸片 122b黏接。即是圖3中第一金屬接觸片121b通過圖4中的導電材料111與第二柵極金屬層IlOb黏接，圖3中數個第二金屬接觸片122b通過圖4中的數處導電材料112與第二源極金屬層IlOd黏接。參見圖5所示，在如圖3的半導體器件100中，第一金屬接觸片121b通過一柵極焊盤延伸結構121a連接至柵極焊盤121 ；數個第二金屬接觸片122b通過一源極焊盤延伸結構12 連接至源極焊盤122。柵極焊盤延伸結構121a垂直於柵極焊盤121，源極焊盤延伸結構12 垂直於源極焊盤122。第一金屬接觸片121b和數個第二金屬接觸片122b位於
同一平面。參見圖6所示，在如圖3的半導體器件100中，晶片110通過圖4中的導電材料 111、112以倒裝晶片(Flip Chip)的方式被粘貼至第一金屬接觸片121b、數個第二金屬接觸片122b上，使得背面金屬層113的底面113'與柵極焊盤121的一底面121"、源極焊盤 122的一底面122"位於同一平面。圖3、4中，塑封體130用於塑封包覆晶片110、第一柵極金屬層110a、第一源極金屬層110c、第二柵極金屬層110b、第二源極金屬層IlOd及背面金屬層113，塑封體130還用於塑封包覆柵極焊盤121、柵極焊盤延伸結構121a、第一金屬接觸片121b、源極焊盤122、源極焊盤延伸結構122a、第二金屬接觸片122b及導電材料111、112。圖2中，外露於塑封體 130的底面102的柵極焊盤121的底面121"用於形成晶片110的外部柵極接觸端子，外露於塑封體130的底面102的源極焊盤122的底面122"用於形成晶片110的外部源極接觸端子，外露於塑封體130的底面的背面金屬層113的底面113'用於形成晶片110的外部漏極接觸端子。通常，外部柵極接觸端子、外部源極接觸端子及外部漏極接觸端子作為電信號傳輸端子用於將半導體器件100連接至外部元器件，分別體現為半導體器件100的柵極 ((kite)、源極(Source)及漏極(Drain)。圖4中，晶片110的正面110'設置的一層第一柵極金屬層IlOa及一層第一源極金屬層IlOc通常為金屬鋁的合金，例如鋁銅或鋁矽銅，第一柵極金屬層IlOa與第一源極
8金屬層IlOc以鈍化層絕緣隔離。在傳統IC封裝領域，鋁材質的第一柵極金屬層IlOa與第一源極金屬層IlOc被用作鍵合區通過引線鍵合(Wire Bonding)電性連接至IC的引腳上，然則，鋁材質極度容易氧化，異於傳統技術，本發明極力避免易於氧化的第一柵極金屬層110a、第一源極金屬層IlOc直接黏接到第一金屬接觸片121b、第二金屬接觸片122b上， 以電鍍化學穩定性較好的鈦鎳銀合金(Ti/Ni/Ag)的第二柵極金屬層110b、第二源極金屬層IlOd於第一柵極金屬層110a、第一源極金屬層IlOc上。

圖2中，利用表面組裝技術(SMT)將半導體器件100組裝至印刷電路板(PCB)上， 暴露的背面金屬層113通過焊錫膏之類的焊接料焊接到PCB的散熱焊盤上，使得半導體器件100焊接到PCB上之後具有極佳的電和熱性能。半導體器件100不像傳統的半導體封裝 (如TSOP封裝)那樣在塑封體內部布置有鷗翼狀鍵合線(Bonding Wire)，其晶片100與背面金屬層113、柵極焊盤121、源極焊盤122之間的導電路徑短，自感係數以及封裝體內布線電阻很低，所以，它能提供卓越的電性能。此外，它還通過外露的背面金屬層113、柵極焊盤 121、源極焊盤122提供了出色的散熱性能，PCB的用於焊接背面金屬層113的散熱焊盤具有直接散熱的通道，用於釋放半導體器件100封裝內的熱量。通常，將背面金屬層113、柵極焊盤121、源極焊盤122直接焊接在PCB電路板上，PCB中的散熱過孔有助於將多餘的功耗擴散到銅接地板中，從而吸收多餘的熱量。無引腳封裝(No-lead Package)設計由於體積小、重量輕，這種封裝適合對尺寸、重量和性能都有要求的應用。本發明另外一方面在於提供一種基於上述技術特徵的晶片外露的半導體器件的生產方法，包括以下步驟於一包含多顆晶片的晶圓的正面進行電鍍形成晶片上的電鍍區；於所述晶圓背面進行研磨用於減薄晶圓的厚度；在減薄後的晶圓的背面沉積一層金屬層；於所述電鍍區表面塗覆一層導電材料；在所述金屬層表面粘貼一層切割膜；切割所述晶圓及金屬層用於將晶片從晶圓上分離並形成位於晶片背面的背面金
屬層；提供一種引線框架，利用所述導電材料將所述晶片粘貼至與之相應的引線框架的正面的基島區；粘合一層膠帶至引線框架的正面；從引線框架的背面注入塑封料；移除膠帶；切割引線框架和塑封料以形成多顆以塑封體塑封包覆所述晶片的半導體器件。具體而言，具體步驟見下述技術方案。參見圖7所示，晶圓(Wafer) 200包含多個鑄造在一起的晶片(Die)210，於晶圓 200的正面201進行電鍍(Plating)形成晶片210上的電鍍區。圖8展示了晶片210的正面結構，任意一晶片210在晶圓200的正面設有一層構成晶片210柵極電極的第一柵極金屬層(未示出)和一層構成晶片210源極電極的第一源極金屬層(未示出)，因此，於晶圓 200的正面201進行電鍍後，電鍍區包含電鍍於第一柵極金屬層表面的一層第二柵極金屬層211和電鍍於第一源極金屬層表面的一層第二源極金屬層212。圖8中未示出第一柵極金屬層被第二柵極金屬層211覆蓋住，未示出第一源極金屬層被第二源極金屬層212覆蓋住。參見圖9所示，晶圓200的截面結構示意圖，晶圓200包括正面201和背面202，於背面202進行研磨(Wafer Backside Grinding)用於減薄晶圓200的厚度，減薄後的晶圓 200見圖10所示。參見圖11所示，在減薄後的晶圓200的背面202'沉積一層電性能及化學穩定性強的鈦鎳合金或銀鎳合金的金屬層213。參見圖12所示，結合圖8示出的晶片210，於晶圓200正面201的晶片210上的電鍍區表面塗覆一層具粘合性能的導電銀漿(Epoxy)或焊錫膏(Solder paste)的導電材料，形成塗覆於任意一晶片210的第二柵極金屬層211表面的導電材料211'；以及塗覆於晶片210的第二源極金屬層212表面的多處導電材料212'。本發明可選擇性的在第二源極金屬層212表面預定的區域塗覆多個導電材料212'區域。參見圖13所示，在金屬層213表面粘貼一層切割膜214，切割膜214通常為藍膜 (Blue Tape)。參見圖14所示，進行晶圓切割(Wafer Saw)，從正面201切割晶圓200及切割膜214，圖中切口 215為預定的切割線，金屬層213同時被切割，切割膜214在縱向上部分被切割，用於將晶圓200分割成多顆圖15中帶有背面金屬層213'的晶片210，背面金屬層213'源自對金屬層213的切割。至此，多顆晶片210從晶圓200上分離，背面金屬層 213'構成晶片210的漏極電極。參見圖15所示，任意一顆帶有背面金屬層213'的晶片 210的正面20Γ即同於圖14中晶圓200正面201，晶片210的背面202〃即同於圖14中晶圓200背面202'，結合圖15、8所示的晶片210，圖15中，在正面201'上形成塗覆於晶片210的第二柵極金屬層211 (圖15未示出，需參考圖8)表面的導電材料211'以及塗覆於晶片210的第二源極金屬層212(圖15未示出，需參考圖8)表面的多個導電材料212' 區域。參見圖16所示，展示了引線框架(Leadframe) 300的正面301與未示出的背面 302，本發明的引線框架300包含多個晶片組裝區310。圖17中展出了晶片組裝區310與引線框架300連接的示意結構，晶片組裝區310的具體結構見於圖18，晶片組裝區310包含用於粘貼晶片的基島區O^ddle)，基島區由數個第二金屬接觸片312b與一個第一金屬接觸片311b組成，數個第二金屬接觸片312b與一個第一金屬接觸片311b位於同一平面。晶片組裝區310中，第一金屬接觸片311b通過一柵極焊盤延伸結構311a連接至一柵極焊盤311 上，數個第二金屬接觸片312b通過一源極焊盤延伸結構31 連接至一源極焊盤312上，在該結構中，採用柵極焊盤延伸結構311a垂直於柵極焊盤311、源極焊盤延伸結構31 垂直於源極焊盤312。結合圖17、18所示，源極焊盤延伸結構31 連接有一個連筋312c，通過連筋312c，數個第二金屬接觸片312b、源極焊盤312連接至引線框架300上；柵極焊盤延伸結構311a連接有一個連筋311c，通過連筋311c，第一金屬接觸片311b、柵極焊盤311連接至引線框架300上。本發明公開了一個較為簡潔的基島區與引線框架連接方式，事實上，上述第一金屬接觸片311b、柵極焊盤311及柵極焊盤延伸結構311a和數個第二金屬接觸片 312b、源極焊盤312及源極焊盤延伸結構31 連接到引線框架300還可以選擇其他的連筋設置方式，例如通過連接於柵極焊盤311、源極焊盤312上的其他的連筋將柵極焊盤311、源極焊盤312連接至引線框架300上。其中，柵極焊盤311的一底面311'、源極焊盤312的一底面312'、引線框架300的正面301位於同一平面。參見圖19所示，利用倒裝晶片(Flip Chip)的封裝工藝，進行晶片粘貼 (DieAttach)。依據圖15所示的晶片210正面201'上塗覆的導電材料211'、212'，將晶片210粘貼至與之相應的圖16中引線框架300的正面301的基島區，如圖15，由於晶片 210在正面201'上形成有位於第二柵極金屬層211(未示出)表面的導電材料211'以及位於第二源極金屬層212(未示出)表面的多個導電材料212'區 域，完成晶片粘貼之後，則第二柵極金屬層211剛好通過導電材料211'與圖18中第一金屬接觸片311b黏接，第二源極金屬層212剛好通過多個導電材料212'區域與圖18中數個第二金屬接觸片312b黏接，以至得到如圖19所示的在基島區(Paddle)完成晶片粘貼的結構示意圖，晶片210粘貼至基島區的第一金屬接觸片311b、數個第二金屬接觸片312b上之後，背面金屬層213'的底面213"與柵極焊盤311的一底面311'、源極焊盤312的一底面312'位於同一平面。參見圖20所示，引線框架300已經完成晶片粘貼，即是圖16中引線框架300的晶片組裝區310完成粘貼晶片210。此時，如圖21、22所示，粘合一層膠帶400至引線框架300 的正面301，得到如圖23所示的粘合有一層膠帶400至引線框架300的正面301的截面結構，與正面301相對的另一面為引線框架300的背面302。參見圖24所示，位於粘合有一層膠帶400的引線框架300中的晶片210的截面結構中，膠帶400接觸並覆蓋源極焊盤312的一底面312'、背面金屬層213'的底面213"及引線框架300的正面301，之前已提及柵極焊盤311的一底面311'、源極焊盤312的一底面312'、引線框架300的正面301位於同一平面，結合圖19，同樣，圖24中未示出的柵極焊盤311的一底面311'亦被膠帶400接觸並覆蓋住。參見圖25所示，從引線框架300的背面302注入塑封料進行塑封(Molding)。在塑封工藝中，引線框架300安置在塑封設備的模具(Mold Chase)的模腔(Cavity)中，模具包括上模具(Top Chase)和下模具(Bottom Chase)，膠帶400緊密貼合在下模具的上表面， 塑封料在引線框架300的背面302的一側進行塑封注入，塑封料一般為環氧塑封料(Epoxy MoldingCompound) 0完成塑封工藝後，如圖26所示，引線框架300的背面302及引線框架 300與晶片210、第二金屬接觸片312b、第一金屬接觸片311b、柵極焊盤延伸結構311a、柵極焊盤311、源極焊盤延伸結構312a、源極焊盤312、連筋312c、連筋312c等各部件之間的縫隙處均填充有塑封料500。在塑封過程中，與膠帶400接觸並被覆蓋住的源極焊盤312的底面312'、柵極焊盤311的底面311'、背面金屬層213'的底面213〃受到膠帶400的保護而不被塑封料觸及，以防止源極焊盤312的底面312'、柵極焊盤311的底面311'、背面金屬層213' 的底面213〃與下模具(Bottom Chase)的上表面之間有塑封料侵入(Invasion)而產生溢料(Bleeding)。如果源極焊盤312的底面312 『、柵極焊盤311的底面311 『、背面金屬層 213'的底面213"粘附有不必要塑封料，那麼在SMT工藝中，底面312'、底面311'、底面 213"難以黏合焊錫膏並導致它們無法保持正常的組裝至PCB電路板的焊盤上，而這不是我們所期望的。參見圖27所示，從引線框架300正面301移除膠帶400。至此，得到如圖28的位於移除膠帶400的引線框架300中的晶片210的截面結構，晶片210周圍的縫隙處已經填充有塑封料500，晶片210、第二金屬接觸片312b、第一金屬接觸片311b、柵極焊盤延伸結構311a、柵極焊盤311、源極焊盤延伸結構312a、源極焊盤312、連筋312c、連筋312c及其他各部件均被塑封料500密封保護，但是，由於膠帶400被移除，因此，與膠帶400接觸並被覆蓋住的源極焊盤312的一底面312'、柵極焊盤311的一底面311'、背面金屬層213'的底面 213"、引線框架300的正面301均予以外露。完成塑封后，對被塑封的引線框架300進行切割(Package Saw)，切割引線框架 300和塑封料500是同時進行的。參見圖四所示，切割線312d、311d是預先設計好的切割位置，連筋312c、連筋 312c在切割(Package Saw)工藝中被切割斷，實際上，切斷後的連筋312c、連筋312c或多或少的會部分被保留在源極焊盤延伸結構31 、柵極焊盤延伸結構311a上(為了簡潔和便於敘述起見，下文中不再示出)。晶片210連同第二金屬接觸片312b、第一金屬接觸片311b、 柵極焊盤延伸結構311a、柵極焊盤311、源極焊盤延伸結構312a、源極焊盤312及其他附著於晶片210上的各部件均被從引線框架300中切割分離出來，得到如圖30所示的半導體器件 600。參見圖30、31所示，圖30為半導體600的透視示意結構，圖31是半導體器件600 的截面結構，塑封體500'源於對塑封料500的切割。綜合圖8至31，半導體器件600包含 柵極焊盤311及與柵極焊盤311連接的柵極焊盤延伸結構311a，柵極焊盤延伸結構311a設有一延伸至靠近晶片210的第二柵極金屬層211的第一金屬接觸片311b，通過在第二柵極金屬層211上塗覆的導電材料211'將第二柵極金屬層211與第一金屬接觸片311b黏接； 源極焊盤312及與源極焊盤312連接的源極焊盤延伸結構31加，源極焊盤延伸結構31 設有延伸至靠近晶片210的第二源極金屬層212的數個第二金屬接觸片312b，通過在第二源極金屬層212上塗覆的多處導電材料212'將第二源極金屬層212與數個第二金屬接觸片 31 黏接。圖19中源極焊盤312的一底面312'、柵極焊盤311的一底面311 『、背面金屬層213'的底面213"均外露於圖30、31中半導體器件600的底面602。圖30、31中，與底面602相對的是半導體器件600的頂面601，相鄰頂面601、底面602的是導體器件600的一側壁603。參見圖30所示，在上述方法中，切割塑封料500和引線框架300得到塑封體500 『 的同時，源極焊盤312的一側面312"、柵極焊盤311的一側面311"暴露於半導體器件600 的側壁603。得到的半導體器件600，外露的柵極焊盤311的底面311'用於形成晶片210的外部柵極接觸端子，外露的源極焊盤312的底面312'用於形成晶片210的外部源極接觸端子，外露的背面金屬層213'的底面213"用於形成晶片210的外部漏極接觸端子。基於對半導體器件600的共面性(Coplanity)要求，背面金屬層213'的底面213"與柵極焊盤 311的一底面311'及源極焊盤312的一底面312'位於同一平面的，使得底面213「、底面 311'及底面312'粘附焊錫膏焊接至PCB電路板上後，可保障半導體器件600與PCB之間保持良好的導電性能、散熱性能，以具備穩定的可靠性。對於本領域的技術人員而言，閱讀上述說明後，各種變化和修正無疑將顯而易見。 基於本發明理念，本發明公開的半導體器件還存在較多的變形形式，例如，本發明是以單晶片為例說明，根據同樣的發明理念，本發明也可應用於雙晶片或多晶片器件；或者，將本發明應用於包含引腳的器件。這些變形形式毫無疑慮的被發明人看做是本發明的重要組成部分。 通過說明和附圖，給出了具體實施方式
的特定結構的典型實施例。儘管上述發明提出了現有的較佳實施例，然，這些內容並不作為局限。本領域的技術人員應掌握，本發明具有多種其他特殊形式，無需過多實驗，就能將本發明應用於這些實施例。因此，所附的權利要求書應看作是涵蓋本發明的真實意圖和範圍的全部變化和修正。在權利要求書範圍內任何和所有等價的範圍與內容，都應認為仍屬本發明的意圖和範圍內。
權利要求
1.一種晶片外露的半導體器件的生產方法，其特徵在於，包括以下步驟 於一包含多顆晶片的晶圓的正面進行電鍍形成晶片上的電鍍區；於所述晶圓背面進行研磨用於減薄晶圓的厚度； 在減薄後的晶圓的背面沉積一層金屬層； 於所述電鍍區表面塗覆一層導電材料； 在所述金屬層表面粘貼一層切割膜；切割所述晶圓及金屬層用於將晶片從晶圓上分離並形成位於晶片背面的背面金屬層；提供一種引線框架，利用所述導電材料將所述晶片粘貼至與之相應的引線框架的正面的基島區；粘合一層膠帶至引線框架的正面； 從引線框架的背面注入塑封料； 移除膠帶；切割引線框架和塑封料以形成多顆以塑封體塑封包覆所述晶片的半導體器件。
2.如權利要求1所述的方法，其特徵在於，任意一晶片在晶圓的正面設有一層構成晶片柵極電極的第一柵極金屬層和一層構成晶片源極電極的第一源極金屬層，電鍍區包含電鍍於第一柵極金屬層表面的一層第二柵極金屬層和電鍍於第一源極金屬層表面的一層第二源極金屬層。
3.如權利要求1所述的方法，其特徵在於，所述背面金屬層構成晶片的漏極電極。
4.如權利要求2所述的方法，其特徵在於，所述的基島區包括位於同一平面的一個第一金屬接觸片和數個第二金屬接觸片。
5.如權利要求4所述的方法，其特徵在於，將所述晶片粘貼至引線框架的基島區是以倒裝晶片的生產工藝方式實現的。
6.如權利要求5所述的方法，其特徵在於，通過塗覆於第二柵極金屬層表面的導電材料將第二柵極金屬層與第一金屬接觸片黏接；以及通過塗覆於第二源極金屬層表面的導電材料將第二源極金屬層與數個第二金屬接觸片黏接。
7.如權利要求5所述的方法，其特徵在於，第一金屬接觸片通過一柵極焊盤延伸結構連接至一柵極焊盤；數個第二金屬接觸片通過一源極焊盤延伸結構連接至一源極焊盤。
8.如權利要求7所述的方法，其特徵在於，完成晶片粘貼後，柵極焊盤的一底面、源極焊盤的一底面、背面金屬層的底面、引線框架的正面位於同一平面。
9.如權利要求8所述的方法，其特徵在於，粘合至引線框架的正面的一層膠帶接觸並覆蓋柵極焊盤的底面、源極焊盤的底面、背面金屬層的底面、引線框架的正面。
10.如權利要求9所述的方法，其特徵在於，移除膠帶後從所述塑封料中外露出背面金屬層的底面、柵極焊盤的底面、源極焊盤的底面。
11.如權利要求7所述的方法，其特徵在於，引線框架通過多個連筋與基島區連接。
12.如權利要求11所述的方法，其特徵在於，連筋用於將柵極焊盤延伸結構、源極焊盤延伸結構連接至引線框架上。
13.如權利要求7所述的方法，其特徵在於，塑封料還用於塑封包覆柵極焊盤、柵極焊盤延伸結構、第一金屬接觸片、源極焊盤、源極焊盤延伸結構、第二金屬接觸片、背面金屬層及導電材料。
14.如權利要求13所述的方法，其特徵在於，切割引線框架和塑封料還用於在所述塑封體的一側壁外露出柵極焊盤的一側面、源極焊盤的一側面。
15.如權利要求1所述的方法，其特徵在於，在晶圓背面沉積的一層金屬層為鈦鎳銀合^^ ο
16.一種晶片外露的半導體器件，其特徵在於，包括一晶片，於晶片正面設置有一層第一柵極金屬層及一層第一源極金屬層，於晶片背面設置有一層背面金屬層；以及電鍍於第一柵極金屬層表面的一層第二柵極金屬層和電鍍於第一源極金屬層表面的一層第二源極金屬層；一柵極焊盤及與柵極焊盤連接的一柵極焊盤延伸結構，柵極焊盤延伸結構設有一延伸至靠近第二柵極金屬層的第一金屬接觸片，通過在第二柵極金屬層上塗覆導電材料將第二柵極金屬層與第一金屬接觸片黏接；一源極焊盤及與源極焊盤連接的一源極焊盤延伸結構，源極焊盤延伸結構設有延伸至靠近第二源極金屬層的數個第二金屬接觸片，通過在第二源極金屬層上塗覆導電材料將第二源極金屬層與第二金屬接觸片黏接；用於塑封包覆晶片、第一柵極金屬層、第一源極金屬層、第二柵極金屬層、第二源極金屬層及背面金屬層的塑封體，其中，背面金屬層的底面外露於塑封體的底面。
17.如權利要求16所述的晶片外露的半導體器件，其特徵在於，第一柵極金屬層構成所述晶片的柵極電極，第一源極金屬層構成所述晶片的源極電極，背面金屬層構成所述晶片的漏極電極。
18.如權利要求16所述的晶片外露的半導體器件，其特徵在於，塑封體還用於塑封包覆柵極焊盤、柵極焊盤延伸結構、第一金屬接觸片、源極焊盤、源極焊盤延伸結構、第二金屬接觸片及導電材料。
19.如權利要求18所述的晶片外露的半導體器件，其特徵在於，柵極焊盤的底面、源極焊盤的底面均外露於所述塑封體的底面；以及柵極焊盤的一側面、源極焊盤的一側面均外露於所述塑封體的一側壁。
20.如權利要求16所述的晶片外露的半導體器件，其特徵在於，柵極焊盤延伸結構垂直於柵極焊盤，源極焊盤延伸結構垂直於源極焊盤。
21.如權利要求16所述的晶片外露的半導體器件，其特徵在於，第一金屬接觸片和數個第二金屬接觸片位於同一平面。
22.如權利要求16所述的晶片外露的半導體器件，其特徵在於，第二柵極金屬層、第二源極金屬層、背面金屬層均為鈦鎳銀合金。
全文摘要
本發明一般涉及一種半導體器件，更確切的說，本發明涉及一種晶片外露的無引腳半導體器件及其生產方法。本發明提出了一種基於縮小封裝體尺寸需求的無引腳半導體器件，將構成晶片漏極電極的背面金屬層直接暴露於用於塑封晶片的塑封體的外部的，其背面金屬層作為焊盤直接用於組裝焊接至印刷電路板(PCB)上，同時還作為晶片的導熱途徑。其晶片與背面金屬層、柵極焊盤、源極焊盤之間的導電路徑短，自感係數及封裝電阻低，能提供卓越的電性能和散熱性能。
文檔編號H01L23/488GK102403236SQ201010282218
公開日2012年4月4日 申請日期2010年9月7日 優先權日2010年9月7日
發明者薛彥迅, 龔玉平 申請人:萬國半導體(開曼)股份有限公司