基於mvb接口的模擬量輸出模塊及mvb設備的製作方法

2023-05-16 08:45:46 4

專利名稱：基於mvb接口的模擬量輸出模塊及mvb設備的製作方法
技術領域：
本發明涉及一種MVB總線技術，尤其涉及一種基於MVB接口的模擬量輸出模塊及MVB設備；屬於自動化技術領域。
背景技術：
隨著高速鐵路的迅速發展以及機車車輛的現代化發展趨勢，使得多功能車輛總線 (Multifunction Vehicle Bus ；以下簡稱MVB)逐漸成為新一代車輛的通信總線標準。MVB 是將位於同一車輛，或固定連接的不同車輛中的標準設備連接到列車通信網絡上的車輛總 線。MVB對總線的介質訪問採用集中控制、周期性分配的主_從方式，由總線上唯一的總線 管理器即主設備集中控制介質的存取。現有技術中在MVB上接收的模擬量信號通常經由中央處理單元(Central Processing Unit ；以下簡稱CPU)及MVB協議控制器處理後，將總線上的數位訊號轉換為 模擬量信號輸出至與MVB連接的設備。而採用CPU及MVB協議控制器的處理方式在列車通 信網絡現場存在較大幹擾時影響列車運行的可靠性及穩定性，並且帶有CPU的電路成本相 對較高。

發明內容
本發明要解決的技術問題是提供一種基於MVB接口的模擬量輸出模塊及MVB設 備，以解決列車通信網絡現場存在較大幹擾時，採用CPU及MVB協議控制器輸出模擬量影響 列車運行可靠性及穩定性的問題。本發明提供一種基於MVB接口的模擬量輸出模塊，包括處理單元、控制單元、通 信存儲單元和數模轉換單元；所述處理單元與所述控制單元連接；所述通信存儲單元分別與所述處理單元、所 述控制單元和所述數模轉換單元連接；所述處理單元對從MVB總線接收的數據幀進行解碼，並將主幀對應的解碼數據發 送至所述控制單元；所述控制單元根據所述主幀對應的解碼數據判斷出接收埠，並控制 所述處理單元將所述從幀對應的解碼數據從所述接收埠讀入所述通信存儲單元；所述控 制單元控制所述通信存儲單元在設定時間將存儲的解碼數據發送至所述數模轉換單元，所 述數模轉換單元將所述解碼數據轉換為模擬量輸出。進一步的，所述處理單元具體包括接口子單元、判斷子單元和解碼子單元；所述接口子單元與所述控制單元、通信存儲單元、判斷子單元和所述解碼子單元 連接；所述判斷子單元與所述解碼子單元連接；所述接口子單元從所述MVB總線接收數據幀；所述判斷子單元判斷接收的數據幀 幀頭是否正確，若正確則所述解碼子單元對所述幀頭後面的數據幀進行解碼；所述接口子 單元將主幀對應的解碼數據發送至所述控制單元；所述解碼子單元在所述控制單元的控制 下，將從幀對應的解碼數據經所述接收埠發送至所述通信存儲單元。
進一步的，所述控制單元具體包括接收子單元、比較子單元和控制子單元；所述接收子單元與所述處理單元和所述比較子單元連接；所述比較子單元與所述控制子單元連接；所述控制子單元與所述處理單元連接；所述接收子單元接收所述處理單元發送的主幀對應的解碼數據；比較子單元將所 述主幀對應的解碼數據與各埠屬性進行比較，得到接收埠 ；所述控制子單元將所述接 收埠置位，控制所述處理單元將從幀對應的解碼數據從所述接收埠讀入所述通信存儲 單元；控制子單元控制所述通信存儲單元在設定時間將存儲的解碼數據發送至所述數模轉 換單元。進一步的，所述控制單元還可以包括校驗子單元和臨時存儲單元；所述校驗子單元與所述控制單元和所述臨時存儲單元連接；所述臨時存儲單元與 所述控制單元和所述通信存儲單元連接；所述控制單元控制所述處理單元將從幀對應的解碼數據從所述接收埠讀入所 述臨時存儲單元，並控制所述校驗子單元每隔設定位長對解碼數據進行校驗，若解碼數據 無錯誤，則將所述臨時存儲單元中的解碼數據讀入所述通信存儲單元。進一步的，該基於MVB接口的模擬量輸出模塊還可以包括所述MVB地址配置單元與所述控制單元連接，為本設備配置在所述MVB總線上的 地址。進一步的，所述處理單元為曼徹斯特解碼器。本發明實施例還提供一種MVB設備，包括物理接口模塊和上述模擬量輸出模塊， 所述物理接口模塊分別與MVB總線和所述模擬量輸出模塊連接。進一步的，所述MVB設備中的所述模擬量輸出模塊可以為現場可編程門陣列 FPGA0本發明實施例提供的基於MVB接口的模擬量輸出模塊及MVB設備，在與MVB總線 連接的物理接口上設置模擬量輸出模塊，通過該模塊將從總線上接收到的數位訊號轉換為 模擬信號並輸出，在列車通信網絡現場存在較大幹擾情況下，提高了列車運行的可靠性及 穩定性，並降低了設備成本。


為了更清楚地說明本發明或現有技術中的技術方案，下面將對實施例或現有技術 描述中所需要使用的附圖作一簡單地介紹，顯而易見地，下面描述中的附圖是本發明的一 些實施例，對於本領域普通技術人員來講，在不付出創造性勞動性的前提下，還可以根據這 些附圖獲得其他的附圖。圖1為本發明一個基於MVB接口的模擬量輸出模塊實施例的結構示意圖；圖2為本發明又一個基於MVB接口的模擬量輸出模塊實施例的結構示意圖；圖3為本發明一個基於MVB接口的模擬量輸出模塊的接收邏輯狀態圖；圖4為本發明一個基於MVB接口的模擬量輸出模塊實施例的數模轉換電路圖；圖5為本發明一個MVB設備實施例的結構示意圖。
具體實施例方式為使本發明實施例的目的、技術方案和優點更加清楚，下面將結合本發明實施例 中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例是 本發明一部分實施例，而不是全部的實施例。基於本發明中的實施例，本領域普通技術人員 在沒有作出創造性勞動前提下所獲得的所有其他實施例，都屬於本發明保護的範圍。實施例一
圖1為本發明一個基於MVB接口的模擬量輸出模塊實施例的結構示意圖，如圖1 所示，該模塊包括處理單元11、控制單元12、通信存儲單元13和數模轉換單元14 ；其中，處理單元11與控制單元12連接；通信存儲單元13分別與處理單元11、控 制單元12和數模轉換單元14連接；處理單元11對從MVB總線接收的數據幀進行解碼，並將主幀對應的解碼數據發送 至控制單元12 ；控制單元12根據主幀對應的解碼數據判斷出接收埠，並控制處理單元11 將從幀對應的解碼數據從接收埠讀入通信存儲單元13 ；控制單元12控制通信存儲單元 13在設定時間將存儲的解碼數據發送至數模轉換單元14，數模轉換單元14將解碼數據轉 換為模擬量輸出。需要說明的是，MVB總線上連接的MVB設備按照性能可以分為0類 5類設備，其 中，0類設備不具有數據通信能力，主要包括中繼器和總線耦合器等；1類設備具有過程數 據傳輸性能和設備狀態響應性能；2類 5類設備除了具有1類設備的性能外，還有具有傳 遞消息數據的性能；此外，4類和5類設備還具有MVB總線管理能力。由於1類 5類設備具有傳輸過程數據的性能，而模擬量信號可以通過過程數據 進行傳輸，因此，本發明提供的基於MVB接口的模擬量輸出模塊可以是1類 5類設備中的 一個功能模塊，該功能模塊由外殼以及內部電路板組成，由電路板執行輸出模擬量信號的 操作。具體的，MVB總線上傳輸的信號為數位訊號，這些數位訊號以幀為基本單位進行傳 輸，幀可以分為主幀和從幀，主幀中包括MVB總線的指令信息，從幀中包括MVB總線發送的 具體數據信息。每一幀都具有幀頭和幀尾，每一幀除了幀頭和幀尾部分外，均為標準的曼徹 斯特碼。主幀和從幀的幀頭具有不同的編碼。處理單元11從MVB總線上接收到數位訊號， 即接收到數據幀後，對數據幀進行解碼，並將主幀對應的解碼數據發送至控制單元12，這些 解碼數據為控制單元12能夠識別的邏輯數據。主幀中包括的指令信息可以為指示本設備 接收數據的指令或指示本設備發送數據的指令，若指令信息為接收數據指令，則控制單元 12能夠根據主幀對應的解碼數據判斷出本設備對應的接收埠，並控制處理單元11將從 幀對應的解碼數據從接收埠讀入通信存儲單元13，控制單元12控制通信存儲單元13在 設定時間將存儲的解碼數據發送至數模轉換單元14。數模轉換單元14接收到解碼數據後， 將這些數位訊號轉換為模擬量進行輸出。如果主幀中包括的指令信息指示本設備發送數據，則控制單元12可以根據主幀對 應的解碼數據判斷出本設備對應的發送埠，並控制通信存儲單元13將其存儲的數據從發 送埠發送至處理單元11，處理單元11對接收到的數據進行編碼之後發送到MVB總線。本實施例提供的基於MVB接口的模擬量輸出模塊，在與MVB總線連接的物理接口 上設置模擬量輸出模塊，通過該模塊將從總線上接收到的數位訊號轉換為模擬信號並輸出，這種採用硬體電路的方式輸出模擬量，在列車通信網絡現場存在較大幹擾情況下，相交 軟體實現的方式更具可靠性及穩定性，並降低了設備成本。實施例二 圖2為本發明又一個基於MVB接口的模擬量輸出模塊實施例的結構示意圖，如圖 2所示，該模塊包括處理單元11、控制單元12、通信存儲單元13和數模轉換單元14 ；其中，處理單元11與控制單元12連接；通信存儲單元13分別與處理單元11、控 制單元12和數模轉換單元14連接；處理單元11對從MVB總線接收的數據幀進行解碼，並將主幀對應的解碼數據發送 至控制單元12 ；控制單元12根據主幀對應的解碼數據判斷出接收埠，並控制處理單元11 將從幀對應的解碼數據從接收埠讀入通信存儲單元13 ；控制單元12控制通信存儲單元 13在設定時間將存儲的解碼數據發送至數模轉換單元14，數模轉換單元14將解碼數據轉 換為模擬量輸出。進一步的，處理單元11具體包括接口子單元111、判斷子單元112和解碼子單元 113 ；接口子單元111與控制單元12、通信存儲單元13、判斷子單元112和解碼子單元 113連接；判斷子單元112與解碼子單元113連接；接口子單元111從MVB總線接收數據幀；判斷子單元112判斷接收的數據幀幀頭 是否正確，若正確則解碼子單元113對幀頭後面的數據幀進行解碼；接口子單元111將主幀 對應的解碼數據發送至控制單元12 ；解碼子單元113在控制單元12的控制下，將從幀對應 的解碼數據經接收埠發送至通信存儲單元13。進一步的，控制單元12具體包括接收子單元121、比較子單元122和控制子單元 123 ；接收子單元121與處理單元11和比較子單元122連接；比較子單元122與控制子 單元123連接；控制子單元123與處理單元11連接；接收子單元121接收處理單元11發送的主幀對應的解碼數據；比較子單元122將 主幀對應的解碼數據與本設備各埠屬性進行比較，得到接收埠 ；控制子單元123將接 收埠置位，控制處理單元11將從幀對應的解碼數據從接收埠讀入通信存儲單元13 ；控 制子單元123控制通信存儲單元13在設定時間將存儲的解碼數據發送至所述數模轉換單 元14。進一步的，該模擬量輸出模塊還包括校驗單元15和臨時存儲單元16 ；校驗單元15與控制單元12和臨時存儲單元16連接；臨時存儲單元16與控制單 元12和通信存儲單元13連接；控制單元12控制處理單元11將從幀對應的解碼數據讀入臨時存儲單元16，並控 制校驗單元15每隔設定位長對解碼數據進行校驗，若解碼數據無錯誤，則將臨時存儲單元 16中的解碼數據讀入通信存儲單元13。進一步的，該模擬量輸出模塊還可以包括MVB地址配置單元17，與控制單元12連接，為本設備配置在MVB總線上的地址。本發明提供的基於MVB接口的模擬量輸出模塊可以為1美 5類設備 中的一個功能模塊，該功能模塊所執行的操作可以編程到一片現場可編程門陣列(Field-Programmable Gate Array ；以下簡稱FPGA)晶片上，由FPGA晶片完成將MVB總線 上接收的數位訊號轉換成模擬量信號並輸出的工作，簡化了電路結構。參見圖3的接收MVB總線數據幀的邏輯狀態圖，MVB總線上傳輸的信號為數字信 號，這些數位訊號以幀為基本單位進行傳輸，數據幀分為主幀和從幀，每一幀都包括幀頭和 幀尾，除幀頭和幀尾外均為標準的曼徹斯特碼，因此，處理單元11可以為曼徹斯特解碼器。 其中，幀尾為0. 75BT-125nS的低電平。處理單元11監測MVB總線線路電平的下降沿作為 每一幀的開始，接口子單元111每接收到來自MVB總線的數據幀，判斷子單元112首先判斷 幀頭數據是否正確，若正確，則解碼子單元113對該幀頭後面的數據幀進行解碼，得到解碼 數據，並將主幀對應的解碼數據發送給控制單元12。主幀中包括MVB總線中主設備的指令 信息，若指令信息指示本設備接收數據，則控制單元12中的比較子單元122將解碼數據讀 出，並與預先設置的本設備的各埠屬性進行比較，若解碼數據與某一埠的屬性相同，則 說明MVB總線的主設備指示由本設備的該埠來接收數據，則控制子單元123將該埠的 「埠有效標誌」置位。埠有效置位後，控制子單元123控制解碼子單元113經由接口子 單元111將解碼數據從接收埠讀入通信存儲單元13。更進一步的控制子單元123首先 控制解碼子單元113將解碼數據寫到臨時存儲單元16內，每經過規定的位長，控制校驗單 元15讀入一個8位的循環冗餘碼校驗(Cyclical Redundancy Check ；以下簡稱CRC)對寫 到臨時存儲單元16內的數據進行校驗，若數據出現錯誤，則在對應的接收埠置位「信號 錯誤」標誌，臨時存儲單元16內的數據不存入通信存儲單元13內；如果全部輸入均無CRC 錯誤，則將臨時存儲單元16內存儲的解碼數據依次存入通信存儲單元13內。控制子單元 123控制通信存儲單元13在設定時間將存儲的解碼數據發送至數模轉換單元14，控制子單 元123可以每隔一定周期控制通信存儲單元13在設定時間將存儲的解碼數據發送至數模 轉換單元14。數模轉換單元14接收到解碼數據後，將這些數位訊號轉換為模擬量進行輸 出，參見圖4所示的數模轉換單元14對應的電路圖。若為指示本設備發送數據的信息，則比較子單元122將主幀對應的解碼數據與預 先設置的本設備的各埠屬性進行比較，若與某一埠的屬性相同，則說明MVB總線指示 該埠來發送數據。則控制子單元123將該埠的「埠有效標誌」置位。埠有效置位 後，控制子單元123控制通信存儲單元13，從該發送埠將存儲的數據讀入處理單元11。處 理單元11首先加上一個從幀幀頭，然後將通信存儲單元13存儲的數據按8位位寬依次讀 取，並將讀取的數據編成標準的曼徹斯特碼。數據讀取完畢後，處理單元11在數據末尾加 一個從幀幀尾。在數據讀取過程中，每經過設定位長後，控制子單元123控制校驗單元15 附加一個8位的CRC校驗碼，對處理單元11讀取的數據進行校驗。另外，本實施例提供的模擬量輸出模塊還具有MVB地址配置功能，以此來確定本 設備在MVB總線上的邏輯地址。MVB地址配置由MVB地址配置單元17來完成，MVB總線上 的設備地址和邏輯地址為12位二進位，MVB地址配置單元17和MVB總線上的設備地址以 及邏輯地址的對應關係為設備地址=MVB邏輯地址=編碼值* 16通過對本設備進行編碼，可以方便MVB總線上的主設備依據設備地址向總線上連 接的各MVB設備發送數據。本發明實施例提供的基於MVB接口的模擬量輸出模塊，在與MVB總線連接的物理接口上設置模擬量輸出模塊，該模塊將從總線接收到的數位訊號轉換成模擬信號後輸出， 這種採用硬體電路處理總線上數位訊號的方式，在列車通信網絡現場存在較大幹擾情況 下，相較軟膠實現方式具有較高的可靠性及穩定性。另外，該模擬量輸出模塊的全部操作可 以編程到一片FPGA晶片上，通過該FPGA晶片完成模擬量輸出的功能，簡化了電路結構，降 低了成本。實施例三圖5為本發明一個MVB設備實施例的結構示意圖，如圖5所示，該設備包括物理 接口模塊1和模擬量輸出模塊2 ；物理接口模塊1分別與MVB總線和模擬量輸出模塊2連 接。其中，模擬量輸出模塊2為前述實施例所提供的基於MVB接口的模擬量輸出模塊。該 模塊具體包括處理單元11、控制單元12、通信存儲單元13和數模轉換單元14 ；其中，處理單元11與控制單元12連接；通信存儲單元13分別與處理單元11、控 制單元12和數模轉換單元14連接；處理單元11對從MVB總線接收的數據幀進行解碼，並將主幀對應的解碼數據發送 至控制單元12 ；控制單元12根據主幀對應的解碼數據判斷出接收埠，並控制處理單元11 將從幀對應的解碼數據從接收埠讀入通信存儲單元13 ；控制單元12控制通信存儲單元 13在設定時間將存儲的解碼數據發送至數模轉換單元14，數模轉換單元14將解碼數據轉 換為模擬量輸出。模擬量輸出信號在MVB總線上是通過具有傳輸過程數據能力的1類設備或者是同 樣具有過程數據傳輸能力的2類 5類設備傳輸的，因此，本發明實施例提供的MVB設備可 以為1類設備，或2類 5類設備。而MVB中的模擬量輸出模塊2由外殼以及內部電路板 組成，電路板為執行具體操作的功能元件，該模擬量輸出模塊2的執行的操作可以編程到 一片FPGA硬體晶片上，由這片FPGA硬體晶片來完成模擬量輸出模塊2的功能，從而簡化了 電路結構。處理單元11從與MVB總線連接的物理接口模塊1上接收到數位訊號，即接收到數 據幀後，對數據幀進行解碼，並將主幀對應的解碼數據發送至控制單元12。主幀中為MVB總 線的指令信息，控制單元12能夠根據主幀對應的解碼數據判斷出本設備對應的接收埠。 控制單元12控制處理單元11將從幀對應的解碼數據從接收埠讀入通信存儲單元13，控 制單元12控制通信存儲單元13在設定時間將存儲的解碼數據發送至數模轉換單元14。數 模轉換單元14接收到解碼數據後，將這些數位訊號轉換為模擬量信號向MVB網絡中的其他 設備輸出。本實施例提供的MVB設備，在設備內部設置模擬量輸出模塊，通過該模塊將總線 上接收到的數位訊號轉換為模擬信號，這種採用硬體電路輸出模擬信號的方式，在列車通 信網絡現場存在較大幹擾情況下，相較軟體實現方式具有更高的可靠性及穩定性。另外，模 擬量輸出模塊的全部操作可以編程到一片FPGA晶片上，通過該FPGA晶片實現模擬量輸出 模塊的功能，簡化了電路結構，並降低了設備成本。最後應說明的是以上實施例僅用以說明本發明的技術方案，而非對其限制；儘管參照前述實施例對本發明進行了詳細的說明，本領域的普通技術人員應當理解其依然 可以對前述各實施例所記載的技術方案進行修改，或者對其中部分技術特徵進行等同替 換；而這些修改或者替換，並不使相應技術方案的本質脫離本發明各實施例技術方案的精神和範圍 。
權利要求
一種基於MVB接口的模擬量輸出模塊，其特徵在於，包括處理單元、控制單元、通信存儲單元和數模轉換單元；所述處理單元與所述控制單元連接；所述通信存儲單元分別與所述處理單元、所述控制單元和所述數模轉換單元連接；所述處理單元對從MVB總線接收的數據幀進行解碼，並將主幀對應的解碼數據發送至所述控制單元；所述控制單元根據所述主幀對應的解碼數據判斷出接收埠，並控制所述處理單元將所述從幀對應的解碼數據從所述接收埠讀入所述通信存儲單元；所述控制單元控制所述通信存儲單元在設定時間將存儲的解碼數據發送至所述數模轉換單元，所述數模轉換單元將所述解碼數據轉換為模擬量輸出。
2.根據權利要求1所述的基於MVB接口的模擬量輸出模塊，其特徵在於，所述處理單元 包括接口子單元、判斷子單元和解碼子單元；所述接口子單元與所述控制單元、通信存儲單元、判斷子單元和所述解碼子單元連接； 所述判斷子單元與所述解碼子單元連接；所述接口子單元從所述MVB總線接收數據幀；所述判斷子單元判斷接收的數據幀幀頭 是否正確，若正確則所述解碼子單元對所述幀頭後面的數據幀進行解碼；所述接口子單元 將主幀對應的解碼數據發送至所述控制單元；所述解碼子單元在所述控制單元的控制下， 將從幀對應的解碼數據經所述接收埠發送至所述通信存儲單元。
3.根據權利要求1或2所述的基於MVB接口的模擬量輸出模塊，其特徵在於，所述控制 單元包括接收子單元、比較子單元和控制子單元；所述接收子單元與所述處理單元和所述比較子單元連接；所述比較子單元與所述控制 子單元連接；所述控制子單元與所述處理單元連接；所述接收子單元接收所述處理單元發送的主幀對應的解碼數據；比較子單元將所述 主幀對應的解碼數據與各埠屬性進行比較，得到接收埠 ；所述控制子單元將所述接收 埠置位，控制所述處理單元將從幀對應的解碼數據從所述接收埠讀入所述通信存儲單 元；控制子單元控制所述通信存儲單元在設定時間將存儲的解碼數據發送至所述數模轉換 單元。
4.根據權利要求3所述的基於MVB接口的模擬量輸出模塊，其特徵在於，還包括校驗 單元和臨時存儲單元；所述校驗單元與所述控制單元和所述臨時存儲單元連接；所述臨時存儲單元與所述控 制單元和所述通信存儲單元連接；所述控制單元控制所述處理單元將從幀對應的解碼數據從所述接收埠讀入所述臨 時存儲單元，並控制所述校驗單元每隔設定位長對解碼數據進行校驗，若解碼數據無錯誤， 則將所述臨時存儲單元中的解碼數據讀入所述通信存儲單元。
5.根據權利要求4所述的基於MVB接口的模擬量輸出模塊，其特徵在於，還包括:MVB 地址配置單元；所述MVB地址配置單元與所述控制單元連接，為本設備配置在所述MVB總線上的地址。
6.根據權利要求5所述的基於MVB接口的模擬量輸出模塊，其特徵在於，所述處理單元 為曼徹斯特解碼器。
7.一種包括權利要求1 6任一項所述基於MVB接口的模擬量輸出模塊的MVB設備，其特徵在於，還包括物理接口模塊；所述物理接口模塊分別與MVB總線和所述模擬量輸出 模塊連接。
8.根據權利要求7所述的MVB設備，其特徵在於，所述模擬量輸出模塊為現場可編程門 陣列FPGA。
全文摘要
本發明提供一種基於MVB接口的模擬量輸出模塊及MVB設備。該模塊包括處理單元、控制單元、通信存儲單元和數模轉換單元；處理單元與控制單元連接；通信存儲單元分別與處理單元、控制單元和數模轉換單元連接；處理單元對從MVB總線接收的數據幀進行解碼，並將主幀對應的解碼數據發送至控制單元；控制單元根據主幀對應的解碼數據判斷出接收埠，並控制處理單元將從幀對應的解碼數據從接收埠讀入通信存儲單元；控制單元控制通信存儲單元在設定時間將存儲的解碼數據發送至數模轉換單元，數模轉換單元將解碼數據轉換為模擬量輸出。本發明在列車通信網絡現場存在較大幹擾情況下，能夠提高列車運行的可靠性及穩定性，並降低設備成本。
文檔編號H04L12/40GK101848062SQ201010176370
公開日2010年9月29日 申請日期2010年5月17日 優先權日2010年5月17日
發明者吳健, 王 鋒, 金曉宇, 閆寧 申請人:中國北車股份有限公司大連電力牽引研發中心