改善雜散效應的焊墊結構的製作方法
2023-05-16 14:53:56
專利名稱：改善雜散效應的焊墊結構的製作方法
技術領域：
本發明用以消除電路板各內層平面間不良的電性耦合，以提高布線的響應，其中利用蝕刻的技術，蝕去接地平面上相對於布線平面上的表面組件的位置，將可消除電路板的雜散電容效應，以增加電路板整體的電路品質。
背景技術：
因集成電路(IC)的技術愈來愈進步，所需要的導電接腳(pin)也愈多愈複雜，相對需要更多的布線(routing trace)，印刷電路板的設計也是愈來愈複雜與密集，故可節省電路板面積與設計的多層板因應而生。
傳統的印刷電路板的製作方式是由多種不同功能的各平面壓合而成，其中至少包含有電源平面、組件平面、信號平面、接地平面以及多個絕緣層，絕緣層同樣位於上述各平面之間。在印刷電路板結構中，至於集成電路組件則至少可以設置在組件平面上。當預燒板上所承載的集成電路組件數目增多時，每個集成電路組件可視為一等效的電阻組件，由於每通過一個集成電路(等效電阻)組件即會產生對應的電壓降，使得每個集成電路組件獲得不一致的電壓，因此又發展出一套布線平面(Routing Layer)的技術，由此，以增進印刷電路板功效上的完整性。
然而，以目前布線平面、電源平面以及接地平面之間的距離而言之，由於每平面之間的介電層(Dielectric Layer)厚度愈來愈小，因為過於狹窄，使得其中產生出不良的寄生效應(parasitic effects)，這些不良效應已經超過原先電路板設計時所預知。
如圖1所示的現有技術，即為多層印刷電路板中的布線平面11與接地平面13示意圖，其中布線平面11上有經蝕刻形成的金屬導線12，與導線12連接的承載焊墊(mounting pad)14，此承載焊墊14為了讓表面組件(surfacemount device，SMD)16焊附於布線平面11上，焊墊(pad)為一電路裝置或晶片的表面上一塊較大的區域，可以作引線的搭接或探針施加的地方。鄰近布線平面11有一接地平面13作為電性參考。
在厚度為千分之一英寸(mil)尺度下的印刷電路板中，在設計上需要避免多層板中的電性幹擾，尤其是在高頻的電路之下。如間距微小的金屬材料的承載焊墊14之間會有相互耦合(mutual coupling)的問題，接地平面13與布線平面11或其它各層間的耦合效應，尤其是有表面組件16的位置，各層之間的出現雜散電容會破壞印刷電路板的電路結構的表現(performance)以及頻率響應(response)。
圖2所示為在高頻電路設計之下所產生的耦合電容，曲線21所示為電路板厚度在4mils時產生的電容效應，曲線23為電路板在12mils時的特性，由圖可知，曲線21所示的電容值大於曲線23所示的值，也就是在愈來愈薄與組件愈來愈小的環境下，必須考慮其中所產生的雜散效應。
經由上述的現有技術的說明可知，目前的印刷電路板在電路板厚度過小時，各層電路板間將發生嚴重的寄生效應，顯然具有缺陷存在，而可待加以改善。
發明內容
本發明的主要目的在於提供一種改善雜散效應的焊墊結構，以消除電路板表面組件焊墊與接地平面層間不良的耦合、提高布線的響應。
為了實現上述目的，本發明提供了一種改善雜散效應的焊墊結構，以蝕去接地平面上相對於布線平面上的表面組件的位置，使表面組件所處的承載焊墊對接地平面耦合的雜散現象能以降低。而該焊墊結構包括有至少一承載焊墊，設置於一第一平面上，用以承載一表面組件的一端；以及至少一個蝕洞，設置於一第二平面上相對應於該承載焊墊的位置。
本發明的有益效果是，通過蝕去接地平面上相對於布線平面上的表面組件的位置，使表面組件所處的承載焊墊對接地平面耦合的雜散現象得以降低。
圖1是現有技術的焊墊結構與接地平面示意圖；圖2是現有技術的頻率與電容關係曲線圖；
圖3A所示是本發明的改善雜散效應的焊墊結構第一實施例立體示意圖；圖3B是本發明的改善雜散效應的焊墊結構第一實施例俯視示意圖；圖4是本發明的改善雜散效應的焊墊結構第二實施例立體示意圖；圖5是本發明的改善雜散效應的焊墊結構第三實施例立體示意圖；圖6A是本發明的改善雜散效應的焊墊結構第四實施立體示意圖；圖6B是本發明的改善雜散效應的焊墊結構第四實施例俯視示意圖；圖7是本發明的改善雜散效應的焊墊結構第五實施例俯視示意圖；圖8A是本發明的改善雜散效應的焊墊結構第六實施立體示意圖；圖8B是本發明的改善雜散效應的焊墊結構第六實施例俯視示意圖；圖9是本發明的改善雜散效應的焊墊結構第七實施例俯視示意圖。
其中，附圖標記說明如下11布線平面12導線13接地平面14承載焊墊16表面組件21，23曲線30第二平面31a第一承載焊墊31b第二承載焊墊33蝕洞43蝕洞51，53蝕洞61，63蝕洞71，73蝕洞83蝕洞93蝕洞
具體實施例方式
圖3A是本發明的改善雜散效應的焊墊結構第一實施例立體示意圖，其中承載焊墊以圖標的第一承載焊墊31a與第二承載焊墊31b表示，實際實施並不限於此。承載焊墊31a，31b一般設置於電路板的布線的第一平面上，接地的第二平面30鄰近於承載焊墊31a，31b所在的第一平面一側，為避免承載焊墊31a，31b與第二平面30間產生耦合的雜散電容而影響所承載的表面組件(SMD)響應，此例是在第二平面30相對於承載焊墊31a，31b的位置用蝕刻方法蝕去一蝕洞33，蝕洞33完全包含上方的承載焊墊31a，31b，可消除焊墊本身與邊緣與接地的第二平面所造成的雜散效應。
圖3B是第一實施例的俯視示意圖，可明顯得知接地的第二平面30所蝕去的蝕洞33完全覆蓋鄰近的第一平面中第一承載焊墊31a與第二承載焊墊31b，可消除焊墊與第二平面30的雜散效應。
第一實施例中所述的蝕洞33面積相較與承載焊墊31a，31b的面積為大，此例能消除焊墊與第二平面的邊緣效應。但實際實施中並可能蝕洞的面積相同對應於該承載焊墊的面積；可完全與部分涵蓋對應於該承載焊墊的面積；可完全與部分涵蓋該承載焊墊的邊緣；可完全與部分涵蓋該承載焊墊的邊角；可完全與部分涵蓋該相鄰的承載焊墊間面積；故蝕洞面積如上述可為任意形狀。以下就本發明其它最佳實施例進行敘述。
圖4所示為本發明的改善雜散效應的焊墊結構第二實施例立體示意圖，此例接地的第二平面30所蝕去的蝕洞43面積恰涵蓋鄰近的第一平面的第一承載焊墊31a與第二承載焊墊31b的面積與其間距包括的面積，可消除承載焊墊31a，31b與接地平面30雜散效應。
圖5所示是本發明的改善雜散效應的焊墊結構第三實施例立體示意圖，此例是在接地平面30上蝕去與承載焊墊31a，31b面積相同大小的蝕洞51，53，並不考慮可能的承載焊墊的邊緣效應。
圖6A所示為本發明的改善雜散效應的焊墊結構第四實施例立體示意圖，本實施例在第二平面30上蝕去H型的蝕洞61，63，分別涵蓋第一平面中第一承載焊墊31a與第二承載焊墊31b的邊角部分，不僅可消除承載焊墊31a，31b本身與接地平面30的雜散效應，也能消除承載焊墊31a，31b邊角部分與第二平面30的邊緣雜散效應，因為金屬尖端也會產生耦合的較大電場造成雜散效應。
而圖6B所示是上述第四實施例的俯視示意圖，可得知承載焊墊的邊角部份已為蝕洞61，63所涵蓋，可有效消除與接地的第二平面30的雜散效應。
圖7所示為本發明的改善雜散效應的焊墊結構第五實施例俯視示意圖，此實施例所示的蝕洞71，73分別涵蓋鄰近的第一承載焊墊31a與第二承載焊墊31b，並於邊緣處擴大一些蝕洞71，73的面積以消除承載焊墊31a，31b與第二平面30的邊緣耦合效應，更於兩承載焊墊間也擴大了蝕洞71，73的面積而能消除兩焊墊間的邊緣耦合效應。
圖8A所示為本發明的改善雜散效應的焊墊結構第六實施立體示意圖，第二平面30所蝕去的蝕洞83涵蓋全部承載焊墊31a，31b的面積，更於邊緣處與兩焊墊間都多蝕去一些面積，以消除焊墊與第二平面30的邊緣效應。
圖8B所示為第六實施例的俯視示意圖，清楚揭示蝕洞83所涵蓋的面積完全涵蓋鄰近的第一承載焊墊31a與第二承載焊墊31b，更包含其間隔所涵蓋的面積。
圖9所示為本發明的改善雜散效應的焊墊結構第七實施例俯視示意圖，此實施例僅於承載焊墊31a，31b的邊緣處相對應於第二平面30上蝕去蝕洞93，而第二平面30相對於承載焊墊31a，31b的面積並未蝕去，以形成一H型的蝕洞93，此例企圖消除承載焊墊31a，31b在邊緣所產生的耦合效應，更因保留了第一承載焊墊31a與第二承載焊墊31b間的第二平面30面積，而能由與第二平面30的交互作用來降低其互感效應。
然而，上述多種蝕洞實施方式，是依照設計者所自行設計而成，是為任意形狀，可並且該蝕洞的面積大小可搭配設計為完全涵蓋或部分涵蓋承載表面組件的承載焊墊，更不為本實施例所加以限制。
上述為本發明的最佳實施例，在不改變印刷電路板厚度的情況下，也能由本發明來降低層間的耦合效應，更不需增加額外的電路即可由本發明達到增加電路板效能的目的。在接地的第二平面上設置蝕洞以解決雜散效應的方式可應用於印刷電路板中，也可應用於具有電源面的晶片封裝結構中，如球門陣列封裝(ball grid array，BGA)等。
綜上所述，本發明的改善雜散效應的焊墊結構可以降低印刷電路板於高頻時所產生的雜散效應，以增加印刷電路板整體的電路品質，同時克服現有電路所需的時間設計、修改的成本耗費。
以上所述，僅為本發明最佳的具體實施例的詳細說明與附圖，凡屬於本發明精神與其類似變化的實施例，均應包含於本發明的範疇中，任何本技術領域的普通技術人員，可輕易思及的變化或修飾均包含在本發明的範圍內。
權利要求
1.一種改善雜散效應的焊墊結構，其特徵在於，該結構包括有至少一承載焊墊，設置於一第一平面上，用以承載一表面組件的一端；以及至少一個蝕洞，設置於一第二平面上相對應於該承載焊墊的位置。
2.如權利要求1所述的改善雜散效應的焊墊結構，其特徵在於，該蝕洞的面積可完全與部分涵蓋對應於該承載焊墊的面積。
3.如權利要求1所述的改善雜散效應的焊墊結構，其特徵在於，該蝕洞的面積可完全與部分涵蓋該承載焊墊的邊緣。
4.如權利要求1所述的改善雜散效應的焊墊結構，其特徵在於，該蝕洞的面積可完全與部分涵蓋該承載焊墊的邊角。
5.如權利要求1所述的改善雜散效應的焊墊結構，其特徵在於，該蝕洞為任意形狀。
6.一種改善雜散效應的焊墊結構，其特徵在於，該結構包括有至少一組承載焊墊，設置於一第一平面上，用以承載一表面組件的兩端；及至少一蝕洞，設置於一第二平面上相對應於該組焊墊的位置。
7.如權利要求6所述的改善雜散效應的焊墊結構，其特徵在於，該蝕洞的面積可完全與部分涵蓋對應於該承載焊墊的面積。
8.如權利要求6所述的改善雜散效應的焊墊結構，其特徵在於，該蝕洞的面積可完全與部分涵蓋該承載焊墊的邊緣。
9.如權利要求6所述的改善雜散效應的焊墊結構，其特徵在於，該蝕洞的面積可完全與部分涵蓋該承載焊墊的邊角。
10.如權利要求6所述的改善雜散效應的焊墊結構，其特徵在於，該蝕洞為任意形狀。
全文摘要
一種改善雜散效應的焊墊結構，主要是用以消除電路板各內層平面間不良的電性耦合，以提高布線(Routing Trace)的響應(response)。該結構包括有至少一承載焊墊，設置於一第一平面上，用以承載一表面組件的一端；以及至少一個蝕洞，設置於一第二平面上相對應於該承載焊墊的位置。其中利用蝕刻的技術，蝕去接地平面上相對於布線平面上的表面組件的位置，使表面組件所處的承載焊墊(mounting pad)對接地平面耦合的雜散現象(stray capacitor)能夠降低。由於耦合電容的減少，將可消除電路板於高頻時所產生的雜散電容效應，以增加電路板整體的電路品質。
文檔編號H05K3/46GK1662115SQ200410006719
公開日2005年8月31日 申請日期2004年2月26日 優先權日2004年2月26日
發明者李勝源, 廖雅琪 申請人:威盛電子股份有限公司