恆定導通時間dc-dc變換器輸出電壓誤差消除電路的製作方法

2023-05-16 14:44:31 1

恆定導通時間dc-dc變換器輸出電壓誤差消除電路的製作方法
【專利摘要】本發明公開了一種恆定導通時間DC-DC變換器輸出電壓誤差消除電路，包括第一級跨導放大器、電容、第二級跨導放大器以及輸出採樣電阻；第一級跨導放大器的反向輸入端連接輸出電壓，正向輸入端連接基準電壓，輸出端連接第二級跨導放大器的正向輸入端；電容連接在第一級跨導放大器的輸出端和地之間；第二級跨導放大器的反向輸入端連接基準電壓，輸出端連接PWM比較器的第一正相輸入端；輸出採樣電阻連接在第二級跨導放大器的輸出端和基準電壓之間；PWM比較器的第一反相輸入端連接輸出電壓，第二正相輸入端和第二反相輸入端均連接基準電壓。本發明可以同時消除輸出電壓的紋波振幅、PWM比較器的失調電壓、斜坡補償帶來的輸出電壓誤差。
【專利說明】恆定導通時間DC-DC變換器輸出電壓誤差消除電路

【技術領域】
[0001] 本發明涉及DC-DC變換器輸出電壓誤差消除技術，尤其是一種基於積分器原理的 恆定導通時間DC-DC變換器輸出電壓誤差消除電路。

【背景技術】
[0002] 降壓變換器的控制模式有多種，包括電壓模式、電流模式、COT(Constant On-Time，恆定導通時間）控制模式等。但為了在較寬的輸入電壓範圍能夠穩定地工作， 電壓模式和電流模式都需要環路補償電路的設計，且在不同的功率範圍需要對補償電路 做相應更改。而且電壓模式和電流模式的降壓開關電源，都需要一個高性能的EA(Error Amplifier，誤差放大器），這樣就增加了工作電流。相比較而言COT控制模式具有以下優點： 1.不需要環路補償網絡；2.快速的負載響應；3.輕載到重載切換不會出現輸出電壓的急劇 下降。具備這些優點，使C0T控制模式的DC-DC變換器近年來應用廣泛。C0T控制模式的 輸出電壓依賴輸出電壓的紋波進行觸發控制，如圖1所示，當反饋電壓FB(即輸出電壓Vo) 低於REF時開啟上功率管Q1，電感L0兩端的電壓變為Vin-Vo,電感電流IL0變大，電阻RES 上的電壓上升，進而使反饋電壓FB上升。這種控制模式的缺點在於：由於每次當輸出電壓 降到REF以下即觸發單穩態電路，則對應輸出電壓紋波的下邊沿和REF值相等，而輸出電壓 的直流值必定高於REF電壓。而且PWM比較器不可避免地具有失調電壓，為了使輸出電壓 穩定一般需要加入斜坡補償，這兩種情況都會帶來輸出電壓的誤差，如圖2所示。而為了使 迴路穩定，需要較大的輸出電壓紋波，這樣帶來的輸出電壓誤差就更大。目前已有的專利中 有對紋波振幅進行測量，並在PWM比較器中對REF值進行調節，調節幅度即為測量得到的紋 波幅度，這樣即可將輸出電壓由於紋波導致的直流誤差消除。但是這種方法對PWM比較器 失調電壓、斜坡補償等其它因素帶來的輸出電壓誤差不能起到優化作用。


【發明內容】

[0003] 本發明旨在克服上述現有技術存在的不足之處，提供一種基於積分器原理的恆定 導通時間DC-DC變換器輸出電壓誤差消除電路，可同時消除由輸出電壓的紋波振幅、PWM比 較器的失調電壓、斜坡補償帶來的輸出電壓誤差。
[0004] 本發明的技術方案如下：
[0005] -種恆定導通時間DC-DC變換器輸出電壓誤差消除電路，包括第一級跨導放大 器、電容、第二級跨導放大器以及輸出採樣電阻；所述第一級跨導放大器的反向輸入端連接 輸出電壓，正向輸入端連接基準電壓，輸出端連接所述第二級跨導放大器的正向輸入端；所 述電容連接在第一級跨導放大器的輸出端和地之間；所述第二級跨導放大器的反向輸入端 連接基準電壓，輸出端連接PWM比較器的第一正相輸入端；所述輸出採樣電阻連接在第二 級跨導放大器的輸出端和基準電壓之間；PWM比較器的第一反相輸入端連接輸出電壓，PWM 比較器的第二正相輸入端和第二反相輸入端均連接基準電壓。
[0006] 本發明的有益技術效果是：
[0007] 本發明使用一個積分器將輸出電壓和基準電壓REF的誤差進行積分，得到輸出電 壓的直流量同基準電壓REF的誤差，再將該誤差放大後輸入到PWM比較器用以調節基準電 壓值，由此改變輸出功率管上管Q1和下管Q2的導通時間，來調節輸出電壓，經過調節的輸 出電壓經過反饋再進入本發明的積分器，如此多個循環，使得輸出電壓的紋波振幅、PWM比 較器的失調電壓、斜坡補償帶來的輸出電壓誤差都可以通過積分器對基準電壓REF進行調 節而消除，使最終輸出電壓穩定在基準電壓REF值。
[0008] 本發明的優點將在下面【具體實施方式】部分的描述中給出，部分將從下面的描述中 變得明顯，或通過本發明的實踐了解到。

【專利附圖】

【附圖說明】
[0009] 圖1是現有的恆定導通時間DC-DC變換器的原理框圖。
[0010] 圖2是現有的恆定導通時間DC-DC變換器的FB電壓和REF電壓比較圖。
[0011] 圖3是本發明的實施例電路圖。
[0012] 圖4是採用本發明的恆定導通時間DC-DC變換器的FB電壓和REF電壓比較圖。

【具體實施方式】
[0013] 下面結合附圖對本發明的【具體實施方式】做進一步說明。
[0014] 圖3示出了本發明的一種具體實施例電路圖。如圖3所示，本發明是在圖1的PWM 比較器之前加入了一級積分器。參見圖3,本發明的積分器由如下部分組成：第一級跨導放 大器0TA1、電容C1、第二級跨導放大器0TA2、輸出採樣電阻Rs。
[0015] 將反饋電壓FB(即輸出電壓Vo)和基準電壓REF輸入第一級跨導放大器0TA1，根 據反饋電壓FB比基準電壓REF高或者反饋電壓FB比基準電壓REF低，向電容C1充電或讓 電容C1放電，即實現了將反饋電壓FB和基準電壓REF的電壓誤差進行積分的目的，在一定 時間（tl-t2)內電容C1上的電壓為：

【權利要求】
1. 一種恆定導通時間DC-DC變換器輸出電壓誤差消除電路，其特徵在於，包括第一級 跨導放大器、電容、第二級跨導放大器以及輸出採樣電阻；所述第一級跨導放大器的反向輸 入端連接輸出電壓，正向輸入端連接基準電壓，輸出端連接所述第二級跨導放大器的正向 輸入端；所述電容連接在第一級跨導放大器的輸出端和地之間；所述第二級跨導放大器的 反向輸入端連接基準電壓，輸出端連接PWM比較器的第一正相輸入端；所述輸出採樣電阻 連接在第二級跨導放大器的輸出端和基準電壓之間；PWM比較器的第一反相輸入端連接輸 出電壓，PWM比較器的第二正相輸入端和第二反相輸入端均連接基準電壓。
【文檔編號】H02M3/156GK104410275SQ201410768575
【公開日】2015年3月11日 申請日期:2014年12月11日 優先權日:2014年12月11日
【發明者】徐義強, 朱波, 史訓南, 施家鵬, 葛玉洋 申請人:無錫新矽微電子有限公司