用單獨循環冗餘碼幀的有效帶內可靠性的製作方法

2023-05-18 12:18:01

專利名稱：用單獨循環冗餘碼幀的有效帶內可靠性的製作方法
技術領域：
本發明的實施例一般涉及集成電路領域，並且更具體地說，涉及用單獨循環冗餘 碼(CRC)幀的有效帶內可靠性的系統、方法和設備。
背景技術：
在動態隨機存取存儲器(DRAM)信道上傳送信息的速率繼續增大。這些較快的傳 送速率要求使用改進錯誤覆蓋的機制。改進錯誤覆蓋的常規方法涉及向信道添加管腳。在 現代存儲系統中，DRAM信道是受管腳限制的。由此，改進錯誤覆蓋的常規方法不適合於現 代存儲系統。


在附圖的各圖中通過示例而非限制例證了本發明的實施例，附圖中相似的附圖標 記是指類似元件。圖1是例證根據本發明實施例實現的、計算系統的所選方面的高級框圖。圖2例證根據本發明實施例實現的、用於向存儲裝置寫數據幀和單獨錯誤位幀的 協議的所選方面。圖3例證根據本發明實施例實現的、寫錯誤位幀格式的所選方面。圖4例證根據本發明實施例實現的、x4裝置的寫錯誤位幀格式的所選方面。圖5是例證根據本發明實施例實現的、存儲裝置的寫數據路徑所選方面的框圖。圖6是例證根據本發明實施例實現的、存儲裝置的讀數據路徑所選方面的框圖。圖7是例證根據本發明實施例實現的、主機的寫數據路徑所選方面的框圖。圖8是例證根據本發明實施例實現的、主機的讀數據路徑的所選方面的框圖。圖9是例證用於向存儲裝置寫一個或多個數據幀以及覆蓋一個或多個數據幀的 單獨錯誤碼幀的方法的所選方面的流程圖。
具體實施例方式本發明的實施例一般針對用單獨循環冗餘碼(CRC)幀的有效帶內可靠性的系統、 方法和設備。在一些實施例中，存儲系統使用數據幀在主機與存儲裝置之間傳送數據。系 統還使用單獨幀(例如CRC幀)傳送覆蓋數據幀的CRC校驗和。數據幀和CRC幀在長度 上可以是一個或多個用戶間隔(UI)，這取決於實現。例如，在一些實施例中，CRC幀的長
度可以是4個UI的倍數(xl、x2.....xn)0這種實施例例如可支持四倍速率定時(quad
rateclocking)。如下面進一步描述的，使用單獨CRC幀使存儲系統能夠支持帶內CRC保護 的有效方法。圖1是例證根據本發明實施例實現的計算系統所選方面的高級框圖。在所例證的 實施例中，系統100包含主機110 (例如存儲控制器)和存儲裝置120 (DRAM)。在備選實施 例中，系統100可包含更多元件、更少元件和/或不同元件。
存儲裝置120包含CRC邏輯122。相對於使用CRC提供傳輸錯誤的錯誤覆蓋來描 述本發明的實施例。然而，要認識到，在備選實施例中，可以使用不同的錯誤位機制。術語 「錯誤位」(例如CRC位)是指提供一個或多個數據位的錯誤覆蓋的位。在一些實施例中，CRC邏輯122使存儲裝置120能夠支持帶內CRC機制(例如在 DQ線104上)。術語「帶內CRC機制」是指在不添加附加管腳的情況下支持CRC(或其它錯 誤位方案)。例如，CRC邏輯122可包含用於使CRC校驗和與該校驗和所覆蓋的一個或多個 數據幀分開地成幀的邏輯。在寫方向，CRC邏輯122可使存儲裝置120能夠將寫CRC幀與 通過DQ總線104接收的寫數據幀分開。可將所接收的寫校驗和與本地生成的(例如在存 儲裝置120上生成的)校驗和相比較以檢驗傳輸錯誤。為了便於描述，在這個文檔中可互 換地使用術語「互連」和「總線」。命令/地址(C/A)通路(lanes) 102提供用於向存儲裝置120發送命令和地址的 多個通路。DQ通路104提供雙向讀/寫數據總線。在備選實施例中，DQ通路104可以是單 向的。為了便於描述，本發明的實施例相對於x8存儲裝置進行描述。然而，要認識到，本發 明的實施例可包含其它裝置數據寬度，諸如χ4、χ16、χ32等。主機110控制向和從存儲裝置120的數據傳送。在一些實施例中，主機110集成在 與一個或多個處理器相同的管芯上。在其它實施例中，主機110是計算系統的晶片集的一 部分。主機Iio包含CRC邏輯112。CRC邏輯112使主機110能夠支持帶內CRC機制。例 如，CRC邏輯112使主機110能夠單獨使數據位和對應的CRC位成幀。所得到的數據幀和 對應的CRC幀經由DQ總線104傳送到存儲裝置120。在讀方向，主機110生成本地CRC校 驗和，該校驗和可與來自存儲裝置120的CRC校驗和相比較以確定所傳輸的數據是否已經 破壞。隨著DQ總線104上傳送速率的增大，存在對於CRC保護的更大需要以緩解傳輸錯 誤。支持CRC的常規方法包含每八個數據管腳添加一個額外管腳。然而，在所例證的實施 例中，沒有必要添加附加管腳，原因在於CRC校驗和被帶內傳送(通過DQ總線104)。主機110可發出若干不同命令以控制存儲裝置120內的數據傳送。例如，用於傳 送數據的寫命令被標記為「w_d」。在一些實施例中，定義新命令編碼以傳送寫CRC幀(例 如W_crc)。還可以定義傳送一個或多個數據幀及相關聯的CRC幀的單個寫命令(例如W_ d—crc)ο類似地，讀數據命令被標記為「R_d」。定義新命令編碼以傳送讀CRC幀(例如R_ crc)。主機能(可選地)使用單個命令請求讀CRC幀連同讀數據(例如R_d_crc)。圖2例證根據本發明實施例實現的用於向存儲裝置寫數據幀和單獨錯誤位幀的 協議的所選方面。圖200示出使用10個UI幀的八個數據傳送(202)。花80個UI完成事 務處理(204)。圖2的底部示出使用8個UI數據幀(206)和在結尾使用一個CRC幀(208) 的相同事務處理。CRC幀(208)含有對應於八個數據傳送的CRC位。CRC幀(210)的第一 UI具有對應於第一數據幀(例如206A)的CRC位，第二 CRC UI (212)對應於第二數據幀 (206B)，諸如此類。在所例證的實施例中，花72個UI傳送八個數據幀和一個CRC幀(214)。 這比使用80個UI (202)完成相同事務處理的基線情況改進10%。僅為了例證，寫數據幀顯 示為是連續的。寫幀可展開和/或散布有讀幀。在一些實施例中，主機可傳送僅使用UI子集的CRC幀。也就是說，該UI的一部分
5含有CRC位，而一部分沒有。例如，圖3例證包含四個寫數據幀302和一個寫CRC幀304的 寫事務處理300。CRC幀304具有八個UI，但其中只有四個UI含有CRC位(306)以覆蓋寫 數據幀302中的數據。其餘四個UI (308)含有不用的數據。在所例證的實施例中，未用的 UI (308)含有所有位以降低Vddq端接總線中的功耗。在一些實施例中，包含四個傳送的事 務處理(例如事務處理300)使用40個UI。這是使用10個UI幀的類似事務處理將使用的 相同數量UI。圖2和3例證了 DRAM是x8裝置的實施例。在備選實施例中，可以使用具有不同 寬度的裝置(例如χ8、χ16、χ32等等)。在一些實施例中，χ16寬裝置被視為兩個並聯的χ8 裝置。由此，在一些實施例中，χ8和χ16裝置的協議基本上相同。在一些實施例中，對於χ8 和χ16裝置二者，8位CRC覆蓋64位數據。χ16數據幀具有128位數據，其中8位CRC覆蓋 上半部數據，而另8位CRC覆蓋下半部數據。相對於八個UI寬的CRC幀討論上述實施例。在備選實施例中，CRC幀在長度上可 能更小(例如以改進效率)。例如，在一些實施例中，可以實現四個UI寬CRC幀。在這種實 施例中，CRC寄存器可以是32位寄存器。在其它備選實施例中，CRC幀在長度上是4個UI 的倍數。例如，(除了 4個UI和8個UI之外)，CRC幀的長度可以是12個UI、16個UI、20 個UI等。然而，在一些實施例中，使用12個UI長CRC幀可導致峰值帶寬的性能損耗(例 如 33% )。圖4例證根據本發明實施例實現的、用於x4裝置的寫錯誤位幀格式的所選方面。 圖400示出了使用10個UI幀的四個數據傳送(402)。花40個UI完成該事務處理(408)。 圖4的底部示出使用8個UI數據幀(404)和在結尾使用一個CRC幀(406)的相同事務處 理。CRC幀(406)含有對應於八個數據傳送的CRC位。CRC幀(406)的前兩個UI具有對應 於第一數據幀(例如410)的CRC位，而CRC幀的第二兩個UI對應於第二數據幀(412)，諸 如此類。在所例證的實施例中，花40個UI傳送八個數據幀和一個CRC幀。僅為了例證，寫 數據幀顯示為是連續的。寫幀可展開和/或散布有讀幀。圖5是例證根據本發明實施例實現的存儲裝置的寫數據路徑所選方面的框圖。存 儲裝置500包含命令解碼邏輯502、接收成幀單元(RXFLU) 504、緩寫緩衝器(posted write buffer) 506 (可選)、存儲器陣列508、CRC引擎510、CRC寄存器512和比較器514，以及其 它元件。在備選實施例中，存儲裝置500可包含更多元件、更少元件和/或不同元件。在一 些實施例中，存儲裝置500是動態隨機存取存儲裝置(DRAM)。在操作中，存儲裝置500在C/A總線(例如圖1所示的C/A總線102)上從主機(例 如主機110)接收寫命令。接收成幀單元504從DQ總線(例如圖1所示的DQ總線104)接 收寫數據幀。寫數據被寫到存儲器陣列508。在一些實施例中，寫數據首先被記入(posted to)緩寫緩衝器(PWB) 506，然後被寫到存儲器陣列508。在其它實施例中，寫數據被直接寫 到存儲器陣列508。寫數據還被提供給計算CRC校驗和的CRC生成器510。在一些實施例中，使用六 級XOR樹來計算CRC校驗和。在備選實施例中，可使用不同數量的XOR樹或不同算法來生 成CRC校驗和。在一些實施例中，寫數據路徑和讀數據路徑使用相同XOR樹來生成CRC校 驗和。CRC生成器510將CRC校驗和存儲在CRC寄存器512中。在一些實施例中，CRC寄存器512是64位寄存器。CRC寄存器512的內容可初始化成邏輯內容。接收成幀單元504 向比較器514提供來自接收CRC幀的CRC校驗和。比較器514將接收的校驗和與本地生成 的校驗和相比較。如果校驗和不匹配，則向主機發送錯誤信號。如果主機接收到錯誤信號 的話，則它可重發數據(以及相關聯的CRC幀)。圖6是例證根據本發明實施例實現的、存儲裝置的讀數據路徑的所選方面的框 圖。存儲裝置600包含存儲器陣列602、發射(TX)成幀單元604、CRC生成器606、CRC寄存 器608和CRC禁止邏輯610。在備選實施例中，存儲裝置600可包含更多元件、更少元件和 /或不同元件。在一些實施例中，存儲裝置600是動態隨機存取存儲裝置(DRAM)。在操作中，存儲裝置600在C/A總線(例如C/A總線102)上從主機(例如主機 110)接收讀命令。從存儲器陣列602讀取數據，並將其提供給TX成幀單元604。讀數據還 被提供給計算CRC校驗和的CRC生成器606。在一些實施例中，使用六級XOR樹來計算CRC 校驗和。在備選實施例中，可使用不同數量的XOR樹或不同算法來生成CRC校驗和。在一 些實施例中，讀數據路徑和寫數據路徑使用相同XOR樹來生成CRC校驗和。CRC生成器606將CRC校驗和存儲在CRC寄存器608中。在一些實施例中，CRC寄 存器608是64位寄存器。CRC寄存器608的內容可初始化成邏輯內容。TX成幀單元604 從生成器606接收校驗和位，並在CRC幀中使它們成幀。由此，存儲裝置600可經由DQ總 線612向主機單獨傳送一個或多個讀數據幀和對應的CRC幀。存儲裝置600包含CRC禁止邏輯610。在一些實施例中，CRC禁止邏輯610禁止 存儲裝置600使用CRC。由此，在一些實施例中，存儲裝置600可配置成使用具有讀數據的 CRC校驗和，或配置成不使用具有讀數據(和/或具有寫數據)的CRC校驗和。在一些實施 例中，CRC禁止邏輯包含模式寄存器設置(mode register set, MRS)的一部分。圖7是例證根據本發明實施例實現的主機的寫數據路徑所選方面的框圖。主機 700包含核邏輯702、CRC生成器704、CRC寄存器706和發射(TX)成幀單元708，以及其它 元件。在備選實施例中，主機700包含更多元件、更少元件和/或不同元件。核邏輯702例 如包含調度邏輯以向主存儲器調度讀和寫，以及重試邏輯以在發生傳輸錯誤時重試操作。在操作中，核邏輯702例如調度寫操作，並向TX成幀單元708和CRC生成器704 提供寫數據。CRC生成器704基於寫數據生成CRC校驗和，並將CRC校驗和存儲在CRC寄存 器706中。在一些實施例中，使用六級XOR樹來計算CRC校驗和。在備選實施例中，可使用 不同數量的XOR樹或不同算法來生成CRC校驗和。在一些實施例中，寫數據路徑和讀數據 路徑使用相同XOR樹生成CRC校驗和。在一些實施例中，CRC寄存器706是64位寄存器。 CRC寄存器706的內容可初始化成邏輯內容。TX成幀單元708將寫數據成幀成一個或多個寫數據幀(例如寫數據幀710)。此 外，TX成幀單元708將(從CRC寄存器706接收的)CRC校驗和成幀成一個或多個單獨的 CRC幀(例如CRC幀712)。寫數據幀和CRC幀經由DQ總線被傳送到一個或多個存儲裝置 (例如 DRAM)。圖8是例證根據本發明實施例實現的主機的讀數據路徑所選方面的框圖。主機 800包含數據/CRC接口(I/F) 804、CRC生成器806、比較器808和核邏輯802，以及其它元 件。在備選實施例中，主機800包含更多元件、更少元件和/或不同元件。數據/CRC接口 804提供主機300與DQ總線之間的接口。接口 804可包含若干驅動器、接收器、定時電路，
7
在操作中，讀數據幀(例如810)通過DQ總線到達主機800。此外，覆蓋讀數據幀中 數據的一個或多個CRC幀(812)到達主機800。數據/CRC接口 804向核邏輯802 (在805) 和CRC生成器806 (在807)提供讀數據。此外，接口 804向比較器808 (在809)提供接收 的CRC校驗和。CRC生成器806接收讀數據，並計算「本地」 CRC校驗和。術語「本地」用於區分由 主機生成的CRC校驗和與由存儲裝置生成的CRC校驗和。比較器808將本地CRC校驗和 (例如來自CRC生成器806)與從存儲裝置接收的CRC校驗和相比較。如果它們匹配，則輸 出811指示數據有效。如果它們不匹配，則輸出811可提供錯誤信號。圖9是例證用於向存儲裝置寫數據幀和覆蓋該數據幀的單獨CRC幀的方法所選方 面的流程圖。參考過程塊902，主機(例如存儲控制器)生成錯誤位校驗和(例如CRC校驗 和)以覆蓋多個數據位的傳輸錯誤。在一些實施例中，主機包含CRC生成器以生成CRC校 驗和。主機可將相同的CRC樹用於讀數據路徑和寫數據路徑。參考過程塊904，發射成幀邏輯(例如圖6所示的發射成幀單元604)將多個數據 位成幀成一個或多個數據幀。在一些實施例中，每個數據幀在長度上是八個UI。在906，該 一個或多個數據幀經由數據總線被傳送到存儲裝置(例如DRAM)。在908，主機將CRC校驗和成幀成CRC幀。在一些實施例中，CRC幀與數據幀分開， 並與其截然不同。在908，CRC幀經由數據總線被傳送到DRAM。CRC幀可被稱為「帶內」，原 因在於它通過DQ管腳而不是一個或多個專用CRC管腳傳送。在一些實施例中，DRAM使用由主機提供的CRC幀來確定是否已經發生傳輸錯誤。 例如，DRAM可生成「本地」CRC校驗和(基於接收的數據)，並將本地校驗和與接收的校驗和 相比較。如果已經發生傳輸錯誤，則DRAM可向主機發送錯誤信號。參考判定塊912，如果主 機接收到錯誤信號，則它可重發數據(在914)。備選地，如果主機未接收到錯誤信號，則數 據是有效的(在916)。本發明實施例的元件還可提供為用於存儲機器可運行指令的機器可讀介質。機器 可讀介質可包含但不限於快閃記憶體、光碟、光碟只讀存儲器(CD-ROM)、數字通用/視頻盤(DVD) ROM、隨機存取存儲器(RAM)、可擦除可編程只讀存儲器(EPROM)、電可擦除可編程只讀存儲 器(EEPROM)、磁卡或光卡、傳播介質或適合於存儲電子指令的其它類型機器可讀介質。例 如，本發明的實施例可下載為可通過在載波或其它傳播介質中實施的數據信號經由通信鏈 路(例如數據機或網絡連接)從遠程計算機(例如伺服器)傳送到請求計算機(例如 客戶端)的電腦程式。在以上描述中，使用特定術語描述本發明的實施例。例如，術語「邏輯」代表用於 執行一個或多個功能的硬體、固件、軟體(或它們的任何組合)。例如，「硬體」的示例包含 但不限於集成電路、有限狀態機乃至組合邏輯。集成電路可採取處理器的形式，諸如微處理 器、專用集成電路、數位訊號處理器、微控制器等等。應該認識到，本說明書通篇提到「一個實施例」或「實施例」是指結合該實施例描 述的特定特徵、結構或特性包含在本發明的至少一個實施例中。因此，重點是，並應該認識 到，在本說明書的各個部分兩次或更多次提到「實施例」或「一個實施例」或「備選實施例」 不一定都指的是同一實施例。而且，在本發明的一個或多個實施例中，可以適當地組合特定特徵、結構或特性。 類似地，應該認識到，在本發明實施例的以上描述中，各種特徵有時一起組合在單 個實施例、附圖或其描述中，以便使公開流暢，有助於理解各個發明方面中的一個或多個方 面。然而，公開的這個方法並不解釋為反映所要求的主題需要比在每個權利要求中明確闡 述的更多的特徵的意圖。而是，正如以下權利要求反映的一樣，發明方面在於少於單個以上 公開實施例的所有特徵。由此，遵循具體實施方式
的權利要求書由此明確結合到這個具體 實施方式中。
權利要求
一種方法，包括生成錯誤位校驗和，以覆蓋多個數據位的傳輸錯誤；在寫數據幀中使所述多個數據位成幀；經由數據互連的一個或多個通路向動態隨機存取存儲器(DRAM)裝置傳送所述寫數據幀；在寫錯誤位幀中使所述錯誤位校驗和成幀；以及經由所述數據互連的所述一個或多個通路向所述DRAM裝置傳送所述寫錯誤位幀。
2.如權利要求2所述的方法，還包括接收至少部分基於所述錯誤位校驗和檢測到與所述數據幀相關聯的傳輸錯誤的指示；以及向所述DRAM裝置重發所述數據幀。
3.如權利要求1所述的方法，還包括發出第一寫命令，指示所述寫數據幀要被寫到所述DRAM裝置；以及 發出第二寫命令，指示所述錯誤位幀要被寫到所述DRAM裝置。
4.如權利要求1所述的方法，還包括發出單個寫命令，指示所述寫數據幀和所述錯誤位幀要被寫到所述DRAM裝置。
5.如權利要求1所述的方法，還包括從所述DRAM裝置接收讀數據幀，所述讀數據幀包含多個讀數據位；以及 從所述DRAM裝置接收讀錯誤位幀，其中所述讀錯誤位幀包含覆蓋所述多個讀數據位 中至少一些讀數據位的校驗和。
6.一種集成電路，包括錯誤位生成邏輯，把要傳送到動態隨機存取存儲器(DRAM)裝置的多個寫數據位作為 輸入，並把覆蓋所述多個寫數據位的寫校驗和作為輸出；以及成幀單元，基於所述寫數據位使寫數據幀成幀，並基於所述寫校驗和使寫錯誤位幀成幀。
7.如權利要求6所述的集成電路，還包括命令邏輯，向所述DRAM裝置發出寫命令，其中所述命令邏輯能夠發出寫數據命令以指 示數據幀正在被寫到存儲器，並發出寫錯誤位命令以指示寫錯誤位幀正在被寫到所述DRAM直ο
8.如權利要求7所述的集成電路，其中所述命令邏輯能夠發出單個寫命令以指示數據 幀和錯誤位幀都正在被寫到所述DRAM裝置。
9.如權利要求6所述的集成電路，還包括接收成幀單元，從所述DRAM裝置接收讀數據幀和讀錯誤位幀，其中所述讀數據幀包含 多個讀數據位，並且所述讀錯誤位幀包含覆蓋所述多個讀數據位中至少一部分讀數據位的 校驗和；邏輯，至少部分基於所述多個讀數據位生成本地校驗和；以及 比較邏輯，將所述本地校驗和與所述本地校驗和相比較。
10.如權利要求9所述的集成電路，還包括命令邏輯，向所述DRAM裝置發出讀命令，其中所述命令邏輯能夠發出讀數據命令以指示正在從存儲器讀取所述讀數據幀，並發出讀錯誤位命令以指示正在從所述DRAM裝置讀 取所述讀錯誤位幀。
11.一種系統，包括主機，包含錯誤位生成邏輯，把要傳送到動態隨機存取存儲器(DRAM)裝置的多個寫數據位作為 輸入，並把覆蓋所述多個寫數據位的寫校驗和作為輸出；以及成幀單元，基於所述寫數據位使寫數據幀成幀，並基於所述寫校驗和使寫錯誤位幀成 幀；以及動態隨機存取存儲器(DRAM)裝置，經由存儲器互連耦合到所述主機。
12.如權利要求11所述的系統，其中所述主機還包含命令邏輯，向所述DRAM裝置發出寫命令，其中所述命令邏輯能夠發出寫數據命令以指 示數據幀正在被寫到存儲器，並發出寫錯誤位命令以指示寫錯誤位幀正在被寫到所述DRAM直ο
13.如權利要求12所述的系統，其中所述命令邏輯能夠發出單個寫命令以指示數據幀 和錯誤位幀都正在被寫到所述DRAM裝置。
14.如權利要求11所述的系統，其中所述主機還包含接收成幀單元，從所述DRAM裝置接收讀數據幀和讀錯誤位幀，其中所述讀數據幀包含 多個讀數據位，並且所述讀錯誤位幀包含覆蓋所述多個讀數據位中至少一部分讀數據位的 校驗和；邏輯，至少部分基於所述多個讀數據位生成本地校驗和；以及比較邏輯，將所述本地校驗和與所述校驗和相比較。
15.如權利要求14所述的系統，其中所述主機還包含命令邏輯，向所述DRAM裝置發出讀命令，其中所述命令邏輯能夠發出讀數據命令以指 示正在從存儲器讀取所述讀數據幀，並發出讀錯誤位命令以指示正在從所述DRAM裝置讀 取所述讀錯誤位幀。
全文摘要
本發明的實施例一般針對用單獨循環冗餘碼(CRC)幀的有效帶內可靠性的系統、方法和設備。在一些實施例中，存儲系統使用數據幀在主機與存儲裝置之間傳送數據。該系統還使用單獨幀(例如CRC幀)傳送覆蓋這些數據幀的CRC校驗和。
文檔編號G06F12/16GK101978356SQ200980110667
公開日2011年2月16日 申請日期2009年6月5日 優先權日2008年6月16日
發明者K·S·拜恩斯 申請人:英特爾公司