一種功率器件結終端及其製作方法與流程

2023-05-06 14:03:19 4

本發明涉及半導體技術領域，尤其涉及一種功率器件結終端及其製作方法。

背景技術：

結終端擴展結構是目前功率器件中最為普遍採用的分壓結構之一。它的工藝非常簡單，可以與有源區一起擴散形成,無須增加工藝步驟。結終端擴展技術是在主結的周圍製作一圈輕摻雜區域。當主結反偏時，結終端擴展區域會同時被耗盡。此時就相當於在漂移區的耗盡區內部引入了負電荷，這些負電荷將耗盡區擴展，並且本身也能吸收一部分電場，從而減小主結邊緣處的電場尖峰，進而提高器件的抗擊穿能力。

目前常用的結終端擴展結構示意如下圖1所示，包括：表示矽片1，第一導電類型外延層2，主結區3，耗盡區4，截止環5。這種結構的缺點是表面氧化層的界面電荷會對器件表面電勢產生很大影響，影響分壓效果，使擊穿電壓降低。

綜上所述，亟需一種功率器件結終端的製作方法，用以解決現有技術中存在的問題。

技術實現要素：

本發明實施例提供一種功率器件結終端及其製作方法，用以提高功率器件的性能和可靠性。

為了實現上述目的，本發明實施例提供一種功率器件結終端製作方法，該方法包括：

在矽片的第一導電類型的外延層內形成具有重摻雜第二導電類型的主結 區、具有輕摻雜第二導電類型的耗盡區和具有第一導電類型的截止環，所述耗盡區位於所述主結區與所述截止環之間，所述耗盡區與所述主結區相連通，所述耗盡區與所述截止環不連通；

在所述外延層上製備厚層氧化矽層；

對所述厚層氧化矽層進行刻蝕，至少露出部分所述主結區和部分所述截止環；

在所述刻蝕完後厚層氧化矽層上製備高阻多晶矽層，所述高阻多晶矽層與所述主結區和所述截止環相接觸。

較佳地，所述高阻多晶矽層與所述主結區接觸的面積大於所述厚層氧化矽層與所述主結區接觸的面積，所述高阻多晶矽層與所述截止環接觸的面積大於所述厚層氧化矽層與所述截止環接觸的面積。

較佳地，所述高阻多晶矽層的阻值為大於100歐。

較佳地，所述厚層氧化矽層的厚度大於10000埃。

較佳地，所述在所述外延層上製備厚層氧化矽層，包括：

在高溫爐管中通入氧氣，在所述外延層上生長厚層氧化矽層。

較佳地，所述對所述厚層氧化矽層進行刻蝕，至少露出部分所述主結區和部分所述截止環，包括：

使用光刻膠做掩膜，通過幹法刻蝕，刻蝕掉位於主結區的部分厚層氧化矽層和位於截止環的部分厚層氧化矽層，至少露出部分主結區和部分截止環。

相應地，本發明實施例還提供了一種功率器件結終端，包括：

矽片以及位於所述矽片上的具有第一導電類型的外延層、厚層氧化矽層和高阻多晶矽層；

所述外延層內設有具有重摻雜第二導電類型的主結區、具有輕摻雜第二導電類型的耗盡區和具有第一導電類型的截止環；

所述耗盡區位於所述主結區與所述截止環之間，所述耗盡區與所述主結區相連通，所述耗盡區與所述截止環不連通；

所述厚層氧化矽層覆蓋所述外延層的部分區域，露出至少部分所述主結區和部分所述截止環；

所述高阻多晶矽層覆蓋所述所述厚層氧化矽層及露出的部分所述主結區和部分所述截止環。

較佳地，所述高阻多晶矽層與所述主結區接觸的面積大於所述厚層氧化矽層與所述主結區接觸的面積，所述高阻多晶矽層與所述截止環接觸的面積大於所述厚層氧化矽層與所述截止環接觸的面積。

較佳地，所述高阻多晶矽層的阻值為大於100歐。

較佳地，所述厚層氧化矽層的厚度大於10000埃。

上述實施例中，通過在矽片的第一導電類型的外延層內形成具有重摻雜第二導電類型的主結區、具有輕摻雜第二導電類型的耗盡區和具有第一導電類型的截止環，所述耗盡區位於所述主結區與所述截止環之間，所述耗盡區與所述主結區相連通，所述耗盡區與所述截止環不連通，在所述第一導電類型的外延層上製備厚層氧化矽層，可以減少表面電荷對結終端的影響，然後對所述厚層氧化矽層進行刻蝕，露出部分所述主結區和部分所述截止環，在所述厚層氧化矽層上製備高阻多晶矽層，所述高阻多晶矽層的兩端分別與所述主結區和所述截止環相接觸。通過厚層氧化矽層隔離高阻多晶矽層，防止高阻多晶矽層接觸耗盡區和外延層產生電位變化，同時，在反偏時，高阻多晶矽上電位從主結區到截止環呈線性上升，而厚層氧化矽層與耗盡區接觸的部分的電位上升更快，這樣能夠增加反偏時耗盡區的寬度，降低厚層氧化矽層末端的電場強度，提高器件擊穿電壓，減小分壓區域面積，降低器件製造成本。

附圖說明

為了更清楚地說明本發明實施例中的技術方案，下面將對實施例描述中所需要使用的附圖作簡要介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對於本領域的普通技術人員來講，在不付出創造性勞動性的前提 下，還可以根據這些附圖獲得其他的附圖。

圖1為現有技術中一種功率器件結終端的結構示意圖；

圖2為本發明實施例中一種功率器件結終端製作方法的流程示意圖；

圖3a至圖3d本發明實施例中一種功率器件結終端製作方法的流程示意圖。

具體實施方式

為了使本發明的目的、技術方案和優點更加清楚，下面將結合附圖對本發明作進一步地詳細描述，顯然，所描述的實施例僅僅是本發明一部份實施例，而不是全部的實施例。基於本發明中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其它實施例，都屬於本發明保護的範圍。

為了提高功率器件的可靠性，圖2示出了一種功率器件結終端製作方法的流程，該流程可以用來製作功率器件的結終端。如圖2所示，該流程具體步驟包括：

步驟S201，在矽片1的第一導電類型的外延層2內形成具有重摻雜第二導電類型的主結區3、具有輕摻雜第二導電類型的耗盡區4和具有第一導電類型的截止環5，所述耗盡區4位於所述主結區3與所述截止環5之間，所述耗盡區4與所述主結區3相連通，所述耗盡區4與所述截止環5不連通。

具體的，在所述步驟S201中，第一導電類型N型，第二導電類型為P型，也可以第一導電類型P型，第二導電類型為N型，本發明實施例僅是示例作用，具體應用根據實際情況而定。其中，重摻雜第二導電類型的離子濃度為1E12-9E12/cm2，輕摻雜第二導電類型的離子濃度為1E11-1E14/cm2，摻雜的是P型離子。第一導電類型的離子和第二導電類型的離子的注入方式為現有技術中通用方式，本發明實施例不再描述。

步驟S202，在所述外延層2上製備厚層氧化矽層6。

在所述步驟201之後，在N型外延層2上，在高溫爐管中通入氧氣，進行生長厚層氧化矽層6(二氧化矽)，所述厚層氧化矽層6的厚度為大於10000埃， 其中，高溫爐管的溫度可以為1000-1200℃。該厚層氧化矽層6的厚度如果太薄，會影響到耗盡區4的形狀，導致功率器件失效。

步驟S203，對所述厚層氧化矽層6進行刻蝕，至少露出部分所述主結區3和部分所述截止環5。

在所述步驟S203中，在光刻膠做掩膜的情況下，使用幹法刻蝕，刻蝕掉位於主結區3的部分厚層氧化矽層6和位於截止環5的部分厚層氧化矽層6，至少露出部分主結區3和截止環5，露出部分的面積遠遠大於厚層氧化矽層6接觸主結區3和截止環5的部分，用來隔離後續步驟中的高阻多晶矽層7，防止高阻多晶矽層7接觸到耗盡區4和外延層2。

步驟S204，在所述刻蝕完後厚層氧化矽層6上製備高阻多晶矽層7，所述高阻多晶矽層7的兩端分別與所述主結區3和所述截止環5相接觸。

具體的，在刻蝕完後的厚層氧化矽層6上製備高阻多晶矽層7，該高阻多晶矽層7的阻值需要大於100歐，由於高阻多晶矽層7的阻值高，在進行反偏時，從主結區3到截止環5的電位上升的慢，而厚層氧化矽層6與耗盡區4接觸面的電位上升快，可以增加反偏時耗盡區4的寬度，降低厚層氧化矽層6末端的電場強度，提高器件擊穿電壓，從而減小分壓區域面積。其中，高阻多晶矽層7的兩端分別與所述主結區3和所述截止環5相接觸，高阻多晶矽層7的一端與主結區3接觸的面積大於厚層氧化矽層6的一端與主結區3接觸的部分的面積，高阻多晶矽層7的另一端與截止環5接觸的面積大於厚層氧化矽層6的另一端與截止環5接觸的部分的面積。

上述實施例表明，通過在矽片1的第一導電類型的外延層2內形成具有重摻雜第二導電類型的主結區3、具有輕摻雜第二導電類型的耗盡區4和具有第一導電類型的截止環5，所述耗盡區4位於所述主結區3與所述截止環5之間，所述耗盡區4與所述主結區3相連通，所述耗盡區4與所述截止環5不連通，在所述第一導電類型的外延層2上製備厚層氧化矽層6，可以減少表面電荷對結終端的影響，然後對所述厚層氧化矽層6進行刻蝕，露出部分所述主結區3和部 分所述截止環5，在所述厚層氧化矽層6上製備高阻多晶矽層7，所述高阻多晶矽層7的兩端分別與所述主結區3和所述截止環5相接觸。通過厚層氧化矽層6隔離高阻多晶矽層7，防止高阻多晶矽層7接觸耗盡區4和外延層2產生電位變化，同時，在反偏時，高阻多晶矽層7上的電位從主結區3到截止環5呈線性上升，而厚層氧化矽層6與耗盡區4接觸的部分的電位上升更快，這樣能夠增加反偏時耗盡區4的寬度，降低厚層氧化矽層6末端的電場強度，提高器件擊穿電壓，減小分壓區域面積，降低器件製造成本。

為了能更好的解釋本發明，如圖3a至圖3c所示，本發明實施例提供了一種功率器件結終端的製造流程，在本實施例中，第一導電類型為N型，第二導電類型為P型，該流程具體步驟包括：

如圖3a所示，在矽片1上生長N型外延層2，然後在光刻膠做掩膜下，注入N型離子形成截止環5，注入重摻雜P型離子形成主結區3，注入輕摻雜P型離子形成耗盡區4，耗盡區4位於主結區3和截止環5之間，耗盡區4與主結區3相連通，耗盡區4與截止環5不連通，其中，重摻雜P型離子的離子濃度為3E12/cm2，輕摻雜P型離子的離子濃度為1E12/cm2。

如圖3b所示，在高溫爐管中通入氧氣，對N型外延層2進行生長厚層氧化矽層6，厚層氧化矽層6的厚度為20000埃，高溫爐管中的溫度為1000-1200℃。該溫度可以根據實際場景進行選擇。

如圖3c所示，在光刻膠做掩膜的情況下，使用幹法刻蝕，刻蝕掉位於主結區3的部分厚層氧化矽層6和位於截止環5的部分厚層氧化矽層6，露出部分主結區3和截止環5，露出部分的面積遠遠大於厚層氧化矽層6接觸主結區3和截止環5的部分，用來隔離後續步驟中的高阻多晶矽層7，防止高阻多晶矽層7接觸到耗盡區4和外延層2。

如圖3d所示，在刻蝕完後的厚層氧化矽層6上製備高阻多晶矽層7，該高阻多晶矽層7的阻值為200歐，至此功率器件的結終端結構製作完成。

本發明實施例還提供了一種功率器件結終端結構，如圖3d所示，該結構包 括：矽片1以及位於矽片1上具有第一導電類型的外延層2、厚層氧化矽層6和高阻多晶矽層7；所述外延層2內設有具有重摻雜第二導電類型的主結區3、具有輕摻雜第二導電類型的耗盡區4和具有第一導電類型的截止環5；所述厚層氧化矽層6覆蓋所述外延層2的部分區域，露出至少部分所述主結區3和部分所述截止環5；所述高阻多晶矽層7覆蓋所述所述厚層氧化矽層6及露出的部分所述主結區3和部分所述截止環5；所述耗盡區4位於所述主結區3與所述截止環5之間，所述耗盡區4與所述主結區3相連通，所述耗盡區4與所述截止環5不連通；所述厚層氧化矽層6位於所述多晶矽層7和所述外延層2之間；所述高阻多晶矽層7的兩端分別與所述主結區3和所述截止環5接觸。通過厚層氧化矽層6隔離高阻多晶矽層7，防止高阻多晶矽層7接觸耗盡區4和外延層2產生電位變化，同時，在反偏時，高阻多晶矽上電位從主結區3到截止環5呈線性上升，而厚層氧化矽層6與耗盡區4接觸的部分的電位上升更快，這樣能夠增加反偏時耗盡區4的寬度，降低厚層氧化矽層6末端的電場強度，提高器件擊穿電壓，減小分壓區域面積，降低器件製造成本。

儘管已描述了本發明的優選實施例，但本領域內的技術人員一旦得知了基本創造性概念，則可對這些實施例作出另外的變更和修改。所以，所附權利要求意欲解釋為包括優選實施例以及落入本發明範圍的所有變更和修改。

顯然，本領域的技術人員可以對本發明進行各種改動和變型而不脫離本發明的精神和範圍。這樣，倘若本發明的這些修改和變型屬於本發明權利要求及其等同技術的範圍之內，則本發明也意圖包含這些改動和變型在內。