電源時序控制電路的製作方法

2023-05-02 05:07:31

電源時序控制電路的製作方法
【專利摘要】一種電源時序控制電路，包括控制電路、若干電壓輸出電路及顯示電路。該控制電路用於按預設的上電時序間隔輸出若干上電控制信號以及按預設的掉電時序間隔輸出若干掉電控制信號。若干電壓輸出電路用於接收來自控制電路的上電控制信號及掉電控制信號，並在接收到上電控制信號時輸出電壓以及在接收到掉電控制信號時停止輸出電壓。該顯示電路與控制電路相連，所述控制電路還用於偵測電壓輸出電路所輸出的電壓值及電流值，並將若干上電控制信號之間的時序、若干掉電控制信號之間的時序、偵測得到的電壓值以及電流值通過顯示電路進行顯示。上述電源時序控制電路可調整所輸出的各電壓之間的時序。
【專利說明】電源時序控制電路【技術領域】
[0001 ] 本發明涉及一種電源時序控制電路。
【背景技術】
[0002]電源設計工程師在設計可輸出多個電壓的電源時，對於多個電壓之間的上電時序及掉電時序時很難控制。現在的做法一般是通過複雜的大型設備對電源的上電時序及掉電時序進行測試，成本較高。

【發明內容】

[0003]鑑於以上內容，有必要提供一種成本較低的電源時序控制電路。
[0004]一種電源時序控制電路，包括:
一控制電路，用於按預設的上電時序間隔輸出若干上電控制信號以及按預設的掉電時序間隔輸出若干掉電控制信號；
若干電壓輸出電路，用於接收來自控制電路的上電控制信號，並在接收到一上電控制信號時輸出電壓；該若干電壓輸出電路還用於接收來自控制電路的掉電控制信號，並在接收到一掉電控制信號時停止輸出電壓；及
一顯示電路，與控制電路相連，所述控制電路還用於偵測電壓輸出電路所輸出的電壓值及電流值，並將若干上 電控制信號之間的上電時序、若干掉電控制信號之間的掉電時序、偵測得到的電壓值以及電流值通過顯示電路進行顯示。
[0005]上述電源時序控制電路通過不斷的調整各電壓的上電時序及掉電時序，並判斷後端電路是否能正常工作即可得到後端電路所需的正常工作時序。
【專利附圖】

【附圖說明】
[0006]圖1是本發明電源時序控制電路的較佳實施方式的方框圖。
[0007]圖2-圖9是圖1中電源時序控制電路的具體電路圖。
[0008]主要元件符號說明 _
控制電路I ?ο

電壓輸出電路 11-13 ~
顯示電路__
單片機Ul —
晶片U2 - U14
電阻Fl-R81
電容C1-C41
電感_L1-L3
場效應管IQ1-Q3 ~
如下【具體實施方式】將結合上述附圖進一步說明本發明。
【具體實施方式】[0009]下面結合附圖及較佳實施方式對本發明作進一步詳細描述:
請參考圖1，本發明電源時序控制電路的較佳實施方式包括一控制電路10、若干電壓輸出電路(本實施方式以三個電壓輸出電路11-13為例進行說明)及一顯示電路16。本實施方式中，該電源時序控制電路用於為一主板提供電壓。
[0010]所述控制電路10用於根據自身的設定按一定的時間間隔輸出五個上電控制信號至電壓輸出電路11-13，其中電壓輸出電路11接收第一及第二上電控制信號，且電壓輸出電路11在接收到第一上電控制信號時輸出電壓Voutl、在接收到第二上電控制信號時輸出電壓Vout2。該電壓輸出電路12接收第三及第四上電控制信號，且電壓輸出電路12在接收到第三上電控制信號時輸出電壓Vout3、在接收到第四上電控制信號時輸出電壓Vout4。該電壓輸出電路13接收第五上電控制信號，且在電壓輸出電路13接收到第五上電控制信號時輸出電壓Vout5。同時,所述控制電路還按一定的時間間隔輸出五個掉電控制信號至電壓輸出電路11-13,其中電壓輸出電路11接收第一及第二掉電控制信號，且電壓輸出電路11在接收到第一掉電控制信號時停止輸出電壓Voutl、在接收到第二掉電控制信號時停止輸出電壓Vout2。該電壓輸出電路12接收第三及第四掉電控制信號，且電壓輸出電路12在接收到第三掉電控制信號時停止輸出電壓Vout3、在接收到第四掉電控制信號時停止輸出電壓Vout4。該電壓輸出電路13接收第五掉電控制信號，且在電壓輸出電路13接收到第五掉電控制信號時停止輸出電壓Vout5。
[0011]在控制電路10按一定的時間間隔輸出五個上電控制信號至電壓輸出電路11-13的同時，該控制電路10還輸出三個使能信號至電壓輸出電路11-13。比如，控制電路10輸出第一上電控制信號時還同時輸出第一使能信號至電壓輸出電路11。所述三個使能信號用於使得電壓輸出電路11-13輸出預設大小的電壓值。所述電壓輸出電路11-13還在輸出電壓Voutl-Vout5之後輸出電源準備好信號至控制電路10，以使得控制電路10知曉對應的電壓已經上電完成。
[0012]所述控制電路10還用於檢測電壓輸出電路11-13所輸出的電壓值、電流值，並將電壓值、電流值及各電壓Voutl-Vout5之間的上電時序輸出至顯示電路16，所述顯示電路16則將上述結果顯示給用戶。所述控制電路10還用於將各電壓V0Utl-V0Ut5之間的掉電時序輸出至顯示電路16，所述顯示電路16則將上述結果顯示給用戶。
[0013]請繼續參考圖2及圖3，所述控制單元10包括一單片機Ul及一晶片U2。所述單片機Ul的第一組引腳PA0-PA4(圖2中標識為00-04)分別通過開關K1-K5接地。所述單片機Ul的第二組引腳PC0-PC5 (圖2中標識為10-15)中的引腳PCO及PCl與電壓輸出電路11相連，其他引腳PC2-PC5分別通過電阻R1-R4與電源P5V相連。所述單片機Ul的第三組引腳H)0-PD6 (圖2中標識為30-36)分別通過電阻R5-R11與電源P5V相連，且引腳H)0-PD4分別用於輸出掉電控制信號Voutl_GD-Vout5_⑶。所述單片機Ul的第四組引腳PB0-PB7(圖2中標識為40-47)中的引腳PB0-PB2分別輸出使能信號EN1-EN3、引腳PB3-PB7分別輸出上電控制信號 Voutl_EN、Vout2_EN、Vout3_EN、Vout4_EN、Vout5_EN。所述單片機 Ul 的重置引腳RESET (圖2中標識為I)通過電阻R12與電源P5V相連，還通過電容Cl接地，所述電源P5V通過電容C2接地。
[0014]所述單片機Ul的電源引腳VCC (圖2中標識為2)與電源P5V相連，接地引腳GND(圖2中標識為3)接地，兩時鐘引腳XTALl及XTAL2 (圖2中標識為4、5)分別與時鐘晶片Xl的兩端相連，所述時鐘晶片Xl的兩端還分別通過電容C3及C4接地。所述單片機Ul的輸出引腳SDA、SCK及RST (圖2中標識為6_8)還與顯示電路16相連。
[0015]所述晶片U2的輸入引腳INl (圖3中標識為I)與貼片磁珠P的第一端相連，所述貼片磁珠P的第二端與電源P12V相連，所述貼片磁珠P與晶片U2相連的一端還通過電容C5接地。所述晶片U2的輸入引腳IN2 (圖3中標識為2)與輸入引腳INl相連，輸出引腳OUTl及0UT2 (圖3中標識為3、4)用於輸出電源P3.3V。所述晶片U2的輸出引腳OUTl還分別通過電容C6及C7接地，輸出引腳OUTl還依序通過電阻R13及R14接地，所述電阻R13與R14之間的節點與晶片U2的反饋引腳FB (圖3中標識為5)相連。所述晶片U2的接地引腳SS (圖3中標識為6)通過電容C8接地，接地引腳GND及EPAD (圖3中標識為7、8)直接接地，電源準備好信號引腳PG (圖3中標識為9)用於輸出電源準備好信號P3V3_GD給單片機Ul的輸入引腳TO5。所述晶片U2的偏置引腳BIAS (圖3中標識為10)與輸入引腳INl相連，還通過電容C9接地，使能引腳EN (圖3中標識為11)通過電阻R15接地，還通過電阻R16與電源P12V相連。
[0016]請參考圖4-6，所述電壓輸出電路11包括晶片U3-U7。所述晶片U3的電壓引腳VCCl (圖4中標識為I)與晶片U2的輸出引腳OUTl相連，用於接收電源P3.3V。所述晶片U3的時鐘引腳RCSPl及RCSMl (圖4中標識為2、3)分別與電容ClO的兩端相連，所述電容ClO的兩端還分別通過電阻R17及R18與電阻R19的兩端相連，所述電阻R20與電阻R19並聯連接。所述晶片U3的脈衝信號輸出引腳PWMl及PWM5 (圖4中標識為4、5)分別用於輸出脈衝信號PWMl及PWM2，脈衝信號輸出引腳PWM2-PWM4 (圖4中標識為6_8)均接地，接地引腳VGD (圖4中標識為9)通過電阻R21接地，所述電容Cll與電阻R21並聯連接。所述晶片U3的總線引腳SMB_CLK及SMB_D10 (圖4中標識為10、11)分別通過電阻R23及R22與電源P3.3V相連，還分別與一連接器Jl的兩引腳相連，所述連接器Jl的另一引腳接地。所述連接器Jl用於與一總線接口相連，以將晶片U3擴展為可與總線接口相連。
[0017]所述晶片U3的使能引腳EN (圖4中標識為12)與單片機Ul的輸出引腳PBO相連，以接收來自單片機Ul的使能信號EN1。所述晶片U3的電壓感測引腳VINSEN (圖4中標識為13)通過電阻R24與電源P12V相連，還分別通過電阻R25及電容C12接地；電源準備信號引腳RDYl及RDY2 (圖4中標識為14、15)分別通過電阻R26及R27與電源P3V3相連，還分別用於輸出電源準備好信號PWRGDl及PWRGD2。所述晶片U3的接地引腳V18A (圖4中標識為16)分別通過電容C13及C14接地，接地引腳TSEN (圖4中標識為17)依序通過電阻R28及電容C15接地，所述電阻R281及R29均與電容C15並聯連接。
[0018]所述晶片U3的接地引腳RRES (圖4中標識為18)通過電阻R30接地，電壓引腳VCC (圖4中標識為19)與電源P3V3相連，還通過電容C16接地。所述晶片U3的時鐘引腳RCSP2及RCSM2 (圖4中標識為20、21)還分別與電容C17的兩端相連，所述電容C17的兩端還分別通過電阻R31及R32與電阻R33的兩端相連，所述電阻R34與電阻R33並聯連接。所述晶片U3的接地引腳GND (圖4中標識為22)直接接地。所述晶片U4的接地引腳EPAD(圖5中標識為I)接地，第一組輸入引腳VIN_1-VIN_6 (圖5中標識為2_7)均與電源P12V相連，所述輸入引腳VIN_1還通過電容C18接地，所述電容C19及C20均與電容C18並聯連接。所述晶片U4的啟動引腳B00T1 (圖5中標識為8)依序通過電阻R35及電容C20與啟動引腳B00T2 (圖5中標識為9)相連，脈衝信號引腳PWM (圖5中標識為10)通過電阻R36與晶片U3的脈衝信號輸出引腳PWMl相連，以接收輸出脈衝信號PWM1，進而控制電壓輸出電路11所輸出的電壓Voutl的大小。所述晶片U4的電壓引腳VDD (圖5中標識為11)與電源P5V相連，還通過電容C21接地，使能引腳EN (圖5中標識為12)與單片機Ul的輸出引腳PB3相連，以接收上電控制信號Voutl_EN。所述晶片U4的輸出引腳VSW_1_VSW_6 (圖5中標識為13-18)均用於輸出電流偵測信號Voutl_Isense，所述輸出引腳VSW_1還通過電感LI與晶片U5的引腳VIN+ (圖5中標識為19)相連，所述晶片U5的引腳VIN+通過電阻R37與晶片U5的輸入引腳VIN-(圖5中標識為20)相連，所述晶片U5的引腳VIN-還用於輸出電壓Voutl。所述晶片U5的引腳VIN-還通過電阻R38與場效應管Ql的漏極相連，所述場效應管Ql的源極接地，柵極與單片機Ul的輸出引腳PDO相連，以接收掉電控制信號Voutl_GD。所述晶片U5的接地引腳GND (圖5中標識為21)接地，電壓引腳Vs (圖5中標識為22)與電源P5V相連，引腳Al (圖5中標識為23)接地，引腳AO (圖5中標識為24)與數據引腳SDA (圖5中標識為25)相連，所述數據引腳SDA及SCL (圖5中標識為26)還分別與單片機Ul的引腳PCO及PCl相連。
[0019]所述晶片U6及晶片U7的連接關係與晶片U4及U5的連接關係相同，區別在於所述晶片U6的脈衝信號引腳PWM (圖6中標識為I)通過電阻R40與晶片U3的脈衝信號輸出引腳PWM5相連，以接收輸出脈衝信號PWM2，進而控制電壓輸出電路11所輸出的電壓Vout2的大小；所述晶片U6的輸出引腳VSW_1-VSW_6 (圖6中標識為2_7)均用於輸出電流偵測信號Vout2_Isense ;所述晶片U7的引腳VIN-(圖6中標識為8)還用於輸出電壓Vout2。
[0020]所述晶片U3的電壓偵測引腳VSENl及VRTNl (圖4中標識為23、24)分別與電容C26的兩端相連，所述電容C26的一端還通過電阻R43與場效應管Ql的漏極相連，用於接收電壓Voutl。所述電容C26的另一端通過電阻R44接地。所述晶片U3的電流偵測引腳ISENl及IRTNl (圖4中標識為25、26)分別通過電阻R45及R46與電容C27的兩端相連，所述電容C27的一端還通過電阻R47與晶片U4的輸出引腳VSW_1相連，以接收電流偵測信號Voutljsense ;所述電容C27的另一端與場效應管Ql的漏極相連，用於接收電壓Voutl。所述晶片U3的電流偵測引腳ISEN2及IRTN2 (圖4中標識為27、28)分別通過電阻R48及R49接地，電流偵測引腳ISEN3及IRTN3(圖4中標識為29、30)分別通過電阻R50和R51接地，電流偵測引腳ISEN4及IRTN4 (圖4中標識為31、32)分別通過電阻R52和R53接地，電流偵測引腳ISEN5及IRTN5 (圖4中標識為33、34)分別通過電阻R54及R55與電容C28的第一端及第二端相連，所述電容C28的第二端還通過電阻R56與晶片U6的輸出引腳VSW_1相連，以接收電流偵測信號Vout2_ISenSe，所述電容C28的第一端的與場效應管Q2的漏極相連，用於接收電壓Vout2。所述晶片U3的電壓偵測引腳VSEN2及VRTN2 (圖4中標識為35,36)分別與電容C29的第一端及第二端相連，所述電容C29的第一端還通過電阻R57與場效應管Q2的漏極相連，用於接收電壓Vout2。所述電容C29的第二端通過電阻R58接地。
[0021]所述電壓輸出電路12與電壓輸出電路11結構相同，所述電壓輸出電路12用於輸出電壓Vout3及Vout4。
[0022]請參考圖7及圖8，所述電壓輸出電路13包括晶片U8-U12。所述晶片U8的電壓引腳VCCl (圖8中標識為I)與晶片U2的輸出引腳OUTl相連，用於接收電源P3.3V。所述晶片U8的時鐘引腳RCSP及RCSM (圖8中標識為2、3)分別與電容C30的兩端相連，所述電容C30的兩端還分別通過電阻R59及R60與電阻R61的兩端相連，所述電阻R62與電阻R61並聯連接。所述晶片U8的脈衝信號輸出引腳PWM1-PWM4 (圖8中標識為4_7)分別用於輸出脈衝信號PWM5-l、PWM5-2、PWM5-3、PWM5-4，以控制電壓輸出電路13所輸出的電壓Vout5的大小。脈衝信號輸出引腳PWM5 (圖8中標識為8)接地，接地引腳VGD (圖8中標識為9)通過電阻R63接地，所述電容C31與電阻R63並聯連接。所述晶片U8的總線引腳SMB_CLK及SMB_DIO (圖8中標識為10、11)分別通過電阻R64及R65與電源P3.3V相連，還分別與一連接器J2的兩引腳相連，所述連接器J2的另一引腳接地。所述連接器J2用於與一總線接口相連，以將晶片U8擴展為可與總線接口相連。
[0023]所述晶片U8的使能引腳EN (圖8中標識為12)與單片機Ul的輸出引腳PB2相連，以接收來自單片機Ul的使能信號EN3。所述晶片U8的電壓感測引腳VINSEN (圖8中標識為13)通過電阻R66與電源P12V相連，還分別通過電阻R67及電容C32接地；電源準備信號引腳RDYl及RDY2 (圖8中標識為14、15)分別通過電阻R68及R69與電源P3V3相連，還用於輸出電源準備好信號PWRGD5。所述晶片U8的接地引腳V18A(圖8中標識為16)分別通過電容C33及C34接地，接地引腳TSEN (圖8中標識為17)依序通過電阻R70及電容C35接地，所述電阻R71及R72均與電容C35並聯連接。
[0024]所述晶片U8的接地引腳RRES (圖8中標識為18)通過電阻R73接地，電壓引腳VCCl (圖8中標識為19)與電源P3V3相連，還通過電容C36接地。所述晶片U8的接地引腳GND (圖8中標識為20)直接接地。
[0025]所述晶片U9的接地引腳EPAD (圖9中標識為I)接地，第一組輸入引腳VIN_1-VIN_6 (圖9中標識為2-7)均與電源P12V相連，所述輸入引腳VIN_1還通過電容C38接地，所述電容C39及C40均與電容C38並聯連接。所述晶片U9的啟動引腳B00T1(圖9中標識為8)依序通過電阻R78及電容C41與啟動引腳B00T2 (圖9中標識為9)相連，脈衝信號引腳PWM (圖9中標識為10)通過電阻R79與晶片U8的脈衝信號輸出引腳PWMl相連，以接收輸出脈衝信號PWM5-1。所述晶片U9的電壓引腳VDD (圖9中標識為11)與電源P5V相連，還通過電容C42接地，使能引腳EN (圖9中標識為12)與單片機Ul的輸出引腳PB7相連，以接收上電控制信號Vout5_EN。所述晶片U9的輸出引腳VSW_1-VSW_6 (圖9中標識為13-18)均用於輸出電流偵測信號Vout5-l_Isense，所述輸出引腳VSW_1還通過電感L3與晶片UlO的引腳VIN+ (圖9中標識為19)相連，所述晶片UlO的引腳VIN+通過電阻R80與晶片UlO的引腳VIN-(圖9中標識為20)相連，所述晶片UlO的引腳VIN-還用於輸出電壓Vout5。所述晶片UlO的引腳VIN-還直接與場效應管Q3的漏極相連，所述場效應管Q3的源極通過電阻R81接地，柵極與單片機Ul的輸出引腳PD4相連，以接收掉電控制信號Vout5_⑶。所述晶片UlO的接地引腳GND (圖9中標識為21)接地，電壓引腳Vs (圖9中標識為22)與電源P5V相連，引腳Al (圖9中標識為23)接地，引腳AO (圖9中標識為24)與引腳Al相連，數據引腳SDA及SCL (圖9中標識為25、26)還分別與單片機Ul的引腳PCO及PCl相連。
[0026]所述晶片U11、U12及U13與晶片U9的結構相同，區別在於晶片U11、U12及U13的脈衝信號引腳PWM (圖9中標識為27、28、29)分別通過電阻與晶片U8的脈衝信號輸出引腳P麗2、P麗3及P麗4相連，以分別接收輸出脈衝信號PWM5-2、PWM5-3、PWM5-4。
[0027]請參考圖9，所述顯示電路16包括一顯示晶片U14，所述顯示晶片U14的電壓引腳VDD及CS與電源P5V相連，數據引腳SDA、SCK及RST對應與單片機Ul的數據引腳SDA、SCK及RST相連，所述顯示晶片U14的接地弓I腳GND接地。所述顯示晶片U14用於顯示電壓Voutl-Vout5的電壓值、電壓輸出電路11-13所輸出的電流值，並根據電流值計算其功率，還顯示每一電壓Voutl_Vout5之間的時間間隔，即五個電壓Voutl_Vout5的上電時序及掉電時序。
[0028]下面將對上述電源時序控制電路的工作原理進行說明:
上電時，調節所述開關K1-K5的狀態以調整單片機Ul內部的程序，比如開關K1-K5均處於斷開狀態時表示將電壓Voutl-Vout5之間的上電時間間隔調整為10ms。調整完成之後，所述單片機Ul將根據其內部的程序使得其輸出引腳PB0-PB2按設定的時間間隔輸出上電控制信號Voutl_EN-Vout5_EN。當晶片U3接收到上電控制信號Vout 1_EN時，其將控制晶片U4輸出電壓Voutl。間隔一定的時間之後，晶片U3將接收到上電控制信號Vout2_EN,此時，晶片U6將輸出電壓Vout2。再間隔一定的時間之後，單片機Ul將輸出上電控制信號Vout3_EN，此時，電壓輸出電路12將輸出電壓Vout3。再間隔一定的時間之後，單片機Ul將輸出上電控制信號Vout4_EN，電壓輸出電路12則輸出電壓Vout4。再間隔一定的時間之後，單片機Ul將輸出上電控制信號Vout5_EN，晶片U8將輸出電壓Vout5。其中，所述電壓Vout5採用4相同步整流來提供，其用於對電流需求較大的負載進行供電。所述單片機Ul的引腳PBO所輸出的使能信號ENl用於控制晶片U3的脈衝信號輸出引腳PWMl及PWM5所輸出的脈衝信號PWMl及PWM2的大小；所述單片機Ul的引腳PBl所輸出的使能信號EN2用於控制電壓輸出電路12中晶片所輸出的脈衝信號的大小；所述單片機Ul的引腳PB2所輸出的使能信號EN3用於控制晶片U8的脈衝信號輸出引腳PWM1-PWM4所輸出的脈衝信號PWM5-1-PWM5-4 的大小。
[0029]電壓輸出電路11的輸出端通過高精度電阻R37、R41以及晶片U5、U7實時監控電壓輸出電路11所輸出的電壓Voutl及Vout2以及電流，並將監控得到的電壓值及電流值Voutl_Isense-Vout5_Isense反饋給單片機Ul。所述單片機Ul則根據接收的電壓值及電流值計算得到功率，並將電壓值、電流值、功率以及電壓V0Utl-V0Ut5的輸出時序顯示於顯不電路16。所述電壓輸出電路12及13與電壓輸出電路11相同。
[0030]掉電時，調節所述開關K1-K5的開關狀態以調整單片機Ul內部的程序，比如開關K1-K5均處於導通狀態時表示將電壓Voutl-Vout5之間的掉電時間間隔調整為10ms。調整完成之後，所述單片機Ul將根據其內部的程序使得其輸出引腳TO0-PD4按設定的時間間隔輸出高電平的掉電控制信號Voutl_GD、Vout2_GD、Vout3_GD、Vout4_GD及Vout5_GD。當單片機Ul的輸出引腳PDO輸出高電平的掉電控制信號Vout 1_GD時，場效應管Ql將導通，此時，電壓輸出電路11所輸出的電壓Voutl將通過場效應管Ql接地，即後端的主板將不再接收到電壓Voutl。同理，間隔一定的時間後，所述單片機Ul的輸出引腳PDl輸出高電平的掉電控制信號Vout2_GD，場效應管Q2將導通，此時，電壓輸出電路11所輸出的電壓Vout2將通過場效應管Q2接地，即後端的主板將不再接收到電壓Vout2。當單片機Ul的輸出引腳TO2輸出高電平的掉電控制信號Vout3_GD時，場效應管Q3將導通，此時，電壓輸出電路12所輸出的電壓Vout3將通過場效應管Q3接地，即後端的主板將不再接收到電壓Vout3。當單片機Ul的輸出引腳PD3輸出高電平的掉電控制信號Vout4_GD時，場效應管Q4將導通，此時，電壓輸出電路12所輸出的電壓Vout4將通過場效應管Q4接地，即後端的主板將不再接收到電壓Vout4。當單片機Ul的輸出引腳PD4輸出高電平的掉電控制信號Vout5_GD時，場效應管Q5將導通，此時，電壓輸出電路13所輸出的電壓Vout5將通過場效應管Q5接地，即後端的主板將不再接收到電壓Vout5。同樣,所述顯示電路16則會顯示電壓Voutl-Vout5的掉電時序。
[0031]如此，測試者在完成電壓Voutl-Vout5全部上電完成之後判斷主板能否正常啟動即可知道主板所需要的上電時序是否為前面通過開關K1-K5設定的上電時序。若第一次調整開關K1-K5的狀態之後，待電壓Voutl-Vout5全部上電完成之後，主板不能正常啟動，則測試者可調整開關K1-K5的狀態，比如將開關K1-K4斷開、開關K5則導通，待電壓V0Utl-V0Ut5全部上電完成之後再判斷主板是否正常啟動。如此通過不斷的調整電壓Voutl-Vout5的上電時序即可知道主板所需的上電時序。
[0032]同理，在主板正常啟動之後，測試者通過調整開關K1-K5的狀態，以使得電壓Voutl-Vout5按一定的時間間隔掉電。待電壓Voutl-Vout5全部掉電之後,再根據前面確定的上電時序調整開關K1-K5的狀態，以使得電壓V0Utl-V0Ut5再次上電。此時，測試者繼續判斷主板是否能正常啟動，若主板能正常啟動，則表示電壓Voutl-Vout5的掉電時序正常，否則則認為電壓Voutl-Vout5的掉電時序不正確，需要再次調整開關K1-K5的狀態，以改變電壓Voutl_Vout5的掉電時序。
【權利要求】
1.一種電源時序控制電路，包括: 一控制電路，用於按預設的上電時序間隔輸出若干上電控制信號以及按預設的掉電時序間隔輸出若干掉電控制信號； 若干電壓輸出電路，用於接收來自控制電路的上電控制信號，並在接收到一上電控制信號時輸出電壓；該若干電壓輸出電路還用於接收來自控制電路的掉電控制信號，並在接收到一掉電控制信號時停止輸出電壓；及 一顯示電路，與控制電路相連，所述控制電路還用於偵測電壓輸出電路所輸出的電壓值及電流值，並將若干上電控制信號之間的上電時序、若干掉電控制信號之間的掉電時序、偵測得到的電壓值以及電流值通過顯示電路進行顯示。
2.如權利要求1所述的電源時序控制電路，其特徵在於:所述控制電路還用於輸出若干電壓使能信號至電壓輸出電路，該電壓輸出電路用於根據接收到的電壓使能信號輸出對應大小的電壓值。
3.如權利要求1所述的電源時序控制電路，其特徵在於:所述控制電路還用於接收來自電壓輸出電路的反饋信號，當控制電路接收到來自電壓輸出電路的反饋信號時，所述控制電路判斷對應的電壓已經上電完成。
4.如權利要求1所述的電源時序控制電路，其特徵在於:所述若干電壓輸出電路包括第一至第三電壓輸出電路，所述若干上電控制信號包括第一至第三上電控制信號，所述若干掉電控制信號包括第一至第五掉電控制信號，當所述第一電壓輸出電路接收到第一上電控制信號時，所述第一電壓輸出電路依序輸出第一及第二電壓，當所述第二電壓輸出電路接收到第二上電控制信號時，所述第二電壓輸出電路依序輸出第三及第四電壓，當所述第三電壓輸出電路接收到第三上電控制信號時，所述第三電壓輸出電路輸出第五電壓；當所述第一電壓輸出電路接收到第一掉電控制信號時，所述第一電壓輸出電路停止輸出第一電壓，當所述第一電壓輸出電路接收到第二掉電控制信號時，所述第一電壓輸出電路停止輸出第二電壓，當所述第二電壓輸出電路接收到第三掉電控制信號時，所述第二電壓輸出電路停止輸出第三電壓，當所述第二電壓輸出電路接收到第四掉電控制信號時，所述第二電壓輸出電路停止輸出第四電壓，當所述第三電壓輸出電路接收到第五掉電控制信號時，所述第三電壓輸出電路停止輸出第五電壓。
5.如權利要求4所述的電源時序控制電路，其特徵在於:所述控制電路包括一單片機及一第一晶片，所述單片機的第一組引腳中的第一至第五引腳分別通過第一至第五開關接地，第一組引腳中的第六至第八引腳懸空，所述單片機的第二組引腳中的第一及第二引腳與第一至第三電壓輸出電路均相連，第二組引腳中的第三至第六引腳分別通過第一至第四電阻與第一電源相連，所述單片機的第三組引腳分別通過第五至第十一電阻與第一電源相連，所述單片機的第四組引腳中的第一至第三引腳分別輸出第一至第三上電控制信號、第四至第八引腳分別輸出第一至第五掉電控制信號，所述單片機的重置引腳通過第十二電阻與第一電源相連，還通過第一電容接地，所述第一電源通過第二電容接地，所述單片機的電源引腳與第一電源相連，所述單片機的接地引腳接地，所述單片機的兩時鐘引腳分別與時鐘晶片的兩端相連，所述時鐘晶片的兩端還分別通過第三電容及第四電容接地，所述單片機的輸出引腳還與顯不電路相連；所述第一晶片的第一輸入引腳與貼片磁珠的第一端相連，所述貼片磁珠的第二端與第二電源相連，所述貼片磁珠的第一端還通過第五電容接地，所述第一晶片的第二輸入引腳與所述第一晶片的第一輸入引腳相連，所述第一晶片的第一及第二輸出引腳用於輸出第三電源，所述第一晶片的第一輸出引腳還分別通過第六及第七電容接地，所述第一晶片的第一輸出引腳還依序通過第十三及第十四電阻接地，所述第十三及第十四電阻之間的節點與第一晶片的反饋引腳相連，所述第一晶片的接地引腳通過第八電容接地，所述第一晶片的接地引腳直接接地，電源準備好信號引腳用於輸出電源準備好信號給單片機的第三組輸入引腳中的第六引腳，所述第一晶片的偏置引腳與所述第一晶片的第一輸入引腳相連，還通過第九電容接地，所述第一晶片的使能引腳通過第十五電阻接地，還通過第十六電阻與第二電源相連。
6.如權利要求5所述的電源時序控制電路，其特徵在於:所述第一及第二電壓輸出電路中的每一電壓輸出電路均包括第二至第六晶片，所述第二晶片的電壓引腳與第一晶片的第一輸出引腳相連，用於接收第三電源，所述第二晶片的兩時鐘引腳分別與第十電容的兩端相連，所述第十電容的兩端還分別通過第十七及第十八電阻與第十九電阻的兩端相連，所述第二十電阻與第十九電阻並聯連接，所述第二晶片的第一及第五脈衝信號輸出引腳分別用於輸出脈衝信號，第二至第四脈衝信號輸出引腳均接地，所述第二晶片的接地引腳通過第二十一電阻接地，所述第十一電容與第二十一電阻並聯連接，所述第二晶片的第一及第二總線引腳分別通過第二十二及第二十三電阻與第三電源相連，所述第二晶片的使能引腳與單片機的第一組輸出引腳中的第一引腳相連，所述第二晶片的電壓感測引腳通過第二十四電阻與第二電源相連，還分別通過第二十五電阻及第十二電容接地，第一及第二電源準備好信號引腳分別通過第二十六及第二十七電阻及與第三電源相連，還分別用於輸出第一及第二電源準備好信號，所述第二晶片的接地引腳分別通過第十三及第十四電容接地，所述第二晶片的接地引腳依序通過第二十八電阻及第十五電容接地，所述第二十八電阻及第二十九電阻均與第十五電容並聯連接，所述第二晶片的接地引腳通過第三十電阻接地，所述第二晶片的電壓引腳與第三電源相連，還通過第十六電容接地，所述第二晶片的第一及第二時鐘引腳還分別與第十七電容的兩端相連，所述第十七電容的兩端還分別通過第三十一及第三十二電阻與第三十三電阻的兩端相連，所述第三十四電阻與第三十三電阻並聯連接，所述第二晶片的接地引腳直接接地，所述第三晶片的接地引腳接地，所述第三晶片的第一組輸入引腳均與第二電源相連，所述第三晶片的第一組輸入引腳中的第一引腳還通過第十八電容接地，所述第十九及第二十電容均與第十八電容並聯連接，所述第三晶片的第一啟動引腳依序通過第三十五電阻及第二十電容與所述第三晶片的第二啟動引腳相連，所述第三晶片的脈衝`信號引腳通過第三十六電阻與第二晶片的第一脈衝信號輸出引腳相連，所述第三晶片的電壓引腳與第一電源相連，還通過第二十一電容接地，所述第三晶片的使能引腳與單片機的第四組輸出引腳中的第四引腳相連，所述第三晶片的第二組輸出引腳均用於輸出偵測信號，所述第三晶片的第一組輸出引腳中的第一引腳還通過第一電感與第四晶片的第一輸入引腳相連，所述第四晶片的第一輸入引腳通過第三十七電阻與第四晶片的第二輸入引腳相連，所述第四晶片的第二輸入引腳還用於輸出第一電壓，所述第四晶片的第二輸入引腳還通過第三十八電阻與第一場效應管的漏極相連，所述第一場效應管的源極接地，柵極與單片機的第三組輸出引腳中的第一引腳相連，所述第四晶片的接地引腳接地，所述第四晶片的電壓引腳與第一電源相連，所述第四晶片的輸出引腳接地並與第四晶片的第一數據引腳相連，所述第四晶片的第一及第二數據引腳還分別與單片機的第二組引腳中的第一及第二引腳相連，所述第五晶片的接地引腳接地，所述第五晶片的第一組輸入引腳均與第二電源相連，所述第五晶片的第一組輸入引腳中的第一引腳還通過第二十一電容接地，所述第二十二及第二十三電容均與第二十一電容並聯連接，所述第五晶片的第一啟動引腳依序通過第三十九電阻及第二十四電容與第五晶片的第二啟動引腳相連，第五晶片的脈衝信號引腳通過第四十電阻與第二晶片的第二脈衝信號輸出引腳相連，所述第五晶片的電壓引腳與第一電源相連，還通過第二十五電容接地，第五晶片的使能引腳與單片機的第二組輸出引腳中的第五引腳相連，所述第五晶片的第一輸出引腳通過第二電感與第六晶片的第一輸入引腳相連，所述第六晶片的第一輸入引腳通過第四i 電阻與第六晶片的第二輸入引腳相連，所述第六晶片的第二輸入引腳還用於輸出第二電壓，所述第六晶片的第二輸入引腳還通過第四十二電阻與第二場效應管的漏極相連，所述第二場效應管的源極接地，所述第二場效應管的柵極與單片機的輸出引腳相連，以接收電壓準備好信號，所述第六晶片的接地引腳接地，所述第六晶片的電壓引腳與第一電源相連，所述第六晶片的第一輸出引腳與述第六晶片的第一數據引腳相連，所述第六晶片的第二輸出引腳接地，所述第六晶片的第一及第二數據引腳分別與單片機的第二組輸出引腳中的第一及第二引腳相連；所述第二晶片的第一及第二電壓偵測引腳分別與第二十六電容的兩端相連，所述第二十六電容的連接第二晶片的第一電壓偵測引腳的一端還通過第四十三電阻與第一場效應管的漏極相連，所述第二十六電容的另一端通過第四十四電阻接地，所述第二晶片的第一及第二電流偵測引腳分別通過第四十五及第四十六電阻與第二十七電容的兩端相連，所述第二十七電容的一端還通過第四十七電阻與第三晶片的第一輸出引腳相連，所述第二十七電容的另一端與第一場效應管的漏極相連，所述第二晶片的第三及第四電流偵測引腳分別通過第四十八及第四十九電阻接地，所述第二晶片的第五及第六電流偵測引腳分別通過第五十及第五十一電阻接地，所述第二晶片的第七及第八電流偵測引腳分別通過第五十二及第五十三電阻接地，所述第二晶片的第九及第十電流偵測引腳分別通過第五十四及第五十五電阻與第二十八電容的第一及第二端相連，所述第二十八電容的第一端還通過第五十六電阻與第五晶片的第一輸出引腳相連，所述第二十八電容的第二端接地，所述第二晶片的第三及第四電壓偵測引腳分別與第二十九電容的第一端及第二端相連，所述第二十九電容的第一端還通過第五十七電阻與第二場效應管的漏極相連，所述第二十九電容的第二端通過第五十八電阻接地。
7.如權利要求5所述的電源時序控制電路，其特徵在於:所述第三電壓輸出電路包括第七至第十二晶片，所述第七晶片的第一電壓引腳與第一晶片的第一輸出引腳相連，所述第七晶片的兩時鐘引腳分別與第三十電容的兩端相連，所述第三十電容的兩端還分別通過第五十九電阻及第六十電阻與第六十一電阻的兩端相連，所述第六十二電阻與第六十一電阻並聯連接，所述第七晶片的第一至第四脈衝信號輸出引腳分別用於輸出脈衝信號，以控制第三電壓輸出電路所輸出的第五電壓的大小，所述第七晶片的第五脈衝信號輸出引腳接地，所述第七晶片的第一接地引腳通過第六十三電阻接地，所述第三十一電容與第六十三電阻並聯連接，所述第七晶片的第一及第二總線引腳及分別通過第六十四電阻及第六十五電阻與第一電源相連，所述第七晶片的使能引腳與單片機的第四組引腳中的第三引腳相連，所述第七晶片的電壓感測引腳通過第六十六電阻與第三電源相連，還分別通過第六十電阻及第三十二電容接地，所述第七晶片的第一及第二電源準備好信號引腳分別通過第六十八電阻及第六十九電阻與第二電源相連，還用於輸出第五電源準備好信號，所述第七晶片的第一接地引腳分別通過第三十三及第三十四電容接地，所述第七晶片的第二接地引腳依序通過第七十電阻及第三十五電容接地，所述第七十一電阻及第七十二電阻均與第三十五電容並聯連接，所述第七晶片的第三接地引腳通過第七十三電阻接地，所述第七晶片的第二電壓引腳與第二電源相連，還通過第三十六電容接地，所述第七晶片的第四接地引腳直接接地；所述第八晶片的接地引腳接地，所述第八晶片的第一組輸入引腳均與第三電源相連，所述第八晶片的第一組輸入引腳中的第一引腳還通過第三十八電容接地，所述第三十九電容及第四十電容均與第三十八電容並聯連接，所述第八晶片的第一啟動引腳依序通過第七十八電阻及第四十一電容與所述第八晶片的第二啟動引腳相連，所述第八晶片的脈衝信號引腳通過第七十九電阻與第七晶片的第一脈衝信號輸出引腳相連，以接收輸出的脈衝信號，所述第八晶片的第一電壓引腳與第一電源相連，還通過第四十二電容接地，所述第八晶片的使能引腳與單片機的第四組輸出引腳中的第八引腳相連，以接收第五上電控制信號，所述第八晶片的第一至第六輸出引腳均用於輸出第五電流偵測信號，所述第八晶片的第一輸出引腳還通過第三電感與第九晶片的第一輸入引腳相連，所述第九晶片的第一輸入引腳通過第八十電阻與第九晶片的第二輸入引腳相連，所述第九晶片的第二輸入引腳還用於輸出第五電壓，所述第九晶片的第二輸入引腳還直接與第三場效應管的漏極相連，所述第三場效應管的源極通過第八十一電阻接地，所述第三場效應管的柵極與單片機的第三組引腳中的第五引腳相連，以接收第五掉電控制信號，所述第九晶片的接地引腳接地，所述第九晶片的電壓引腳與第一電源相連，所述第九晶片的第一輸出引腳接地，所述第九晶片的第二輸出引腳與所述第九晶片的第一輸出引腳相連，所述第九晶片的所述第一及第二數據引腳還分別與單片機的第二組引腳中的第一及第二引腳相連；所述第十晶片的接地引腳接地，所述第十晶片的第一組輸入引腳均與第三電源相連，所述第十晶片的第一組輸入引腳中的第一引腳還通過第四十三電容接地，所述第四十四電容及第四十五電容均與第四十三電容並聯連接，所述第十晶片的第一啟動引腳依序通過第八十二電阻及第四十六電容與所述第十晶片的第二啟動引腳相連，所述第十晶片的脈衝信號引腳通過第八十三電阻與第七晶片的第二脈衝信號輸出引腳相連，以接收輸出的脈衝信號，所述第十晶片的第一電壓引腳與第一電源相連，還通過第四十七電容接地，所述第十晶片的使能引腳與單片機的第四組輸出引腳中的第八引腳相連，以接收第五上電控制信號，所述第十晶片的第一至第六輸出引腳均用於輸出第六電流偵測信號，所述第十晶片的第一輸出引腳還與第九晶片的第一輸入引腳相連；所述第十一晶片的接地引腳接地，所述第十一晶片的第一組輸入引腳均與第三電源相連，所`述第十一晶片的第一組輸入引腳中的第一引腳還通過第四十八電容接地，所述第四十九電容及第五十電容均與第四十八電容並聯連接，所述第十一晶片的第一啟動引腳依序通過第八十四電阻及第四十九電容與所述第十一晶片的第二啟動引腳相連，所述第十一晶片的脈衝信號引腳通過第八十五電阻與第七晶片的第三脈衝信號輸出引腳相連，以接收輸出的脈衝信號，所述第十一晶片的第一電壓引腳與第一電源相連，還通過第五十電容接地，所述第十一晶片的使能引腳與單片機的第四組輸出引腳中的第八引腳相連，以接收第五上電控制信號，所述第十一晶片的第一至第六輸出引腳均用於輸出第七電流偵測信號，所述第十一晶片的第一輸出引腳還與第九晶片的第一輸入引腳相連；所述第十二晶片的接地引腳接地，所述第十二晶片的第一組輸入引腳均與第三電源相連，所述第十二晶片的第一組輸入引腳中的第一引腳還通過第五十一電容接地，所述第五十二電容及第五十三電容均與第五十一電容並聯連接，所述第十二晶片的第一啟動引腳依序通過第八十六電阻及第五十四電容與所述第十二晶片的第二啟動引腳相連，所述第十二晶片的脈衝信號引腳通過第八十七電阻與第七晶片的第四脈衝信號輸出引腳相連，以接收輸出的脈衝信號，所述第十二晶片的第一電壓引腳與第一電源相連，還通過第五十五電容接地，所述第十二晶片的使能引腳與單片機的第四組輸出引腳中的第八引腳相連，以接收第五上電控制信號，所述第十二晶片的第一至第六輸出引腳均用於輸出第八電流偵測信號，所述第十二晶片的第一輸出引腳還與第九晶片的第一輸入引腳相連。
【文檔編號】G05B19/042GK103513595SQ201210220709
【公開日】2014年1月15日 申請日期:2012年6月29日 優先權日:2012年6月29日
【發明者】白雲, 童松林 申請人:鴻富錦精密工業（深圳）有限公司, 鴻海精密工業股份有限公司