Mos電晶體的形成方法

2023-05-02 09:08:26

Mos電晶體的形成方法
【專利摘要】一種MOS電晶體的形成方法，包括：形成覆蓋所述第一區域柵極結構頂表面和第二區域柵極結構頂表面的金屬蓋帽層；形成覆蓋所述第二區域的金屬蓋帽層的阻擋層；以所述阻擋層為掩膜，去除所述第一區域的金屬蓋帽層，形成第一開口；在所述第一開口內形成絕緣蓋帽層；形成第二開口，所述第二開口暴露出第二區域的金屬蓋帽層和摻雜區；在所述第二開口內形成接觸體。本發明的MOS電晶體在第一區域的柵極結構頂表面形成有絕緣蓋帽層，防止了接觸體到柵極的短路，在第二區域的柵極結構頂表面形成有金屬蓋帽層，在第二區域形成共享接觸體結構。
【專利說明】MOS電晶體的形成方法

【技術領域】
[0001] 本發明涉及半導體【技術領域】，尤其涉及一種M0S電晶體的形成方法。

【背景技術】
[0002] 隨著半導體製造工藝的不斷發展，集成電路中半導體器件的特徵尺寸（CD: Critical Dimension)越來越小，單位面積上集成的器件單元越來越多，器件之間的尺寸不 斷減小，加大了半導體器件製造的難度。例如在45nm及其以下的技術節點，存儲單元中相 鄰柵電極之間的間隙變得很小，在相鄰柵電極之間的間隙中製造用以連接源極、漏極和上 層金屬線的接觸體的工藝變得更為困難。
[0003] 請參考圖1，圖1示出了現有技術的一種M0S電晶體的剖面結構示意圖。所述M0S 電晶體包括：半導體襯底100 ;位於所述半導體襯底100上的柵介質層(未圖示)和位於所述 柵介質層上的柵電極102 ;位於所述柵介質層和柵電極102側壁表面的側牆103 ;位於所述 柵電極102兩側的半導體襯底100內的摻雜區101，所述摻雜區101為待形成M0S電晶體的 源區或漏區；位於所述半導體襯底100表面且覆蓋所述側牆103側壁的第一介質層104,所 述第一介質層104的頂表面與所述柵電極102的頂表面齊平；位於所述第一介質層104上 的第二介質層105,所述第二介質層105覆蓋所述柵電極102 ;穿通所述第二介質層105和 第一介質層104的接觸通孔(未示出），所述接觸通孔暴露出所述摻雜區101表面；位於所述 接觸通孔內的接觸體106,所述接觸體106與所述摻雜區101電學連接。所述接觸體106用 於將M0S電晶體的源區或漏區與上層金屬布線連接，實現邏輯功能。
[0004] 但是，由於M0S電晶體的相鄰柵電極102之間的間隙變得越來越小，準確地將所述 接觸體106形成於相鄰柵電極102之間的摻雜區101上的工藝變得越來越困難。請參考 圖2,當形成接觸通孔的光刻工藝發生偏差時，所形成的接觸體106不僅形成於所述摻雜區 101上，還形成於所述柵電極102上，造成接觸體到柵電極（CTG :contact-to_gate)的短路。
[0005] 因此，現有技術的M0S電晶體中存在接觸體到柵電極短路的問題。


【發明內容】

[0006] 本發明解決的技術問題是現有技術的M0S電晶體中存在接觸體到柵電極的短路。
[0007] 為解決上述問題，本發明提供了一種M0S電晶體的形成方法，包括：提供半導體襯 底，所述半導體襯底具有第一區域和第二區域，所述第一區域和所述第二區域內具有柵極 結構，所述柵極結構兩側的半導體襯底內具有摻雜區，所述半導體襯底表面具有第一介質 層，所述第一介質層的頂表面與所述柵極結構的頂表面齊平；形成覆蓋所述第一區域柵極 結構頂表面和第二區域柵極結構頂表面的金屬蓋帽層；形成覆蓋所述第一介質層的第二介 質層，所述第二介質層的頂表面與所述金屬蓋帽層的頂表面齊平；形成覆蓋所述第二區域 的金屬蓋帽層的阻擋層；以所述阻擋層為掩膜，去除所述第一區域的金屬蓋帽層，形成第一 開口，去除所述阻擋層；在所述第一開口內形成絕緣蓋帽層；形成覆蓋所述絕緣蓋帽層、金 屬蓋帽層和第二介質層的第三介質層；刻蝕所述第三介質層、第二介質層和第一介質層，形 成第二開口，所述第二開口暴露出所述摻雜區和第二區域的金屬蓋帽層；在所述第二開口 內形成接觸體。
[0008] 可選的，所述金屬蓋帽層的材料為鈷、鎳、鉬、矽、鎢、鈀、銀和金中的一種或幾種。
[0009] 可選的，形成所述金屬蓋帽層的工藝為選擇性沉積工藝。
[0010] 可選的，所述選擇性沉積工藝為無電極電鍍或者化學氣相沉積。
[0011] 可選的，去除所述第一區域的金屬蓋帽層採用溼法刻蝕工藝。
[0012] 可選的，所述溼法刻蝕工藝的刻蝕溶液為氨水、雙氧水和水的混合溶液，所述刻蝕 溶液的溫度為60攝氏度?80攝氏度。
[0013] 可選的，所述溼法刻蝕工藝的刻蝕溶液包括質量百分比為10%?40%的雙氧水、質 量百分比為0. 1%?15%的有機酸鹽、質量百分比為0. 1%?0. 5%的氨、和水，所述刻蝕溶液 的溫度為30攝氏度?60攝氏度。
[0014] 可選的，所述有機酸鹽為羧酸鹽或者檸檬酸鹽。
[0015] 可選的，所述溼法刻蝕工藝的刻蝕溶液包括質量百分比為2%?20%的硝酸、質量 百分比為2%?20%的羧酸、和水，所述刻蝕溶液的溫度為10攝氏度?60攝氏度。
[0016] 可選的，所述羧酸為檸檬酸、酒石酸、蘋果酸、草酸和草酸銨中的一種或幾種。
[0017] 可選的，所述溼法刻蝕工藝的刻蝕溶液為雙氧水、硝酸鐵、丙二酸和水的混合溶 液，所述刻蝕溶液的溫度為10攝氏度?100攝氏度。
[0018] 可選的，去除所述第一區域的金屬蓋帽層採用幹法刻蝕工藝。
[0019] 可選的，所述絕緣蓋帽層的材料為氮化矽或者氮氧化矽。
[0020] 可選的，所述第一介質層、所述第二介質層和所述第三介質層的材料為氧化矽。
[0021] 可選的，在所述第一開口內形成絕緣蓋帽層的工藝包括：形成覆蓋所述第二介質 層的絕緣蓋帽材料層，所述絕緣蓋帽材料層填充滿所述第一開口；化學機械拋光所述絕緣 蓋帽材料層，直至暴露出所述第二介質層的頂表面，位於所述第一開口內的絕緣蓋帽材料 層構成絕緣蓋帽層。
[0022] 可選的，在所述第二開口內形成接觸體的工藝包括：形成覆蓋所述第三介質層的 接觸材料層，所述接觸材料層填充滿所述第二開口；化學機械拋光所述接觸材料層，直至暴 露出所述第三介質層的頂表面，位於所述第二開口內的接觸材料層構成接觸體。
[0023] 可選的，還包括，在所述第二開口內形成接觸體之前，在所述第二開口的底部形成 娃化物層。
[0024] 可選的，所述柵極結構包括位於所述半導體襯底表面的柵介質層、位於所述柵介 質層上的柵電極、和位於所述柵介質層和所述柵電極側壁表面的側牆。
[0025] 可選的，所述柵介質層的材料為氧化矽，所述柵電極的材料為多晶矽。
[0026] 可選的，所述柵介質層的材料為高介電常數材料，所述柵電極的材料為金屬。
[0027] 與現有技術相比，本發明的技術方案具有以下優點：
[0028] 本發明實施例的M0S電晶體的形成方法中，在第一區域柵極結構頂表面和第二 區域柵極結構頂表面形成金屬蓋帽層，在形成第二介質層後，去除所述第一區域的金屬蓋 帽層，在第一區域的原金屬蓋帽層位置形成絕緣蓋帽層，再形成暴露出所述摻雜區和所 述第二區域的金屬蓋帽層的第二開口，在所述第二開口內形成接觸體。由於所述第一區 域的柵極結構頂表面形成有絕緣蓋帽層，在形成第二開口的過程中，即使受限於光刻精 度，所述第二開口偏離預設位置，偏向第一區域的柵極結構，後續形成接觸體後，由於接觸 體和第一區域的柵極結構之間被所述絕緣蓋帽層隔離，不會產生接觸體到柵電極（CTG: Contact-to-gate)的短路。另外，本實施例第二區域的柵極結構的頂表面覆蓋有金屬 蓋帽層，所述金屬蓋帽層不僅可以保護第二區域的柵電極，還可以作為接觸凸點（Budded contact)連接後續形成的接觸體與第二區域的柵電極，使摻雜區與柵電極共用同一接觸 體，形成共享接觸體（Shared contact)結構。
[0029] 進一步的，本發明實施例形成所述金屬蓋帽層的工藝為選擇性沉積工藝，例如無 電極電鍍（Electroless plating)或者化學氣相沉積。所述金屬蓋帽層採用選擇性沉積工 藝形成，可精確形成於柵電極的頂表面，不存在光刻工藝的對準問題，後續在第一區域的金 屬蓋帽層位置形成絕緣蓋帽層後，所述絕緣蓋帽層也可以覆蓋所述第一區域的柵電極的頂 表面。另外，本發明實施例去除第一區域的金屬蓋帽層採用溼法刻蝕工藝，本發明實施例的 溼法刻蝕溶液對柵電極和第二介質層具有較高的選擇性，在刻蝕去除金屬蓋帽層的工藝過 程中，對所述柵電極和第二介質層的損傷小。

【專利附圖】

【附圖說明】
[0030] 圖1是現有技術的M0S電晶體的剖面結構示意圖；
[0031] 圖2是現有技術的M0S電晶體出現接觸體到柵電極短路情況時的剖面結構示意 圖；
[0032] 圖3是現有技術具有共享接觸體的M0S電晶體的剖面結構示意圖；
[0033] 圖4至圖10是本發明實施例的M0S電晶體的形成過程的剖面結構示意圖。

【具體實施方式】
[0034] 由【背景技術】可知，現有技術所形成的M0S電晶體中存在接觸體到柵電極的短路。
[0035] 本發明的發明人通過研究現有技術形成M0S電晶體的方法，發現現有技術為防止 接觸體到柵電極的短路通常採用控制通孔定位和減小接觸體的關鍵尺寸的手段。但是，由 於柵電極間距進一步的縮小，通孔定位要求變得非常難以實現，例如，當柵電極間距小於 100納米時，現有技術需要小於10納米的定位控制和關鍵尺寸控制，以實現可製造的工藝 窗口（Process window)。如此高的尺寸控制要求導致現有技術所形成的M0S電晶體中接觸 體到柵電極的短路的機率較高。另外，本發明人研究了現有技術中的共享接觸體（Shared contact)技術，如圖3所述，集成電路製造過程中，為了實現一定的邏輯功能，常常需要將 同一 M0S電晶體的摻雜區101，即源區或漏區與柵電極102連接，現有技術通過使摻雜區 101和柵電極102共用同一接觸體106來實現摻雜區101和柵電極102的互連，構成共享 接觸體結構。因此，現有技術的M0S電晶體製造方法中，一方面要避免接觸體到柵電極的短 路，一方面在共享接觸體結構中需要通過接觸體將摻雜區與柵電極互連，導致了 M0S晶體 管的製造難度增加，可靠性不佳。
[0036] 基於以上研究，本發明的發明人提出了一種M0S電晶體的形成方法，在第一區域 的柵極結構頂表面和第二區域的柵極結構頂表面形成金屬蓋帽層，在形成第二介質層後， 去除所述第一區域的金屬蓋帽層，在第一區域的原金屬蓋帽層位置形成絕緣蓋帽層，再形 成暴露出所述摻雜區和第二區域的金屬蓋帽層的第二開口，在所述第二開口內形成接觸 體。位於第一區域柵極結構頂表面的絕緣蓋帽層隔離接觸體與第一區域的柵電極，防止接 觸體到柵電極的短路；位於第二區域柵電極頂表面的金屬蓋帽層連接接觸體與第二區域的 柵電極，使摻雜區與柵電極共用同一接觸體，形成共享接觸體結構。
[0037] 為使本發明的上述目的、特徵和優點能夠更為明顯易懂，下面結合附圖對本發明 的具體實施例做詳細的說明。
[0038] 需要說明的是，提供這些附圖的目的是有助於理解本發明的實施例，而不應解釋 為對本發明的不當的限制。為了更清楚起見，圖中所示尺寸並未按比例繪製，可能會做放 大、縮小或其他改變。
[0039] 圖4至圖10是本發明實施例的M0S電晶體的形成過程的剖面結構示意圖。
[0040] 請參考圖4,提供半導體襯底200,所述半導體襯底200具有第一區域I和第二區 域II，所述第一區域I和所述第二區域II內具有柵極結構，所述柵極結構兩側的半導體襯 底200內具有摻雜區201，所述半導體襯底200表面具有第一介質層205,所述第一介質層 205的頂表面與所述柵極結構的頂表面齊平。
[0041] 所述半導體襯底200可以是矽襯底或者絕緣體上矽（SOI)襯底，所述半導體襯底 200也可以是鍺襯底、矽鍺襯底、砷化鎵襯底或者絕緣體上鍺襯底。本實施例中，所述半導體 襯底200為矽襯底，所述半導體襯底200作為後續工藝的工作平臺。
[0042] 所述柵極結構包括位於所述半導體襯底200表面的柵介質層202、位於所述柵介 質層202上的柵電極203、和位於所述柵介質層202和所述柵電極203側壁表面的側牆204。 本實施例中，所述柵介質層202和所述柵電極203採用後柵（Gate-last)工藝形成，所述柵 介質層202的材料為高介電常數(高K)材料，例如所述柵介質層202的材料為Hf0 2、Al203、 Zr02、HfSi0、HfSi0N、HfTa0和HfZrO中的一種或幾種；所述柵電極203的材料為金屬，例如 所述柵電極 203 的材料為 W、Al、Cu、Ti、Ta、Co、TaN、NiSi、CoSi、TiN、TiAl 和 TaSiN 中的一 種或幾種。所述柵介質層202和所述柵電極203構成高K金屬柵（HKMG)結構，有利於提高 M0S電晶體擊穿電壓、減小漏電流、提高電晶體性能。採用後柵工藝形成所述柵介質層202 和柵電極203的具體方法可參考現有技術，在此不再贅述。在其他實施例中，所述柵介質層 202的材料還可以為氧化矽，所述柵電極203的材料還可以為多晶矽。所述側牆204的材料 為氮化矽、氧化矽或者氮氧化矽，所述側牆204用於在後續工藝中保護柵介質層202和柵電 極 203。
[0043] 所述摻雜區201位於所述柵極結構兩側的半導體襯底200內，本實施例中，所述摻 雜區201為待形成M0S電晶體的源區或漏區。當所述待形成M0S電晶體為PM0S電晶體時， 所述摻雜區201摻雜有P型雜質，如硼離子、銦離子或鎵離子；當所述待形成M0S電晶體為 NM0S電晶體時，所述摻雜區201摻雜有N型雜質，如磷離子、砷離子或者銻離子。
[0044] 所述第一介質層205位於所述半導體襯底200表面，所述第一介質層205覆蓋所 述側牆204的側壁表面，且所述第一介質層205的頂表面與所述柵電極203的頂表面齊平。 所述第一介質層205的材料可以為氧化娃、氮化娃、氮氧化娃或者低介電常數(低K)介質材 料，所述第一介質層205用於不同M0S電晶體之間的電學隔離。本實施例中，所述第一介質 層205的材料為氧化娃。
[0045] 本實施例中，所述半導體襯底200具有第一區域I和第二區域II，後續形成接觸 體，以將所述第一區域I和第二區域II的M0S電晶體的源區、漏區或者柵電極與上層金屬 布線連接，實現集成電路的邏輯功能。本實施例中以第一區域I和第二區域II劃分具有不 同連接關係的MOS電晶體，所述第一區域I的MOS電晶體的柵電極203與摻雜區201上的 接觸體電學隔離，而第二區域II的MOS電晶體需將柵電極203和摻雜區201通過同一接觸 體連接，形成共享接觸體（Shared contact)。圖4中為了簡單明了起見，僅以第一區域I的 一個M0S電晶體和第二區域II的一個M0S電晶體為例來說明本發明的M0S電晶體的形成過 程。
[0046] 請參考圖5,形成覆蓋所述第一區域I柵極結構頂表面和第二區域II柵極結構頂 表面的金屬蓋帽層206。
[0047] 本實施例中，所述第一區域I的柵極結構側壁和所述第二區域II的柵極結構側壁 被所述第一介質層205覆蓋，所述第一介質層205的頂表面與所述柵電極203的頂表面齊 平，暴露出所述柵電極203的頂表面。採用選擇性外延工藝在所述柵極結構的頂表面，即 所述柵電極203的頂表面，形成金屬蓋帽層206。本實施例中，形成所述金屬蓋帽層206的 工藝為無電極電鍍（Electroless plating),也稱為化學鍍，其在無外加電流的情況下藉助 合適的還原劑，使鍍液中的金屬離子還原為金屬，沉積到基底表面，且無電極電鍍工藝可以 選擇性的在金屬基底上沉積金屬材料。本實施例中，所述第一介質層205暴露出所述柵電 極203的頂表面，所述柵電極203的材料為金屬，採用無電極電鍍工藝沉積金屬材料時，所 述金屬材料選擇性沉積在所述柵電極203的頂表面。在沉積過程中，所述金屬材料沿垂直 和平行半導體襯底200表面的方向生長，直至覆蓋滿所述柵電極203的頂表面，形成金屬蓋 帽層206。所述金屬蓋帽層206的材料為鈷、鎳、鉬、矽、鎢、鈀、銀和金中的一種或幾種。本 實施例中，所述金屬蓋帽層206的材料為鎢。所述金屬蓋帽層206的材料可以根據柵電極 203和無電極電鍍工藝的需要來選擇，使得金屬蓋帽層206與柵電極203的材料不同，且可 以選擇性沉積於柵電極203的頂表面。所述金屬蓋帽層206的材料與所述柵電極203的材 料不同，可以減少後續去除所述金屬蓋帽層206的工藝中，對所述柵電極203的損傷。位於 所述第一區域I的柵電極203頂表面的金屬蓋帽層206作為後續形成的絕緣蓋帽層的犧牲 層，為所述絕緣蓋帽層佔據位置；位於所述第二區域II的柵電極203頂表面的金屬蓋帽層 206作為接觸凸點（Budded contact)，使後續形成的接觸體與第二區域II的柵電極203電 學連接。另外，由於形成所述金屬蓋帽層206的工藝為選擇性沉積，可精確形成於所述柵電 極203的頂表面之上，不存在光刻工藝的對準問題，後續在所述第一區域I的金屬蓋帽層 206的位置形成絕緣蓋帽層時，所述絕緣蓋帽層也覆蓋所述柵電極203的頂表面；後續在所 述第二區域II形成共享接觸體時，可以確保所述接觸體與第二區域II的柵電極203電學連 接。
[0048] 在其他實施例中，形成覆蓋所述柵電極的金屬蓋帽層採用化學氣相沉積工藝，化 學氣相沉積工藝也可以選擇性的在所述柵電極的頂表面形成金屬蓋帽層。
[0049] 請參考圖6,形成覆蓋所述第一介質層205的第二介質層207,所述第二介質層207 的頂表面與所述金屬蓋帽層206的頂表面齊平。
[0050] 具體的，在所述第一介質層205上沉積第二介質材料層(未圖示)，所述第二介質材 料層覆蓋所述金屬蓋帽層206,且所述第二介質材料層的厚度大於所述金屬蓋帽層206的 厚度。本實施例中，形成所述第二介質材料層的工藝為化學氣相沉積，所述第二介質材料層 的材料為氧化矽。在其他實施例中，所述第二介質材料層的材料還可以為氮化矽、氮氧化矽 或者低K介質材料。採用化學機械拋光工藝研磨所述第二介質材料層，直至暴露出所述金 屬蓋帽層206的頂表面，形成第二介質層207。在一實施例中，採用化學機械拋光工藝研磨 所述第二介質材料層，直至暴露出所述金屬蓋帽層206的頂表面後，繼續研磨所述第二介 質材料層和金屬蓋帽層206,以增大第二介質層207暴露出的金屬蓋帽層206頂表面的面 積，有利於後續去除所述金屬蓋帽層206。
[0051] 請參考圖7,形成覆蓋所述第二區域II的金屬蓋帽層206的阻擋層208 ;以所述阻 擋層208為掩膜，去除所述第一區域I的金屬蓋帽層206(參考圖6)，形成第一開口 209 ;去 除所述阻擋層208。
[0052] 所述阻擋層208可以為光刻膠層，所述光刻膠層採用光刻工藝形成。所述阻擋層 208還可以為硬掩膜層，當所述阻擋層208為硬掩膜層時，所述硬掩膜層採用光刻和光刻後 的刻蝕工藝形成。所述阻擋層208覆蓋所述第二區域II的金屬蓋帽層206,所述阻擋層208 還可以覆蓋部分第二介質層207。所述阻擋層208用於後續工藝去除第一區域I的金屬蓋 帽層206時，保護第二區域II的金屬蓋帽層206。
[0053] 在形成阻擋層208後，以所述阻擋層208為掩膜，去除所述第一區域I的金屬蓋帽 層206。去除所述第一區域I的金屬蓋帽層206可以採用溼法刻蝕工藝，所述溼法刻蝕工藝 對所述第二介質層207和所述柵電極203具有選擇性，可以在去除所述金屬蓋帽層206的 同時，減少對所述第二介質層207和柵電極203的影響。本實施例中，所述金屬蓋帽層206 的材料為鎢，所述溼法刻蝕工藝的刻蝕溶液包括質量百分比為10%?40%的雙氧水（Η202)、 質量百分比為〇· 1%?15%的有機酸鹽（Organic acid salt)、質量百分比為0· 1%?0· 5% 的氨（NH3)、和水（H20)，所述刻蝕溶液的溫度為30攝氏度?60攝氏度。所述的有機酸鹽可 以為羧酸鹽（Carboxylic acid salt)或者朽1檬酸鹽（Salt of citric acid)。上述刻蝕溶 液在刻蝕金屬蓋帽層206的過程中，對所述柵電極203和第二介質層207具有較高的選擇 性，可以減少對所述柵電極203和第二介質層207的損傷。
[0054] 在另一實施例中，刻蝕所述第一區域I的金屬蓋帽層206的溼法刻蝕工藝的 刻蝕溶液包括質量百分比為2%?20%的硝酸（ΗΝ0 3)、質量百分比為2%?20%的羧酸 (Carboxylic acid)、和水（H20)，所述刻蝕溶液的溫度為10攝氏度?60攝氏度；所述 羧酸為朽1樣酸（Citric acid)、酒石酸（Tartaric acid)、蘋果酸（Malic acid)、草酸 (Ethanedioic acid)和草酸銨（Ammonium oxalate)中的一種或幾種。在另一實施例中， 刻蝕所述第一區域I的金屬蓋帽層206的溼法刻蝕工藝的刻蝕溶液為雙氧水（H 202)、硝酸 鐵（FeN03)、丙二酸（Malonic Acid)和水（H20)的混合溶液，所述刻蝕溶液的溫度為10攝氏 度?100攝氏度。在另一實施例中，刻蝕所述第一區域I的金屬蓋帽層206的溼法刻蝕工 藝的刻蝕溶液為氨水、雙氧水和水的混合溶液，所述刻蝕溶液的溫度為60攝氏度?80攝氏 度。當所述金屬蓋帽層206的材料為鎢系金屬或鈦系金屬時，上述的溼法刻蝕的刻蝕溶液 對所述柵電極203和第二介質層207具有較高的選擇性，可以在刻蝕所述金屬層206的同 時，減少對所述柵電極203和第二介質層207的損傷。
[0055] 在其他實施例中，去除所述第一區域的金屬蓋帽層採用幹法刻蝕工藝，如反應離 子刻蝕工藝，所述幹法刻蝕工藝可以通過調節工藝參數對所述第二介質層和柵電極具有選 擇性，在刻蝕所述金屬蓋帽層的同時，減少對所述第二介質層和柵電極的損傷。
[0056] 在去除所述第一區域I的金屬蓋帽層206,形成第一開口 209後，去除所述阻擋層 208,去除所述阻擋層208的工藝為等離子體灰化工藝或者刻蝕工藝。
[0057] 請參考圖8,在所述第一開口 209 (參考圖7)內形成絕緣蓋帽層210。
[0058] 具體的，在所述第二介質層207上沉積絕緣蓋帽材料層(未圖示)，所述絕緣蓋帽材 料層填充滿所述第一開口 209。沉積所述絕緣蓋帽材料層的工藝可以採用化學氣相沉積、物 理氣相沉積或者原子層沉積。接著，採用化學機械拋光工藝研磨所述絕緣蓋帽材料層，直至 暴露出所述第二介質層207的頂表面，位於所述第一開口 209內的絕緣蓋帽材料層構成絕 緣蓋帽層210。所述絕緣蓋帽層210的材料可以為氮化矽或者氮氧化矽，所述絕緣蓋帽層 210的材料還可以為其他低K電介質材料。所述絕緣蓋帽層210的材料與所述第二介質層 207、第一介質層205和後續形成的第三介質層的材料不同，以確保在後續的第二開口刻蝕 過程中，對所述絕緣蓋帽層210的損傷較小。
[0059] 在所述第一開口 209內形成絕緣蓋帽層210後，使得第一區域I的柵電極203頂 表面被絕緣蓋帽層210覆蓋，在後續形成接觸體後，可以防止由於接觸體的位置偏差而導 致的接觸體到柵電極（CTG :Contact to gate)短路；而第二區域II的柵電極203頂表面 覆蓋有金屬蓋帽層206,在後續形成接觸體後，所述金屬蓋帽層206作為接觸凸點（Budded contact)連接接觸體與柵電極203,使摻雜區201與柵電極203共用同一接觸體，形成共享 接觸體（Shared contact)。
[0060] 請參考圖9,形成覆蓋所述絕緣蓋帽層210、金屬蓋帽層206和第二介質層207的 第三介質層211 ;刻蝕所述第三介質層211、第二介質層207和第一介質層205,形成第二開 口 212,所述第二開口 212暴露出所述摻雜區201和第二區域II的金屬蓋帽層206。
[0061] 具體的，採用化學氣相沉積工藝形成覆蓋所述絕緣蓋帽層209、金屬蓋帽層206和 第二介質層207的第三介質層211。所述第三介質層211的材料可以為氧化矽、氮化矽、氮 氧化矽或者低K電介質材料，本實施例中，所述第三介質層211的材料為氧化矽。所述第三 介質層211作為層間介質層，後續可以在所述第三介質層211上形成層間金屬布線。在形 成第三介質層211後，在所述第三介質層211上形成圖形化的光刻膠層(未圖示)，所述圖形 化的光刻膠層暴露出與待形成第二開口對應的第三介質層211，以所述圖形化的光刻膠層 為掩膜，米用幹法刻蝕工藝刻蝕所述第三介質層211、第二介質層207和第一介質層205,直 至暴露出所述摻雜區201和第二區域II的金屬蓋帽層206,形成第二開口 212,去除所述圖 形化的光刻膠層。
[0062] 本實施例中，由於第一區域I的柵電極203的頂表面覆蓋有絕緣蓋帽層210,所述 絕緣蓋帽層210的材料與所述第一介質層203、第二介質層207和第三介質層211的材料 不同，在刻蝕第二開口 212的過程中，即使受限於光刻精度，所述第二開口 212偏離預設位 置，偏向第一區域I的柵電極203,由於刻蝕工藝對所述絕緣蓋帽層210具有較高的刻蝕選 擇比，對所述絕緣蓋帽層210的刻蝕較少，使得在形成第二開口 212後，所述第一區域I的 柵電極203的頂表面依然被所述絕緣蓋帽層210覆蓋，所述第一區域I的柵電極203可以 與後續形成的接觸體隔離，避免接觸體到柵電極的短路。另外，本實施例第二區域II的柵電 極203的頂表面覆蓋有金屬蓋帽層206,所述第二開口 212暴露出所述金屬蓋帽層206,由 於在第二開口 212的刻蝕過程中，所述金屬蓋帽層206與介質層的材料不同，對所述金屬蓋 帽層206的刻蝕較少，使得在形成第二開口 212後，所述第二區域II的柵電極203的頂表面 依然被所述金屬蓋帽層206覆蓋，所述金屬蓋帽層206可以減少刻蝕過程中對柵電極212 的損傷，後續在所述第二開口 212中形成接觸體後，所述接觸體通過金屬蓋帽層206與第二 區域II的柵電極203互連，形成共享接觸體，以實現集成電路的邏輯功能。
[0063] 請參考圖10,在所述第二開口 212 (參考圖9)內形成接觸體213。
[0064] 本實施例中，在所述第二開口 212內形成接觸體213之前，在所述第二開口 212的 底部形成矽化物層(未圖示)。具體的，採用物理氣相沉積、化學氣相沉積或者原子層沉積工 藝在所述通孔212底部和側壁形成矽化物金屬層，所述矽化物金屬層的材料可以為鎳、鈷、 鉭、鈦、鎢、鉬、鈀、鋁、釔、鉺和鐿中的一種或幾種；對所述矽化物金屬層進行退火，使所述第 二開口 212暴露出摻雜區201中的娃原子與所述娃化物金屬層反應形成娃化物層；米用溼 法刻蝕工藝去除未反應的矽化物金屬層。所述矽化物層可以減少後續形成的接觸體與摻雜 區201之間的電阻。
[0065] 在所述第二開口 212內形成接觸體213的工藝包括：採用化學氣相沉積或者物理 氣相沉積工藝形成覆蓋所述第三介質層211的接觸材料層，所述接觸材料層填充滿所述第 二開口 212 ;採用化學機械拋光工藝研磨所述接觸材料層，直至暴露出所述第三介質層211 的頂表面，位於所述第二開口 212內的接觸材料層構成接觸體213。所述接觸體213的材料 可以為鶴、銅或者錯。
[0066] 本實施例中，所述第一區域I的柵電極203上形成有絕緣蓋帽層210,可以防止由 於接觸體213位置的偏移而導致的第一區域I的柵電極203與接觸體213的短路，構成了 自對準接觸（SAC :Self-Align contact);所述第二區域II的柵電極203上形成有金屬蓋帽 層206,所述金屬蓋帽層206連接所述第二區域II的柵電極203和接觸體213,使第二區域 的柵電極203和摻雜區201共用同一接觸體，形成共享接觸體結構。
[0067] 雖然本發明披露如上，但本發明並非限定於此。任何本領域技術人員，在不脫離本 發明的精神和範圍內，均可作各種更動與修改，因此本發明的保護範圍應當以權利要求所 限定的範圍為準。
【權利要求】
1. 一種MOS電晶體的形成方法，其特徵在於，包括： 提供半導體襯底，所述半導體襯底具有第一區域和第二區域，所述第一區域和所述第 二區域內具有柵極結構，所述柵極結構兩側的半導體襯底內具有摻雜區，所述半導體襯底 表面具有第一介質層，所述第一介質層的頂表面與所述柵極結構的頂表面齊平； 形成覆蓋所述第一區域柵極結構頂表面和第二區域柵極結構頂表面的金屬蓋帽層； 形成覆蓋所述第一介質層的第二介質層，所述第二介質層的頂表面與所述金屬蓋帽層 的頂表面齊平； 形成覆蓋所述第二區域的金屬蓋帽層的阻擋層； 以所述阻擋層為掩膜，去除所述第一區域的金屬蓋帽層，形成第一開口，去除所述阻擋 層； 在所述第一開口內形成絕緣蓋帽層； 形成覆蓋所述絕緣蓋帽層、金屬蓋帽層和第二介質層的第三介質層； 刻蝕所述第三介質層、第二介質層和第一介質層，形成第二開口，所述第二開口暴露出 所述摻雜區和第二區域的金屬蓋帽層； 在所述第二開口內形成接觸體。
2. 如權利要求1所述的M0S電晶體形成方法，其特徵在於，所述金屬蓋帽層的材料為 鑽、鎮、銷、娃、鶴、鈕、銀和金中的一種或幾種。
3. 如權利要求2所述的M0S電晶體形成方法，其特徵在於，形成所述金屬蓋帽層的工藝 為選擇性沉積工藝。
4. 如權利要求3所述的M0S電晶體形成方法，其特徵在於，所述選擇性沉積工藝為無電 極電鍍或者化學氣相沉積。
5. 如權利要求1所述的M0S電晶體形成方法，其特徵在於，去除所述第一區域的金屬蓋 帽層採用溼法刻蝕工藝。
6. 如權利要求5所述的M0S電晶體形成方法，其特徵在於，所述溼法刻蝕工藝的刻蝕溶 液為氨水、雙氧水和水的混合溶液，所述刻蝕溶液的溫度為60攝氏度?80攝氏度。
7. 如權利要求5所述的M0S電晶體形成方法，其特徵在於，所述溼法刻蝕工藝的刻蝕溶 液包括質量百分比為10%?40%的雙氧水、質量百分比為0. 1%?15%的有機酸鹽、質量百 分比為0. 1%?0. 5%的氨、和水，所述刻蝕溶液的溫度為30攝氏度?60攝氏度。
8. 如權利要求7所述的M0S電晶體形成方法，其特徵在於，所述有機酸鹽為羧酸鹽或者 檸檬酸鹽。
9. 如權利要求5所述的M0S電晶體形成方法，其特徵在於，所述溼法刻蝕工藝的刻蝕溶 液包括質量百分比為2%?20%的硝酸、質量百分比為2%?20%的羧酸、和水，所述刻蝕溶 液的溫度為10攝氏度?60攝氏度。
10. 如權利要求9所述的M0S電晶體形成方法，其特徵在於，所述羧酸為檸檬酸、酒石 酸、蘋果酸、草酸和草酸銨中的一種或幾種。
11. 如權利要求5所述的M0S電晶體形成方法，其特徵在於，所述溼法刻蝕工藝的刻蝕 溶液為雙氧水、硝酸鐵、丙二酸和水的混合溶液，所述刻蝕溶液的溫度為10攝氏度?1〇〇攝 氏度。
12. 如權利要求1所述的M0S電晶體形成方法，其特徵在於，去除所述第一區域的金屬 蓋帽層採用幹法刻蝕工藝。
13. 如權利要求1所述的MOS電晶體形成方法，其特徵在於，所述絕緣蓋帽層的材料為 氮化矽或者氮氧化矽。
14. 如權利要求1所述的MOS電晶體形成方法，其特徵在於，所述第一介質層、所述第二 介質層和所述第三介質層的材料為氧化矽。
15. 如權利要求1所述的MOS電晶體形成方法，其特徵在於，在所述第一開口內形成絕 緣蓋帽層的工藝包括：形成覆蓋所述第二介質層的絕緣蓋帽材料層，所述絕緣蓋帽材料層 填充滿所述第一開口；化學機械拋光所述絕緣蓋帽材料層，直至暴露出所述第二介質層的 頂表面，位於所述第一開口內的絕緣蓋帽材料層構成絕緣蓋帽層。
16. 如權利要求1所述的MOS電晶體形成方法，其特徵在於，在所述第二開口內形成接 觸體的工藝包括：形成覆蓋所述第三介質層的接觸材料層，所述接觸材料層填充滿所述第 二開口；化學機械拋光所述接觸材料層，直至暴露出所述第三介質層的頂表面，位於所述第 二開口內的接觸材料層構成接觸體。
17. 如權利要求1所述的MOS電晶體形成方法，其特徵在於，還包括，在所述第二開口內 形成接觸體之前，在所述第二開口的底部形成矽化物層。
18. 如權利要求1所述的MOS電晶體形成方法，其特徵在於，所述柵極結構包括位於所 述半導體襯底表面的柵介質層、位於所述柵介質層上的柵電極、和位於所述柵介質層和所 述柵電極側壁表面的側牆。
19. 如權利要求18所述的MOS電晶體形成方法，其特徵在於，所述柵介質層的材料為氧 化矽，所述柵電極的材料為多晶矽。
20. 如權利要求18所述的MOS電晶體形成方法，其特徵在於，所述柵介質層的材料為高 介電常數材料，所述柵電極的材料為金屬。
【文檔編號】H01L21/28GK104124173SQ201310157815
【公開日】2014年10月29日 申請日期:2013年4月28日 優先權日:2013年4月28日
【發明者】三重野文健 申請人:中芯國際集成電路製造(上海)有限公司