一種三相本地費控智能電能表的製作方法
2023-05-23 20:50:31
專利名稱：一種三相本地費控智能電能表的製作方法
技術領域：
本實用新型涉及三相智能電能表技術領域，具體說是一種使用射頻CPU卡的三相本地費控智能電能表。
背景技術：
目前國網本地費控智能電能表一般採用接觸式CPU卡作為卡介質，採用接觸式 CPU卡的智能電能表均有一個卡口和外界相連，這種不完全密封的結構對環境敏感，易產生靜電攻擊，同時防水防塵的要求也比較高；另一方面，接觸式CPU卡不能解決無源和免接觸等問題，易被磨損和破壞。
發明內容[0003]本實用新型的目的就是為了克服上述現有技術中的不足之處，而提供一種三相本地費控智能電能表，使用射頻CPU卡作為卡介質，不僅解決了無源(卡中無電源)和免接觸等問題，而且電能表表體本身密封完整，不易產生靜電攻擊，受外界環境的影響較小，減少被磨損和破壞等問題。本實用新型的目的是通過如下技術措施來實現的一種三相本地費控智能電能表，包括電源模塊、單片機中央處理單元、射頻CPU卡接口模塊和三相智能電能表基本功能模塊，所述電源模塊分別與單片機中央處理單元和射頻CPU卡接口模塊相連供電，射頻CPU 卡接口模塊與單片機中央處理單元相連，單片機中央處理單元和三相智能電能表基本功能模塊相連。在上述技術方案中，所述射頻CPU卡接口模塊包括電感Ll 電感L3、電容Cl 電容 C16、電阻Rl 電阻R5、晶體Yl和射頻晶片Ul，射頻晶片Ul的型號為FM1701晶片；所述射頻晶片Ul的1腳連接到單片機中央處理單元的射頻復位端；射頻晶片Ul的2腳經電容Cl 連接到GND，射頻晶片Ul的3腳經電容C2連接到GND，晶體Yl連接在射頻晶片Ul的2腳和3腳之間；射頻晶片Ul的5腳經電容C3連接到射頻晶片Ul的7腳，電容C4和電容C5 並聯在電容C3的兩端，射頻晶片Ul的5腳與射頻晶片Ul的16腳相連，射頻晶片Ul的5 腳經電感Ll連接到單片機中央處理單元的射頻電源端，射頻晶片Ul的5腳經電感Ll連接到射頻晶片Ul的15腳；射頻晶片Ul的6腳經電感L3、電容C9和電阻Rl連接到射頻天線的1端，射頻晶片Ul的6腳經電感L3和電容C14連接到射頻晶片Ul的18腳，電容C15並聯在電容C14的兩端；射頻晶片Ul的7腳經電感L2連接到GND，射頻晶片Ul的7腳經電容ClO連接到射頻晶片Ul的16腳；射頻晶片Ul的8腳和9腳連接到GND ；射頻晶片Ul的 10腳連接到單片機中央處理單元的射頻數據輸出端；射頻晶片Ul的11腳連接到GND ；射頻晶片Ul的12腳連接到單片機中央處理單元的射頻片選端；射頻晶片Ul的13腳連接到單片機中央處理單元的射頻數據輸入端；射頻晶片Ul的14腳連接到單片機中央處理單元的射頻時鐘端；射頻晶片Ul的15腳經電容Cll連接到GND，電容C12和電容C13並聯在電容 Cll的兩端；射頻晶片Ul的16腳經電容ClO連接到射頻晶片Ul的18腳，射頻晶片Ul的16腳經電容ClO和電容C6連接到射頻晶片Ul的20腳；射頻晶片Ul的18腳經電阻R2連接到射頻天線的2端；射頻晶片Ul的19腳經電阻R5、電容C16、電阻R3和電阻Rl連接到射頻天線的1端，射頻晶片Ul的20腳經電阻R4、電阻R5、電容C16、電阻R3和電阻Rl連接到射頻天線的1端，射頻天線的1端經電阻R1、電容C7和電阻R2連接到射頻天線的2端， 電容C8並聯在電容C7的兩端。本實用新型的有益之處在於電能表使用射頻CPU卡作為卡介質，射頻CPU卡無需專門的供電電源，它與讀卡器間無機械接觸，避免了接觸故障；而且射頻CPU卡電能表表體本身密封完整，無裸露部分，對環境不敏感，受外界環境的影響較小，不易產生靜電攻擊，減少被磨損和破壞等問題，具有可靠性高，使用方便，操作速度快等優點。
圖1為本實用新型三相本地費控智能電能表的電路原理圖。圖2為本實用新型中射頻CPU卡接口模塊部分的電路連接圖。
具體實施方式
以下結合附圖及實施例對本實用新型作進一步的描述。如圖1所示，本實施例提供一種三相本地費控智能電能表，包括電源模塊、單片機中央處理單元、射頻CPU卡接口模塊和三相智能電能表基本功能模塊，所述電源模塊分別與單片機中央處理單元和射頻CPU卡接口模塊相連供電，射頻CPU卡接口模塊與單片機中央處理單元相連，單片機中央處理單元和三相智能電能表基本功能模塊相連。上述實施例中，如圖2所示，所述射頻CPU卡接口模塊包括電感Ll 電感L3、電容 Cl 電容C16、電阻Rl 電阻R5、晶體Yl和射頻晶片Ul，射頻晶片Ul的型號為FM1701晶片； 所述射頻晶片Ul的1腳連接到單片機中央處理單元的射頻復位端；射頻晶片Ul的2腳經電容Cl連接到GND，射頻晶片Ul的3腳經電容C2連接到GND，晶體Yl連接在射頻晶片Ul 的2腳和3腳之間；射頻晶片Ul的5腳經電容C3連接到射頻晶片Ul的7腳，電容C4和電容C5並聯在電容C3的兩端，射頻晶片Ul的5腳與射頻晶片Ul的16腳相連，射頻晶片 Ul的5腳經電感Ll連接到單片機中央處理單元的射頻電源端，射頻晶片Ul的5腳經電感 Ll連接到射頻晶片Ul的15腳；射頻晶片Ul的6腳經電感L3、電容C9和電阻Rl連接到射頻天線的1端，射頻晶片Ul的6腳經電感L3和電容C14連接到射頻晶片Ul的18腳，電容C15並聯在電容C14的兩端；射頻晶片Ul的7腳經電感L2連接到GND，射頻晶片Ul的7 腳經電容ClO連接到射頻晶片Ul的16腳；射頻晶片Ul的8腳和9腳連接到GND ；射頻晶片Ul的10腳連接到單片機中央處理單元的射頻數據輸出端；射頻晶片Ul的11腳連接到 GND ；射頻晶片Ul的12腳連接到單片機中央處理單元的射頻片選端；射頻晶片Ul的13腳連接到單片機中央處理單元的射頻數據輸入端；射頻晶片Ul的14腳連接到單片機中央處理單元的射頻時鐘端；射頻晶片Ul的15腳經電容Cll連接到GND，電容C12和電容C13並聯在電容Cll的兩端；射頻晶片Ul的16腳經電容ClO連接到射頻晶片Ul的18腳，射頻晶片Ul的16腳經電容ClO和電容C6連接到射頻晶片Ul的20腳；射頻晶片Ul的18腳經電阻R2連接到射頻天線的2端；射頻晶片Ul的19腳經電阻R5、電容C16、電阻R3和電阻Rl 連接到射頻天線的1端，射頻晶片Ul的20腳經電阻R4、電阻R5、電容C16、電阻R3和電阻Rl連接到射頻天線的1端，射頻天線的1端經電阻R1、電容C7和電阻R2連接到射頻天線的2端，電容C8並聯在電容C7的兩端。 本說明書未作詳細描述的內容屬於本領域專業技術人員公知的現有技術。
權利要求1.一種三相本地費控智能電能表，包括電源模塊、單片機中央處理單元、射頻CPU卡接口模塊和三相智能電能表基本功能模塊，其特徵是所述電源模塊分別與單片機中央處理單元和射頻CPU卡接口模塊相連供電，射頻CPU卡接口模塊與單片機中央處理單元相連，單片機中央處理單元和三相智能電能表基本功能模塊相連。
2.根據權利要求1所述的三相本地費控智能電能表，其特徵是所述射頻CPU卡接口模塊包括電感Ll 電感L3、電容Cl 電容C16、電阻Rl 電阻R5、晶體Yl和射頻晶片U1， 射頻晶片Ul的型號為FM1701晶片；所述射頻晶片Ul的1腳連接到單片機中央處理單元的射頻復位端；射頻晶片Ul的2腳經電容Cl連接到GND，射頻晶片Ul的3腳經電容C2連接到GND，晶體Yl連接在射頻晶片Ul的2腳和3腳之間；射頻晶片Ul的5腳經電容C3連接到射頻晶片Ul的7腳，電容C4和電容C5並聯在電容C3的兩端，射頻晶片Ul的5腳與射頻晶片Ul的16腳相連，射頻晶片Ul的5腳經電感Ll連接到單片機中央處理單元的射頻電源端，射頻晶片Ul的5腳經電感Ll連接到射頻晶片Ul的15腳；射頻晶片Ul的6腳經電感L3、電容C9和電阻Rl連接到射頻天線的1端，射頻晶片Ul的6腳經電感L3和電容C14連接到射頻晶片Ul的18腳，電容C15並聯在電容C14的兩端；射頻晶片Ul的7腳經電感L2連接到GND，射頻晶片Ul的7腳經電容ClO連接到射頻晶片Ul的16腳；射頻晶片Ul的8腳和9腳連接到GND ；射頻晶片Ul的10腳連接到單片機中央處理單元的射頻數據輸出端；射頻晶片Ul的11腳連接到GND ；射頻晶片Ul的12腳連接到單片機中央處理單元的射頻片選端；射頻晶片Ul的13腳連接到單片機中央處理單元的射頻數據輸入端；射頻晶片Ul的14腳連接到單片機中央處理單元的射頻時鐘端；射頻晶片Ul的15腳經電容 Cll連接到GND，電容C12和電容C13並聯在電容Cll的兩端；射頻晶片Ul的16腳經電容 ClO連接到射頻晶片Ul的18腳，射頻晶片Ul的16腳經電容ClO和電容C6連接到射頻晶片Ul的20腳；射頻晶片Ul的18腳經電阻R2連接到射頻天線的2端；射頻晶片Ul的19 腳經電阻R5、電容C16、電阻R3和電阻Rl連接到射頻天線的1端，射頻晶片Ul的20腳經電阻R4、電阻R5、電容C16、電阻R3和電阻Rl連接到射頻天線的1端，射頻天線的1端經電阻R1、電容C7和電阻R2連接到射頻天線的2端，電容C8並聯在電容C7的兩端。
專利摘要本實用新型涉及三相智能電能表技術領域，提供一種使用射頻CPU卡的三相本地費控智能電能表，包括電源模塊、單片機中央處理單元、射頻CPU卡接口模塊和三相智能電能表基本功能模塊，所述電源模塊分別與單片機中央處理單元和射頻CPU卡接口模塊相連供電，射頻CPU卡接口模塊與單片機中央處理單元相連，單片機中央處理單元和三相智能電能表基本功能模塊相連。本實用新型使用射頻CPU卡作為卡介質，不僅解決了無源(卡中無電源)和免接觸等問題，而且電能表表體本身密封完整，不易產生靜電攻擊，受外界環境的影響較小，減少被磨損和破壞等問題。
文檔編號G07F15/00GK202189408SQ20112028148
公開日2012年4月11日 申請日期2011年8月4日 優先權日2011年8月4日
發明者李中澤 申請人:武漢盛帆電子股份有限公司