視頻和圖象數據壓縮的整型雙正交小波變換電路的製作方法
2023-05-24 01:33:16 2
專利名稱：視頻和圖象數據壓縮的整型雙正交小波變換電路的製作方法
技術領域：
本發明涉及視頻和圖象數據的壓縮變換電路。
在視頻和圖象數據壓縮中，為提高壓縮效率通常使用數學變換技術，目前所採用的數學變換包括離散餘弦變換和小波變換。其中小波變換一般是對整幀圖象進行，小波變換後的低頻子帶區域包含了圖象的大部分信息，集中了大部分的大絕對值小波變換係數；高頻子帶區域包含圖象灰度突變處的細節信息，具有相對很少的大絕對值小波變換係數。為提高圖象壓縮效率，一般進行所謂「多層小波變換」，即對所產生的低頻子帶再次進行小波變換，使大絕對值小波變換係數進一步集中；而高頻子帶區域由於大絕對值小波變換係數相對很少，故不再進行小波變換。由於大絕對值小波變換係數集中到一定程度再進行小波變換通常不會有顯著效果，因此小波變換的層數一般為3層到5層。
目前通常採用的小波變換是1996年Daubechies等人提出的二維雙正交小波變換方法，具有有損和無損壓縮雙重功能。至今，已經設計出小波變換電路的只有美國Analog Devices公司，但是他們所採用的是非整型二維雙正交小波變換方法，該電路不具備無損壓縮功能，而且耗費的集成性電路資源較多[美國專利US5838377]。日本Ricoh公司和其他國家的一些公司和科研機構提出了許多進行小波變換的方法，但是沒有設計具體的集成電路。因此目前還沒有利用上述整型雙正交小波變換方法設計出的集成電路產品，本發明就是基於整型雙正交小波變換方法設計了具備無損壓縮和有損壓縮雙重功能的小波變換電路，而且通過分時技術共用運算單元，所耗費的集成電路資源較少。
本發明的目的是設計一個滿足視頻和圖象數據壓縮技術要求的、具備無損和有損壓縮雙重功能的、使用集成電路資源相對較少、能夠集成到一片價格低廉的集成電路之中的整型雙正交小波變換電路，實時地完成任意常用尺寸的一幀或一塊圖象數據的多層二維雙正交小波正變換和逆變換。
本發明的內容與技術方案如下
本發明所依據的原理是Daubechies等人於1996年提出的整型小波變換方法。其基本思想是基於歐幾裡德算法將小波變換分解成提升的形式，再通過取整對每一步提升所產生的浮點數進行處理，直至最後完成整型小波變換。
整型小波正變換具體運算步驟是首先，用LAZY變換將待變換數據按其存儲器中的奇、偶地址進行分離，s表示偶地址的數據，d表示奇地址的數據。 然後利用提升算法，即將一維小波變換分解為幾個一階多項式的運算，一階多項式的數目根據所用小波基的性質決定；奇或偶地址的數據通過濾波器濾波後，再與偶或奇地址的數據相加。 經過一定次數的提升運算，偶地址的數據就相應於低頻子帶數據，奇地址的數據相應於高頻子帶數據。最後還經過一次以K為比例因子的伸縮變換 逆變換的運算步驟恰好相反首先做伸縮變換的逆變換。 然後利用提升算法進行相應的逆變換 經過一定次數的提升運算，最後獲得原始奇地址和偶地址的數據。 由於LAZY變換本身就是整型可逆的，因此提升運算的整型處理可以按照下面的方式進行簡單處理(其中 代表取整運算)。 通過以上處理，可以將小波變換寫成可逆整型變換的形式。
圖1是一維小波變換示意圖，圖中左半部執行正變換，右半部執行逆變換。一維小波正變換時，原始圖象數據由總線順序輸入到低通濾波器L和高通濾波器H，濾波後順序輸出的第n個數據根據n是奇數或偶數分開存儲，若n是偶數則屬於低頻子帶數據，否則為高頻子帶數據。這兩個頻帶的數據量分別是原圖象數據量的1/2，其中低頻子帶一般包含原圖象的大部分信息，高頻子帶包含原圖象的邊緣細節信息。由這兩個頻帶的數據通過一維小波逆變換可以恢復原始圖象數據。一維小波逆變換是正變換的逆過程，上述低頻子帶和高頻子帶的數據分別經各自低通和高通濾波後，迭加可形成原始圖象數據。一維小波變換如果採用浮點運算，不僅運算量較大，而且由於精度誤差，可能帶來恢復的原始圖象數據的偏差。由於提升運算的一階多項式的運算差別僅在於濾波參數的不同，因此使用一個一階多項式運算電路時，利用分時技術可以分別執行偶地址的數據s和奇地址的數據d的運算，即一階多項式電路在奇脈衝時進行d的運算，偶脈衝時進行s的運算。由於通過分時技術共享運算電路，因此小波變換所需的電路資源的很少。本發明根據上述整型小波變換原理，首先對偶地址的數據進行濾波運算，濾波後的數據加上奇地址的數據，從而得到奇地址的高頻子帶數據；然後對此奇地址的高頻子帶數據進行濾波運算，濾波後的數據加上偶地址的數據，從而得到偶地址的低頻子帶數據。
本發明所設計的整型雙正交小波變換電路含有一維小波變換電路、多層二維雙正交小波變換控制電路和數據傳輸接口電路。
其中一維小波變換電路如圖2所示。它含有邊界處理電路和由幾個一階多項式運算電路組成的運算電路，分時地完成數據的低通和高通濾波，分時地執行小波行變換和列變換，分時地執行多層二維雙正交小波正變換和逆變換。圖中左邊為寄存器電路，四組寄存器R201、R202、R203和R204分別控制偶地址的數據延時1、偶地址的數據延時2、奇地址的數據延時和高頻子帶數據延時等四路數據流，使它們在特定的時刻流入中間的運算電路A205。由於奇地址數據先行產生高頻子帶數據，因此由右邊的寄存器R206對其加以緩存，待偶地址數據產生低頻子帶數據後再由選通器M207根據奇、偶時鐘周期仍按原來的奇、偶地址順序輸出高、低頻子帶數據。行變換時逐行順序輸入待變換數據，列變換時逐列順序輸入待變換數據，數據輸入一維小波變換電路後的處理步驟行、列變換基本相同。
具體的，運算電路A205首先對偶地址數據進行提升濾波偶地址數據一路直接送入運算電路，另一路送入寄存器R201延時後再送入運算電路，以保證運算電路中偶地址數據同步相加運算。偶地址數據提升濾波後與對應奇地址數據相加，產生奇地址上高頻子帶數據。由於濾波運算必然會消耗幾個時鐘周期，而奇地址數據夾在偶地址數據之間順序輸入，因此需要將奇地址數據先送入寄存器R203延時後再送入運算電路，以保證運算電路中與偶地址濾波後數據的相加運算。然後運算電路A205再對奇地址數據進行提升濾波運算電路A205產生奇地址上高頻子帶數據後，高頻子帶數據一路輸出到寄存器R206做緩存，一路再直接送入運算電路與另一路高頻子帶數據送入寄存器R204延時後進行提升濾波。提升濾波後，濾波結果與寄存器R202送出的對應偶地址數據相加，產生偶地址上低頻子帶數據輸出。由於偶地址數據需要等待兩次濾波運算完成後才送入運算電路，以保證運算電路中與提升濾波後數據的相加運算，因此偶地址數據的寄存器R202延時比奇位置數據的寄存器R203延時長兩倍時間。運算電路A205產生偶地址上低頻子帶數據後直接送入選通器M207，M207奇、偶時鐘周期分別選通A205送出的偶地址上低頻子帶數據或寄存器R206延時後奇地址高頻子帶數據，並且仍按原來的奇、偶順序輸出。
一維小波變換電路中的一階多項式運算電路如圖3所示。它將小波變換分解成提升運算，並在奇、偶時鐘脈衝時分別獨立執行相應的提升濾波。其中通過加法器執行提升濾波加法運算，然後通過乘法器執行前一步加法器所產生的和與濾波係數的乘法運算，接著再通過加法器執行乘法器所產生的乘積與原存儲器中相應數據的加法運算；乘法器對乘數的選通由選通器根據所進行的提升濾波進行控制。
具體的，加法器A301執行小波變換公式中的提升濾波加法運算，乘法器A302執行加法器A301產生的和與濾波係數的乘法運算，加法器A303執行乘法器A302產生的乘積即濾波後數據與奇(或偶)位置數據的加法運算。這樣通過對提升濾波進行因式分解，先做加法運算再做乘法運算，可以減少乘法運算的次數，因為乘法運算消耗資源和時間均較多。
由於送到加法器A301的待運算數據除了首先作提升濾波的兩路數據即偶地址數據和其經過R201延時的數據以外，還有隨後要作提升濾波的兩路數據即奇地址上高頻子帶數據和其經過R204延時的數據，因此需要兩個選通器M304和M305對二者進行選通。具體的，M304選通偶地址數據或奇地址上高頻子帶數據，M305選通偶地址延時數據或奇地址上高頻子帶延時數據。在偶時鐘周期M304和M305讓兩路偶地址數據通過，而在奇時鐘周期M304和M305則讓兩路奇地址上高頻子帶數據通過。隨後相應地，在奇時鐘周期加法器A301執行偶位置數據的加法運算，在偶時鐘周期A301執行奇位置上高頻子帶數據的加法運算。加法器A301產生的和數送入後續的乘法器A302。乘法器A302的被乘數埠相應地接收加法器A301產生的和，並與進入乘數埠的提升濾波係數作相應的乘法運算。因此由選通器M306根據奇、偶時鐘周期，分別選通提升濾波係數，送到乘法器A302的乘數埠。隨後乘法器A302輸出的乘積送入加法器A303的一個輸入端，A303的另一個輸入端輸入由延時寄存器R202或R203輸出的奇地址或偶地址數據，這是通過選通器M307根據奇、偶時鐘周期分別選通奇地址或偶地址的數據完成的。A303產生的和就是偶地址上低頻子帶數據或奇地址上高頻子帶數據。
本發明中的一維小波變換電路在處理邊界問題時，是通過一個三選一選通器來執行提升運算行首、列首、行尾和列尾處理的。當要做行首或列首處理的數據運算到行首或列首時，三選一選通器由選通延時後的數據改為選通未延時的數據，一個時鐘周期後恢復原選通；當要做行尾或列尾處理的數據運算到行尾或列尾時，三選一選通器由選通未延時的數據改為選通延時後的數據，一個時鐘周期後恢復原選通；而且三選一選通器可以用兩個二選一選通器代替。邊界問題的產生是因為實際圖象的每一數據行或列均是有限長，因此運算電路在數據行或列開始和結束時需要一些特殊處理。如PAL制式電視圖象按CIF格式數位化，數據行長352，數據列長288。以CIF格式的行變換為例，每一行的數據地址排列是0-351。由小波變換公式，在首先進行的求解高頻子帶數據d的提升濾波中，當求解數據行結束時的351地址高頻子帶數據d351時，需要352地址的數據s352，可是實際上s352不存在。由此本發明採用對稱延拓方法，以348地址的數據s348代替s352數據。同樣在隨後進行的求解低頻子帶數據s的提升濾波中，求解數據行開始時的0地址低頻子帶數據s0時，需要-1位置的高頻子帶數據d-1，而d-1也不存在，由此本發明以地址3的高頻子帶數據d3來代替。小波變換電路中的運算首先是加法，那麼在求解高頻子帶數據d的提升濾波執行到數據行結束時，採用對稱延拓方法進行邊界處理後的加法器A301產生的和是，…，(s346+s348)，(s348+s350)，(s350+s348)；在隨後進行的求解低頻子帶數據s的提升濾波中，邊界處理後的加法器A301在數據行開始時產生的和是(d3+d1)，(d1+d3)，(d3+d5)，…。可以看出，求解高頻子帶數據d的提升濾波中，加法器A301產生的最後兩個和是相同的；而求解低頻子帶數據s的提升濾波中，加法器A301產生的最初兩個和是相同的。因此只需要將(s348+s350)與(d1+d3)的和多保留兩個時鐘周期，再使用一次即可分別滿足高頻子帶數據d351與低頻子帶數據s0的求解要求。為進行邊界處理，在加法器A301與乘法器A302之間插入邊界處理電路U308。
邊界處理電路如圖4所示。具體的，加法器A301的輸出數據送到三路，一路直接通到選通器M403，另兩路經寄存器R401、R402延時後再送入選通器M403。選通器M403由邏輯電路U404根據計數器U405的計數在高頻子帶數據d351與低頻子帶數據s0的運算時刻產生相應的選通控制信號。高頻子帶數據d的提升濾波中，當計數器U405計數到行結束時，邏輯電路U404產生選通切換信號，使選通器M403由選通加法器A301的輸出數據改為選通經寄存器R401延時後的輸出數據，此時鐘周期後M403恢復選通A301的輸出數據；低頻子帶數據s的提升濾波中，當計數器U405計數到第一個和第二個奇地址上高頻子帶數據的和產生時，邏輯電路U404產生選通切換信號，使選通器M403由選通寄存器R402延時後的輸出數據改為選通加法器A301的輸出數據，此時鐘周期後。M403恢復選通寄存器R402延時輸出數據。由於兩種子帶數據的提升濾波分別工作在不同的奇、偶時鐘周期，因此它們的選通控制不會發生衝突。
對於二維雙正交小波變換來說，對於正變換小波變換電路首先做行變換，然後再做列變換，即可完成二維雙正交小波正變換；對於逆變換，小波變換電路首先做列變換，然後再做行變換，即可完成二維雙正交小波逆變換。本發明的多層二維雙正交小波變換控制電路採用狀態比特表示小波正或逆變換、行或列變換以及處於第幾層變換。行、列變換的差別主要在於數據行與列的長度不同，因此使邊界處理電路中的邏輯電路產生選通切換信號的時刻根據行或列的長度自動變化就可以滿足行、列變換的要求，這一點通過控制計數器U405的計數值很容易實現。U405在正變換時產生讀信號和地址，將待變換數據從存儲器中順序讀出，同時產生寫信號和地址按低頻子帶數據在前、高頻子帶數據在後的順序將變換後的數據寫入存儲器；在逆變換時U405產生讀信號和地址，將待變換數據從存儲器中按低、高頻子帶交替的順序讀出，同時產生寫信號和地址將變換後的數據按順序寫入存儲器。
對於彩色圖象或彩色視頻，可以通過一維小波變換電路分時執行彩色圖象的R、G、B分量圖象或Y、U、V分量圖象的多層二維雙正交小波正變換和逆變換。如果是R、G、B三基色分量圖象，則三基色分量圖象處理完全相同，由一維小波變換電路分時、分別一一執行R、G、B三基色分量圖象的小波變換。如果是Y、U、V三分量圖象，小波變換電路同樣分時、分別一一執行三基色分量圖象的小波變換，只是U、V分量圖象的尺寸可能會與Y分量圖象的尺寸不同，需要相應地調整小波變換電路中的邊界處理。
說明書
圖1一維小波變換示意圖。
圖2一維小波變換電路框圖。
圖3一維小波變換電路一階多項式運算電路框圖。
圖4一維小波變換電路邊界處理電路框圖。
圖5二維小波變換頻帶示意圖。
圖6四層小波變換頻帶示意圖。
本發明用於實時完成任意常用尺寸的一幀或一塊圖象數據的二維雙正交小波正變換和逆變換。下面結合實施例進行進一步地說明。
二維雙正交小波正變換後的頻帶分布如圖5所示。第一層一維小波行變換完成後，左半部是低頻子帶Lx，右半部是高頻子帶Hx；對低頻和高頻子帶再做列變換，將產生圖中所示的四個頻率子帶，左上部是低頻子帶LxLy，右上部是次高頻子帶HxLy，左下部是次高頻子帶LxHy，右下部是高頻子帶HxHy。大多數的普通圖象中邊緣信息不是很多，因此經過二維雙正交小波正變換後，圖象信息主要存在於低頻子帶LxLy之中，其餘高頻子帶僅包含少量的邊緣信息，即通過小波變換，大絕對值小波變換係數主要分布在左上部的低頻子帶區域，其餘區域大絕對值小波變換係數很少。在視頻數據壓縮和圖象數據壓縮技術中，為獲得較好的壓縮效果，通常對圖象數據執行多層二維雙正交小波變換。小波變換一般做三到五層，不再進行更高層小波變換的原因是，當大絕對值小波變換係數集中到一定程度，再對其進行小波變換，一般不會再有顯著效果。實質上，小波變換增加一層或減少一層，並不會對小波變換電路產生本質上不同的要求，因此本發明可以應用於常用的三到五層小波變換方案之中。下面對採用了四層小波變換的實施例加以說明，如圖6所示，第一層小波變換完成後對低頻子帶LxLy再做第二層小波變換，然後再對第二層小波變換的低頻子帶做第三層小波變換，最後對第三層小波變換的低頻子帶再做第四層小波變換。對於(5，3)小波基的二維雙正交小波變換，本發明只需要一個一階多項式的運算電路和少量控制、接口電路，即可完成多層二維雙正交小波變換及其逆變換。因此以下實施例以(5，3)小波基為例。
以CIF格式的圖象數據為例，四層二維小波正變換的過程是(1)執行352×288整幀圖象數據的一維小波行變換；(2)執行352×288整幀行變換數據的一維小波列變換；(3)執行176×144一層變換的低頻子帶數據的一維小波行變換；(4)執行176×144低頻子帶的行變換數據的一維小波列變換；(5)執行88×72二層變換的低頻子帶數據的一維小波行變換；(6)執行88×72低頻子帶的行變換數據的一維小波列變換；(7)執行44×36三層變換的低頻子帶數據的一維小波行變換；(8)執行44×36低頻子帶的行變換數據的一維小波列變換；四層二維小波逆變換的過程是從(8)-(1)的反向操作過程。
如果某項應用只需要三層二維小波變換，則(7)(8)步驟不需執行。如果某項應用需要五層二維小波變換，則增加如下(9)(10)步驟。
(9)執行22×18四層變換的低頻子帶數據的一維小波行變換；(10)執行22×18低頻子帶的行變換數據的一維小波列變換；上述一維小波變換均是依次分別順序進行，而且不同行、列長度的一維小波變換隻是在邊界處理上不同，因此一個一維小波變換電路可以完成所有上述運算。
要保證四層二維小波變換依次正確完成，需要一個控制電路產生狀態控制信號和一個接口電路準確輸入和輸出數據。控制電路根據外部命令進入四層二維小波正變換或逆變換，同時發出狀態位標誌，並使得各部分電路開始工作。工作過程中，當電路工作在某一層的行或列變換時，狀態位標誌出相應的狀態信號。如用1個比特的信號表示正變換或逆變換，用3個比特的信號表示上述8個某一層的行或列變換狀態，將(1)-(8)的狀態分別標誌為000，001，010，011，100，101，110，111。接口電路針對兩個外部存儲器的情況。其他情況可類似地進行設計。設兩個外部存儲器分別是RAM1和RAM2，其中RAM1存放了原始圖象數據，RAM2存放行變換產生的中間數據。接口電路根據控制電路的狀態控制信號，確定要執行哪一層的行或列變換，相應的行、列長度是多少。
當進行二維小波正變換的行變換時，接口電路產生對RAM1的讀數據信號和地址，將待變換數據逐行順序地從RAM1中讀出，並輸入到小波變換電路。同時，接口電路還要產生對RAM2的寫數據信號和地址，將變換後數據按奇、偶地址，即按高、低頻子帶分開，低頻子帶數據順序地輸出到RAM2的每行的前半部，高頻子帶數據順序地輸出到RAM2的每行的後半部。
類似地，當進行正變換的列變換時，接口電路產生對RAM2的讀數據信號和地址，將待變換數據逐列順序地從RAM2中讀出，並輸入到小波變換電路。同時，接口電路還要產生對RAM1的寫數據信號和地址，將變換後數據按奇、偶地址，即按高、低頻子帶分開，低頻子帶數據順序地輸出到RAM1的每列的前半部，高頻子帶數據順序地輸出到RAM1的每列的後半部。
對於二維小波逆變換，當列變換時，接口電路產生對RAM1的讀數據信號和地址，將待變換數據逐列按低、高頻子帶交替順序地從RAM1中讀出，並輸入到小波變換電路。即，讀一個低頻子帶數據後，讀一個高頻子帶數據，再讀一個低頻子帶數據，依此類推。同時，接口電路還要產生對RAM2的寫數據信號和地址，將變換後數據按奇、偶地址排列，順序地輸出到RAM2的每列地址之中。
當進行逆變換的行變換時，接口電路產生對RAM2的讀數據信號和地址，將待變換數據逐行按低、高頻子帶交替順序地從RAM2中讀出，並輸入到小波變換電路。同時，接口電路還要產生對RAM1的寫數據信號和地址，將變換後數據按奇、偶地址排列，順序地輸出到RAM1的每行地址之中。
本發明的優點與積極效果在於本發明完成的整型雙正交小波變換電路將小波變換分解為提升形式，並利用分時技術共用運算單元，是一個對集成電路資源要求相對很少的電路。對於使用(5，3)小波基的二維雙正交小波變換隻需要一個一階多項式的運算電路和少量控制、接口電路，即可實時地完成多層二維雙正交小波變換及其逆變換。其中「實時」是指數據處理與數據流動同步進行，即有多少數據來到馬上就能處理多少數據，不會無限累積以至數據丟失。本發明的優點在於1．成本低廉，它對集成電路資源的要求相對很少，並且不需要專門的電路結構和片內存儲器，因而能夠集成到一片價格低廉的集成電路之中。
2．可靠性好，由於結構簡單、緊湊，具有良好的實用性和可靠性。
3．通用性強，可以完成任意常用類型、尺寸的一幀或一塊圖象數據的多層二維雙正交小波正變換和逆變換。
此集成電路已經設計完成，並且通過美國Altera公司的EPF10K200E集成電路進行了實驗驗證，與理論結果完全符合。
權利要求
1.一種視頻和圖象數據壓縮的整型雙正交小波變換電路，其特徵在於含有一維小波變換電路、多層二維雙正交小波變換控制電路和數據傳輸接口電路。
2.根據權利要求1所述的一維小波變換電路，其特徵在於含有邊界處理電路和由幾個一階多項式運算電路組成的運算電路。
3.根據權利要求2所述的一維小波變換電路，其特徵在於分時完成數據的低通和高通濾波，分時執行小波行變換和列變換，分時執行多層二維雙正交小波正變換和逆變換。
4.根據權利要求2所述的一階多項式運算電路，其特徵在於將小波變換分解成提升運算，並在奇、偶時鐘脈衝時分別執行相應的提升濾波。
5.根據權利要求4所述的一階多項式運算電路，其特徵在於先通過加法器執行提升濾波加法運算，然後通過乘法器執行前一步加法器所產生的和與濾波係數的乘法運算，接著再通過加法器執行乘法器所產生的乘積與原存儲器中相應數據的加法運算。
6.根據權利要求5所述的一階多項式運算電路，其特徵在於乘法器對乘數的選通由選通器根據所進行的提升濾波進行控制。
7.根據權利要求2所述的一維小波變換電路，其特徵在於邊界處理電路包含一個三選一選通器，執行提升運算的行首、列首、行尾、列尾的處理。
8.根據權利要求7所述的三選一選通器，其特徵在於當要做行首或列首處理的數據運算到行首或列首時，三選一選通器由選通延時後的數據改為選通未延時的數據，一個時鐘周期後恢復原選通。
9.根據權利要求7所述的三選一選通器，其特徵在於當要做行尾或列尾處理的數據運算到行尾或列尾時，三選一選通器由選通未延時的數據改為選通延時後的數據，一個時鐘周期後恢復原選通。
10.根據權利要求7所述的三選一選通器，其特徵在於可以用兩個二選一選通器代替。
11.根據權利要求1所述的多層二維雙正交小波變換控制電路，其特徵在於使用狀態比特表示小波正或逆變換、行或列變換以及處於第幾層變換。
12.根據權利要求1所述的多層二維雙正交小波變換數據傳輸接口電路，其特徵在於正變換時產生讀信號和地址將待變換數據從存儲器中順序讀出，同時產生寫信號和地址按低頻子帶數據在前、高頻子帶數據在後的順序將變換後的數據寫入存儲器；逆變換時產生讀信號和地址將待變換數據從存儲器中按低、高頻子帶交替的順序讀出，同時產生寫信號和地址將變換後的數據按順序寫入存儲器。
13.根據權利要求1所述的視頻和圖象數據壓縮的整型雙正交小波變換電路，其特徵在於一維小波變換電路分時執行彩色圖象的R、G、B分量圖象或Y、U、V分量圖象的多層二維雙正交小波正變換和逆變換。
全文摘要
本發明涉及一種用於視頻和圖象數據壓縮的整型雙正交小波變換電路。該小波變換電路含有一維小波變換電路、多層二維雙正交小波變換控制電路和數據傳輸接口電路,是一個滿足視頻和圖象數據壓縮技術要求的、具備無損和有損壓縮雙重功能的、使用集成電路資源相對較少、能夠集成到一片價格低廉的集成電路之中的整型雙正交小波變換電路。它能夠實時地完成任意常用尺寸一幀或一塊視頻或圖象數據的多層二維雙正交小波正變換和逆變換。
文檔編號H04N7/26GK1285693SQ0012963
公開日2001年2月28日 申請日期2000年9月29日 優先權日2000年9月29日
發明者許超, 石青雲 申請人:北京大學