一種帶隙基準電壓源電路的製作方法
2023-05-23 17:45:51
專利名稱：一種帶隙基準電壓源電路的製作方法
技術領域：
本發明涉及帶隙基準電壓源電路，尤其是一種適用於白光LED驅動晶片和電源管理類晶片的帶隙基準電壓源電路。
背景技術：
適用於白光LED驅動晶片和電源管理類晶片的帶隙基準電壓源可提供精確、穩定、與溫度無關的基準電壓，其工作原理是由雙極型電晶體提供發射極偏壓Vbe，以及由兩個電晶體之間的ΔνΒΕ產生熱電壓Vt並經電阻網絡放大α倍，這兩個電壓疊加Vkef = Vbe+α Vt 後，通過選擇適當的放大倍數α，可將兩個電壓的溫度漂移相互抵消，從而獲得在某一溫度下溫度係數為零的基準電壓。目前，主流的帶隙基準電壓源電路可分為有運放(即運算放大器)和無運放兩種類型，這兩種帶隙基準電壓源電路均可產生1. 2V 1. 3V的基準電壓。其一，有運放的帶隙基準電壓源電路。國內外已相繼報導了多種有運放帶隙基準電壓源電路的設計方法，這些電路的輸出電壓穩定和精確。但由於運放的作用是穩定輸出電壓而沒有直接用於產生輸出電壓，從而不可避免地增加了這些電路的複雜度和功耗。其二，無運放的帶隙基準電壓源電路。傳統無運放帶隙基準電壓源電路的結構如圖1所示，MOS管Μ1-Μ4組成反饋環路，MOS管Ml的源極電壓等於三極體Ql的基極-發射級電壓Vbei ；電阻Rl上的電壓，即三極體Ql與三極體Q2的基極電壓差AVeb等於Ql和Q2 的發射極電壓之差，這裡Δ Veb可用VtX In(η)表示，其中Vt為熱電壓，η為Ql和Q2的發射極面積之比。設MOS管Μ1-Μ2，MOS管Μ3-Μ5的寬長比各自相等，則帶隙基準電壓為Vrep=Vbe^-AVeb由式可知，三極體Q3基極-發射級電壓Vbe3的負溫度係數抵消了 AVeb的正溫度係數，只要選取適當的電阻和η值，即可得到與溫度無關的VKEF。因此，與有運放的帶隙基準電壓源電路不同，無運放電路的所有電流損耗都直接用於產生Vkef，從而降低了功耗。然而，無運放電路的最小電源電壓min[VDD]受到VEB+VT+2VDsat的限制，這裡Vllsat為 MOS 管的過驅動電壓。由於 Vt > 0. 5V, Vllsat > 0. IV，Veb 彡 0. 7V，所以 min[VDD] > 1. 4V，且各MOS管的漏極電壓不同，故無運放電路的線性調整率較差。綜上所述，目前有運放的帶隙基準電壓源電路都使用運放來穩定輸出電壓，由於沒有直接用於產生輸出電壓，從而增加了這些電路的複雜度和功耗；無運放的帶隙基準電壓源電路則由於最小電源電壓受到限制，因而穩定性和線性調整率較差。
發明內容
針對現有帶隙基準電壓源電路的缺陷與不足，本發明的目的是提出一種帶隙基準電壓源電路，該電路不需要運算放大器，並同時汲取有運放電路在設計上的優點，用於改善無運放電路的穩定性和線性調整率。因此，可直接嵌入對功耗和面積要求較高的白光LED驅動晶片和電源管理類晶片等採用電池供電的可攜式產品中。本發明的目的通過下述技術方案實現本帶隙基準電壓源電路，包括調整電阻和由MOS管組成的反饋環路，其特徵在於所述調整電阻包括串聯在反饋環路反饋端的第一組調整電阻和串聯在反饋環路輸出端的第二組調整電阻；第一組調整電阻包括相串聯的電阻R2和R3，第二組調整電阻包括相串聯的電阻R2』和R3』，且第一組調整電阻的阻值與第二組調整電阻的阻值相等，電阻R2與R2』的阻值相等，電阻R3與R3』的阻值相等，電阻R2、 R2，、R3與R3，的阻值均可調整。所述反饋環路包括MOS 管 Mia、MOS 管 Mlb、MOS 管 M2、MOS 管 M3a、MOS 管 M3b、MOS 管M4、M0S管M5及MOS管M6 ；其中，MOS管Mla的柵極與M2、M4的漏極相連，漏極與M3a的漏極相連，源極與電阻R2相連；MOS管Mlb的柵極與M2的柵極以及M!3b的漏極相連，漏極與 M3b的漏極相連，源極與電阻R2相連；MOS管M2的漏極與M4的漏極相連，源極與電阻R2』 相連；MOS管M3a的柵極與M3b的柵極以及Mil的源極相連，源極與直流電壓源Vdd相連； MOS管M!3b的柵極與M4的柵極相連，源極與直流電壓源Vdd相連；MOS管M4的源極與直流電壓源Vdd相連；MOS管M5的柵極與M4的柵極相連，漏極與R2相連，源極與直流電壓源Vdd相連；MOS管M6的柵極與M4的柵極相連，漏極與電阻R2』相連，源極與直流電壓源Vdd相連。上述的帶隙基準電壓源電路，進一步包括MOS管M7和MOS管M8 ；MOS管M7的柵極與M4的柵極相連，源極與直流電壓源Vdd相連；MOS管M8的柵極與M4的柵極相連，源極與直流電壓源Vdd相連；MOS管M3a、M3b、M4、M5、M6、M7及M8組成電流鏡。上述的帶隙基準電壓源電路，進一步包括MOS管MlO和MOS管Mll ；MOS管MlO和 MOS管Mll成源極跟隨器；MOS管MlO的漏極與Mll的源極相連，源極與地相連；MOS管Mll 的柵極與Mla的漏極相連，漏極與直流電壓源Vdd相連。本發明提出的帶隙基準電壓源電路，可以作為核心模塊方便地嵌入LED驅動晶片和LDO、PMU等電源管理類晶片。與傳統的帶隙基準電壓源電路相比，本發明沒有使用運放結構，而是採用改進反饋環路和調整電阻等方式，保證了電路的主要電流損耗用於產生輸出電壓，在降低電路功耗的同時既減小了電路面積，又改善了無運放電路的線性調整率，從而增加晶片的市場競爭力。與現有技術相比，具有如下的優點及有益效果1、本發明提出的帶隙基準電壓源電路與目前典型的有運放帶隙基準電壓源電路比較，可有效地減小電路面積。本發明電路使用的器件數量明顯少於現有典型的有運放帶隙基準電壓源電路，因此所需的電路晶片面積較小。2、本發明提出的帶隙基準電壓源電路，其主要電流損耗用於產生輸出電壓，與目前典型的有運放帶隙基準電壓源電路比較，可有效地降低電路功耗。電流損耗是衡量帶隙基準電壓源電路功耗的主要技術指標，因此本發明電路的功耗較小。3、本發明提出的帶隙基準電壓源電路，線性調整率明顯優於現有無運放帶隙基準電壓源電路，因此電路的穩定性較高。
圖1是傳統的無運放帶隙基準電壓源的原理圖；圖2是本發明帶隙基準電壓源電路的原理圖。
具體實施例方式下面結合實施例及附圖對本發明作進一步詳細的描述，但本發明的實施方式不限於此。實施例圖2給出了本發明提出的採用改進反饋環路和調整電阻值等方法設計的帶隙基準電壓源電路。如圖2所示，本發明採用MOS管Mla、M0S管Mlb、M0S管M2、M0S管M3a、M0S 管M3b、M0S管M4、M0S管M5及MOS管M6組成反饋環路，代替圖1所示傳統帶隙基準電壓源電路的反饋環路MOS管M1-M4，並調整了傳統帶隙基準電壓源電路中的電阻結構。從圖2可知，本發明包括由MOS管組成的反饋環路、串聯在反饋環路反饋端的第一組調整電阻和串聯在反饋環路輸出端的第二組調整電阻。第一組調整電阻包括相串聯的電阻R2和R3，第二組調整電阻包括相串聯的電阻R2』和R3』，且第一組調整電阻的阻值與第二組調整電阻的阻值相等，電阻R2與R2』的阻值相等，電阻R3與R3』的阻值相等，電阻R2、 R2，、R3與R3，的阻值均可調整。反饋環路包括MOS管Mia、MOS管Mlb、MOS管M2、MOS管 M3a、M0S管M3b、M0S管M4、M0S管M5及MOS管M6。其中，MOS管Mla的柵極與M2、M4的漏極相連，漏極與M3a的漏極相連，源極與電阻R2相連；MOS管Mlb的柵極與M2的柵極以及 M3b的漏極相連，漏極與M!3b的漏極相連，源極與電阻R2相連；MOS管M2的漏極與M4的漏極相連，源極與電阻R2』相連；MOS管M3a的柵極與M3b的柵極以及Ml 1的源極相連，源極與直流電壓源Vdd相連；MOS管M!3b的柵極與M4的柵極相連，源極與直流電壓源Vdd相連；MOS管 M4的源極與直流電壓源Vdd相連；MOS管M5的柵極與M4的柵極相連，漏極與R2相連，源極與直流電壓源Vdd相連；MOS管M6的柵極與M4的柵極相連，漏極與電阻R2』相連，源極與直流電壓源Vdd相連。MOS管M7的柵極與M4的柵極相連，漏極與M9的漏極相連，源極與直流電壓源Vdd相連；MOS管M8的柵極與M4的柵極相連，漏極與R4相連，源極與直流電壓源Vdd 相連；MOS管M9的柵極與MlO的柵極相連，源極與地相連；MOS管MlO的漏極與Mll的源極相連，源極與地相連；MOS管Mll的柵極與Mla的漏極相連，漏極與直流電壓源Vdd相連；三極體Ql的基極與地相連，發射機與Rl相連，集電極與地相連；三極體Q2的基極與地相連， 發射機與R2』相連，集電極與地相連。在本實施例中，本發明具體的原理如下其一，圖2中電流由MOS管Mlb、M2的源極分別經節點χ、節點y流入電阻R3、R3，； 圖中電阻R2與R2』的阻值相等，電阻R3與R3』的阻值相等。注意到(W/L) 3_4 = α · (W/ L)5_8，則有Id3_4 = α Id5_8 = α I，這裡，係數α滿足0 < α < 1，W/L為相應MOS管的寬長比。由於MOS管M1-M6的環路反饋作用，節點χ電壓值Vx和節點y電壓值Vy相等，因此有
權利要求
1.一種帶隙基準電壓源電路，包括調整電阻和由MOS管組成的反饋環路，其特徵在於 所述調整電阻包括串聯在反饋環路反饋端的第一組調整電阻和串聯在反饋環路輸出端的第二組調整電阻；第一組調整電阻包括相串聯的電阻R2和R3，第二組調整電阻包括相串聯的電阻R2』和R3』，且第一組調整電阻的阻值與第二組調整電阻的阻值相等，電阻R2與R2』 的阻值相等，電阻R3與R3』的阻值相等，電阻R2、R2』、R3與R3』的阻值均可調整。
2.根據權利要求1所述的帶隙基準電壓源電路，其特徵在於所述反饋環路包括MOS 管 Mia,MOS 管 Mlb,MOS 管 M2、M0S 管 M3a、M0S 管 M3b、M0S 管 M4、M0S 管 M5 及 MOS 管 M6 ；其中，MOS管Mla的柵極與M2、M4的漏極相連，漏極與M3a的漏極相連，源極與電阻R2相連； MOS管Mlb的柵極與M2的柵極以及M3b的漏極相連，漏極與M!3b的漏極相連，源極與電阻 R2相連；MOS管M2的漏極與M4的漏極相連，源極與電阻R2，相連；MOS管M3a的柵極與M3b 的柵極以及Mil的源極相連，源極與直流電壓源Vdd相連；MOS管M3b的柵極與M4的柵極相連，源極與直流電壓源Vdd相連；MOS管M4的源極與直流電壓源Vdd相連；MOS管M5的柵極與M4的柵極相連，漏極與R2相連，源極與直流電壓源Vdd相連；MOS管M6的柵極與M4的柵極相連，漏極與電阻R2』相連，源極與直流電壓源Vdd相連。
3.根據權利要求2所述的帶隙基準電壓源電路，其特徵在於進一步包括MOS管M7和 MOS管M8 ；MOS管M7的柵極與M4的柵極相連，源極與直流電壓源Vdd相連；MOS管M8的柵極與M4的柵極相連，源極與直流電壓源Vdd相連；MOS管M3a、M3b、M4、M5、M6、M7及M8組成電流鏡。
4.根據權利要求2所述的帶隙基準電壓源電路，其特徵在於進一步包括MOS管MlO和 MOS管Mll ；MOS管MlO和MOS管Mll成源極跟隨器；MOS管MlO的漏極與Mll的源極相連， 源極與地相連；MOS管Mll的柵極與Mla的漏極相連，漏極與直流電壓源Vdd相連。
全文摘要
本發明公開了一種帶隙基準電壓源電路，包括調整電阻和由MOS管組成的反饋環路，其特徵在於所述調整電阻包括串聯在反饋環路反饋端的第一組調整電阻和串聯在反饋環路輸出端的第二組調整電阻；第一組調整電阻包括相串聯的電阻R2和R3，第二組調整電阻包括相串聯的電阻R2』和R3』，且第一組調整電阻的阻值與第二組調整電阻的阻值相等，電阻R2與R2』的阻值相等，電阻R3與R3』的阻值相等，電阻R2、R2』、R3與R3』的阻值均可調整。本發明電路的線性調整率明顯優於現有無運放帶隙基準電壓源電路，因此電路的穩定性較高。
文檔編號G05F3/30GK102331811SQ20111020160
公開日2012年1月25日 申請日期2011年7月19日 優先權日2011年7月19日
發明者楊帆, 鄧婉玲, 黃君凱 申請人:暨南大學