用於鎖相環中極低電壓工作下降低電流失配的電荷泵電路的製作方法
2023-05-21 12:55:01
專利名稱：用於鎖相環中極低電壓工作下降低電流失配的電荷泵電路的製作方法
技術領域：
本發明涉及集成電路技術領域，具體涉及一種用於鎖相環中極低電壓工作下降低 電流失配的電荷泵電路。
背景技術：
電荷泵鎖相環(CP-PLL)具有高速、低噪聲等特點，因而成為現今最普遍的一種 鎖相環電路，被廣泛應用於各種通信電路、頻率綜合器和時鐘恢復電路中。電荷泵電路在 CP-PLL中起著非常重要的作用，其主要功能是對反映輸出信號和輸入信號相位差的脈衝進 行積分，並將積分的結果以電壓變化量的形式輸出，然後用此輸出電壓控制壓控振蕩器的頻率。隨著微電子技術向納米尺寸方向發展，要求集成電路設計越來越向低電壓(小於 1.0伏)、低功耗靠攏。因此，傳統的採用級聯結構的模擬電路的設計通常不再適用於低電 壓工作，它不能提供足夠的電壓淨空間來滿足信號擺幅的要求。同樣地，鎖相環的電荷泵電 路也面臨著難以在低電壓下獲得較寬的輸出電壓範圍、電荷泵的電流失配和時鐘饋通失配 的問題。傳統的電荷泵電路中，通常用MOS管作為開關管控制電荷泵電路的充放電。在設 計電荷泵時，開關管可以放在電流管的漏端(如圖1(a)所示)、源端(如圖1(b)所示)或 者柵端(如圖1(c)所示)。當MOS開關管放在漏極時，開關管與電流管串聯，在極低工作電壓下，電源電壓不 足以驅動兩個級聯MOS管。另外，採用這種結構的電荷泵，由於開關管和電荷泵的輸出直接 相連，其電荷分享效應尤為明顯，且電流管經歷了線性到飽和區的過程，容易造成充放電電 流失配。當MOS開關管放在源極時，雖然開關管與輸出不直接相連，受電荷注入效應的影 響較少，且電流管始終工作在飽和區，可以消除電荷分享效應，但是開關管也是與電流管串 聯的，同樣存在著電源電壓驅動能力不足的問題。當MOS開關管放在柵極時，開關管與電流管並聯，但是此種結構的電荷泵輸出阻 抗較小，容易受到輸出電壓的影響，從而使充放電電流失配，增加了 CP-PLL輸出頻譜上的 參考雜散。因此傳統的電荷泵電路在極低電源電壓的工作環境下，存在著電流失配嚴重的問題。
發明內容
本發明提供了一種用於電荷泵鎖相環(CP-PLL)中、能夠在極低電源電壓下工作 時降低充電電流與放電電流失配的電荷泵電路。一種電荷泵電路，包括電流鏡、上拉電路、下拉電路和運算放大器，其中， 所述的電流鏡由第一 PMOS器件、第二 PMOS器件和第一 NMOS器件組成；其中，第一PMOS器件的漏極與第一 PMOS器件的柵極相連，再與第二 PMOS的柵極相連；第一 PMOS器件 的源極與第二 PMOS的源極均與電源電壓相連；第二 PMOS器件的漏極與第一 NMOS器件的漏 極相連，第一 NMOS器件的柵極與第二 PMOS器件的漏極相連，第一 NMOS器件的源極與地相 連；所述的上拉電路，用於提供上拉電流以提高電荷泵輸出端的電壓，包括用作上拉 電流源的第三PMOS器件、用作上拉受控電晶體的第四PMOS器件、以及由第一開關和第二開 關組成的充電控制開關。其中，第三PMOS器件的柵極與所述的運算放大器的輸出端、第一開關的一端相 連，第三PMOS器件的源極與電源電壓相連，第三PMOS器件的漏極與所述的運算放大器的負 輸入端相連；第四PMOS器件的源極和第二開關的一端均與所述的電源電壓相連，第四PMOS 器件的柵極與第一開關的另一端、第二開關的另一端相連，第四PMOS器件的漏極與電荷泵 輸出節點相連。第一開關由充電信號UP控制，第二開關由充電信號的互補信號U 控制。充 電信號UP是由鑑頻鑑相器產生的開關信號。可見，上拉電流源的柵極與運算放大器的輸出端相連，由運算放大器輸出端提供 上拉電流源的柵偏置電壓；上拉受控電晶體(第四PMOS器件)既實現了上拉電流管的功能 (即通過對上拉電流管注入電流，可以把輸出電壓上拉至電源電壓)；又實現了上拉開關管 的功能(即通過開啟與關斷上拉開關管，可以控制上拉電流管是否注入電流，實現電路的 上拉)；充電控制開關中，第一開關起隔離電流管的偏置電壓的作用，第二開關用於控制上 拉受控電晶體的開啟與關斷，從而控制電荷泵充電，起信號控制的作用。所述的下拉電路，用於提供下拉電流以減小電荷泵輸出端的電壓，包括用作下拉 電流源的第二 NMOS器件、用作下拉受控電晶體的第三NMOS器件、以及由第三開關和第四開 關組成的放電控制開關。其中，第二 NMOS器件的柵極與所述的電流鏡的第一 NMOS管的柵極 以及第三開關的一端相連，第二 NMOS器件的源極與地相連，第二 NMOS器件的漏極與運算放 大器的負輸入端以及所述的上拉電路的第三PMOS器件的漏端相連；第三NMOS器件的源極、 第四開關的一端均與地相連，第三NMOS器件的柵極與第三開關的另一端、第四開關的另一 端相連，第三NMOS器件的漏極與電荷泵輸出節點相連。第三開關由放電信號DN控制，第四 開關由放電信號的互補信號@控制。放電信號DN是由鑑頻鑑相器產生的開關信號。可見，下拉電流源的柵極與電流鏡的柵極相連，構成共柵結構，這樣下拉電流源與 電流鏡的柵端電壓相等，使得下拉電流源的電流與電流鏡的電流相等，從而給電流鏡提供 偏置電流。下拉受控電晶體(第三NMOS器件)既實現了下拉電流管的功能(即通過下拉電 流管輸出電流，可以把輸出電壓下拉至地；又實現了下拉開關管的功能(即通過開啟與關 斷下拉開關管，可以控制下拉電流管是否輸出電流，實現電路的下拉)；放電控制開關中， 第三開關用於隔離電流鏡的偏置電壓，而第四開關用於控制下拉受控電晶體(第三NMOS器 件)的開啟與關斷，從而控制電荷泵的放電，起信號控制的作用。所述的運算放大器，用於調整輸出端的電壓。所述的運算放大器具有正輸入端、負 輸入端和一個輸出端，所述的運算放大器的負輸入端與上拉電路和下拉電路的節點處連接 在一起，所述的運算放大器的正輸入端與電荷泵輸出節點相連，所述的運算放大器的輸出 端與第三PMOS器件的柵極、第一開關的一端相連。運算放大器通過負反饋使得運算放大器 輸入之間的電壓差最小，從而減小上拉電流和下拉電流的失配。
本發明的電荷泵電路的工作原理如下當充電信號UP為高，放電信號DN為低時，第一開關與第四開關閉合，第二開關與 第三開關斷開，則第三PMOS器件的柵極、第四PMOS器件的柵極與運算放大器的輸出端接 通，由運算放大器輸出端提供偏置電壓，第四PMOS器件導通；第二 NMOS器件的柵極與第 三NMOS器件柵極斷開，第二 NMOS器件的柵極電壓不影響第三NMOS器件柵極的接地，第三 NMOS器件關斷，此時輸出節點電壓升高。而充電信號UP為低，放電信號DN為高時，第二開關與第三開關閉合，第一開關與 第四開關斷開，則第三PMOS器件的柵極與第四PMOS器件柵極斷開，運算放大器的輸出電壓 不影響第四PMOS器件柵極接電源電壓，第四PMOS器件關斷；第二 NMOS器件的柵極與第三 NMOS器件柵極與第一 NMOS器件的柵極相連，由電流鏡提供偏置電壓，第三NMOS器件導通， 此時輸出節點電壓降低。當充電信號UP為低，放電信號DN為低時，第一開關與第三開關斷開，第二開關與 第四開關閉合，則第三PMOS器件的柵極與第四PMOS器件柵極斷開，運算放大器的輸出電 壓不影響第四PMOS器件柵極接電源電壓，第四PMOS器件關斷；第二 NMOS器件的柵極與第 三NMOS器件柵極斷開，第二 NMOS器件的柵極電壓不影響第三NMOS器件柵極的接地，第三 NMOS器件關斷，此時輸出節點電壓保持不變。當UP信號為高，DN信號為高的狀態只有很短暫的時間，第一開關與第三開關閉 合，第二開關與第四開關斷開，此時第四PMOS器件導通，第三NMOS器件也導通，此時需要充 電電流和放電電流具有良好的匹配度，這樣才能保證輸出節點電壓保持不變。在高速電荷 泵電路中，充放電電流往往要求精確相等，然而考慮到功耗等一些因素的制約，充放電電流 一般都很小。本發明電路的Spectre模擬結果顯示在0. 5V的極低電路電源電壓下，輸出電壓 幅度仍然較寬，在OmV 490mV範圍內，充電電流和放電電流具有很好的匹配度。與現有技術相比，本發明具有如下有益的技術效果由於無論在上拉電路還是下拉電路中，開關管和電流管均共用一個MOS器件(受 控電晶體)，採用控制信號控制受控電晶體的柵極，開關管和電流管的兩節點端相同，實現 了開關管與電流管並聯，從而實現在電荷泵的充放電時電壓降的減小，並提供了足夠多的 電壓淨空間，使得在低電壓下能夠獲得較寬的輸出電壓範圍。同時，引入運算放大器組成 的反饋環路，使電荷泵輸出阻抗增加，不易受輸出電壓的影響，從而降低了充放電電流的失 配。還採用隔離開關，可以在開關管關斷的情況下，隔離偏置電壓對開關管的影響。本發明的電荷泵電路能夠工作在極低電壓(0. 5V)下，且輸出電壓在OmV 490mV 範圍內充電電流和放電電流均具有良好的匹配。
圖1是三種傳統電荷泵電路的電路結構示意圖；圖2是本發明電荷泵電路的電路結構示意圖；圖3是本發明電荷泵電路的Spectre模擬結果示意圖。
具體實施例方式如圖1所述的三種傳統的電荷泵電路的電路結構，採用MOS管作為開關管控制電 荷泵電路的充放電。圖1(a)中所示，MOS開關管放在漏極，開關管與電流管串聯，開關管和電荷泵的輸 出直接相連。在極低工作電壓下，電源電壓不足以驅動兩個級聯MOS管，且電流管經歷了線 性到飽和區的過程，容易造成充放電電流失配。圖1(b)中所示，MOS開關管放在源極，開關管與電流管串聯，在極低工作電壓下， 同樣存在著電源電壓驅動能力不足的問題。如圖1(c)中所示，MOS開關管放在柵極，開關管與電流管並聯，但是此種結構的電 荷泵輸出阻抗較小，容易受到輸出電壓的影響，從而使充放電電流失配，增加了 CP-PLL輸 出頻譜上的參考雜散。如圖2所示的本發明的電荷泵包括多個電晶體。電晶體是金屬氧化物半導體 MOS電晶體。如本領域技術人員所公知的，存在兩種類型的MOS電晶體n溝道MOS電晶體 (NMOS)和ρ溝道MOS電晶體(PMOS)。該電荷泵包括NMOS電晶體和PMOS電晶體。如圖2所示的本發明的電荷泵包括由第一 PMOS器件P1、第二 PMOS器件P2和第 一 NMOS器件m構成的柵電流鏡；由第三PMOS器件P3、第四PMOS器件P4、第一開關Sl和 第二開關S2組成的上拉電路；由第二 NMOS器件N2、第三NMOS器件N3、第三開關S3和第四 開關S4組成的下拉電路和運算放大器0P。第一 PMOS器件Pl的漏極、第一 PMOS器件Pl的柵極與第二 PMOS器件P2的柵極相連；第一 PMOS器件Pl的源極、第二 PMOS器件P2的源極、第三PMOS器件P3的源極、 第四PMOS器件P4的源極以及第二開關S2的一端與電源電壓VDD相連；第二 PMOS器件P2的漏極與第一 NMOS器件附的漏極、第一 NMOS器件附的柵極、 第二 NMOS器件N2的柵極以及第三開關S3的一端相連；第一 NMOS器件附的源極、第二 NMOS器件N2的源極、第三NMOS器件N3的源極以 及第四開關S4的一端與地相連；第二 NMOS器件N2的漏極與第三PMOS器件P3的漏極以及運算放大器OP的負向 輸入端相連；第三NMOS器件N3的柵極與第三開關S3的另一端、第四開關S4的另一端相連；第三PMOS器件P3的柵極與第一開關Sl的一端、運算放大器OP的輸出端相連；第四PMOS器件P4的柵極與第一開關Sl的另一端、第二開關S2的另一端相連；第三NMOS器件N3的漏極、第四PMOS器件P4的漏極以及運算放大器OP的正向輸 入端與輸出節點Vout相連。上述MOS管尺寸的大小由Spectre模擬仿真實驗確定，選用模擬仿真實驗中充放 電電流失配最小情況下的MOS管尺寸。本發明中用到的所有PMOS管和NMOS管都是採用普 通的四埠結構，分別是源極(S)、漏極(D)、柵極(G)及體端(B)。上述的PMOS管Pl P4 的體端都接電源電壓VDD以減小電流洩漏，上述的匪OS管m N3的體端都接地以減小電 流洩漏。第一開關Sl由充電信號UP控制，第二開關S2由充電信號的互補信號U 控制；第 三開關S3由放電信號DN控制，第四開關S4由放電信號的互補信號麗控制。當控制信號為高時，開關閉合，電路導通；當控制信號為低時，開關斷開，電路開路。工作原理充電信號UP和放電信號DN分別是由鑑頻鑑相器產生的開關信號，當充 電信號UP為高，放電信號DN為低時，第一開關Sl與第四開關S4閉合，第二開關S2與第三 開關S3斷開，則第三PMOS器件P3的柵極、第四PMOS器件P4的柵極與運算放大器OP的輸 出端接通，由運算放大器OP輸出提供偏置電壓，作為上拉電流管和上拉開關管的第四PMOS 器件導通；第二 NMOS器件N2的柵極與第三NMOS器件N3柵極斷開，第二 NMOS器件N2的柵 極電壓不影響第三NMOS器件N3柵極的接地，作為下拉電流管和下拉開關管的第三NMOS器 件關閉，此時輸出節點Vout電壓升高。而充電信號UP為低，放電信號DN為高時，第二開關S2與第三開關S3閉合，第一 開關Sl與第四開關S4斷開，則第三PMOS器件P3的柵極與第四PMOS器件P4柵極斷開，運 算放大器OP的輸出電壓不影響第四PMOS器件P4柵極接電源電壓VDD，作為上拉電流管和 上拉開關管的第四PMOS器件關閉；第二 NMOS器件N2的柵極與第三NMOS器件N3柵極與第 一 NMOS器件m的柵極相連，由電流鏡提供偏置電壓，作為下拉電流管和下拉開關管的第三 NMOS器件導通，此時輸出節點Vout電壓降低。當充電信號UP為低，放電信號DN為低時，第一開關Sl與第三開關S3斷開，第二開 關S2與第四開關S4閉合，則第三PMOS器件P3的柵極與第四PMOS器件P4柵極斷開，運算 放大器OP的輸出電壓不影響第四PMOS器件P4柵極接電源電壓VDD，作為上拉電流管和上 拉開關管的第四PMOS器件關閉；第二 NMOS器件N2的柵極與第三NMOS器件N3柵極斷開， 第二 NMOS器件N2的柵極電壓不影響第三NMOS器件N3柵極的接地，作為下拉電流管和下 拉開關管的第三NMOS器件關閉，此時輸出節點Vout電壓保持不變。當充電信號UP為高，放電信號DN為高的狀態只有很短暫的時間，第一開關Sl與 第三開關S3閉合，第二開關S2與第四開關S4斷開，此時作為上拉電流管和上拉開關管的 第四PMOS器件導通，作為下拉電流管和下拉開關管的第三NMOS器件也導通，此時需要充電 電流和放電電流具有良好的匹配度，這樣才能保證輸出節點Vout電壓保持不變。在高速電 荷泵電路中，充放電電流往往要求精確相等，然而考慮到功耗等一些因素的制約，充放電電 流一般都很小。圖3所示為本發明電路的Spectre模擬結果示意圖，其中橫坐標表示輸出節點 Vout電壓的變化範圍，縱坐標表示輸出電流(充、放電電流)的大小，實線表示放電電流 (Idn)的大小，χ線表示充電電流(Iup)的大小。當電路電源電壓為0. 5V時，在OmV 490mV 的輸出電壓幅度範圍內，充電電流和放電電流具有很好的匹配度。輸出電壓為490mV時， 充、放電電流為18. 8uA。
權利要求
一種用於鎖相環中極低電壓工作下降低電流失配的電荷泵電路，包括電流鏡、上拉電路、下拉電路和運算放大器，其特徵在於所述的電流鏡由第一PMOS器件、第二PMOS器件和第一NMOS器件組成；其中，第一PMOS器件的漏極與第一PMOS器件的柵極相連，再與第二PMOS器件的柵極相連；第一PMOS器件的源極與第二PMOS器件的源極均與電源電壓相連；第二PMOS器件的漏極與第一NMOS器件的漏極相連，第一NMOS器件的柵極與第二PMOS器件的漏極相連，第一NMOS器件的源極與地相連；所述的上拉電路，包括用作上拉電流源的第三PMOS器件、用作上拉受控電晶體的第四PMOS器件、以及由第一開關和第二開關組成的充電控制開關；其中，第三PMOS器件的柵極與所述的運算放大器的輸出端、第一開關的一端相連，第三PMOS器件的源極與電源電壓相連，第三PMOS器件的漏極與所述的運算放大器的負輸入端相連；第四PMOS器件的源極和第二開關的一端均與所述的電源電壓相連，第四PMOS器件的柵極與第一開關的另一端、第二開關的另一端相連，第四PMOS器件的漏極與電荷泵輸出節點相連；第一開關由充電信號UP控制，第二開關由充電信號的互補信號控制；所述的下拉電路，包括用作下拉電流源的第二NMOS器件、用作下拉受控電晶體的第三NMOS器件、以及由第三開關和第四開關組成的放電控制開關；其中，第二NMOS器件的柵極與所述的電流鏡的第一NMOS管的柵極以及第三開關的一端相連，第二NMOS器件的源極與地相連，第二NMOS器件的漏極與所述的運算放大器的負輸入端以及所述的上拉電路的第三PMOS器件的漏端相連；第三NMOS器件的源極、第四開關的一端均與地相連，第三NMOS器件的柵極與第三開關的另一端、第四開關的另一端相連，第三NMOS器件的漏極與電荷泵輸出節點相連；第三開關由放電信號DN控制，第四開關由放電信號的互補信號控制；所述的運算放大器，具有正輸入端、負輸入端和一個輸出端；其中，所述的運算放大器的負輸入端與所述的上拉電路和下拉電路的節點處連接在一起，所述的運算放大器的正輸入端與電荷泵輸出節點相連，所述的運算放大器的輸出端與第三PMOS器件的柵極、第一開關的一端相連。FSA00000162825200011.tif,FSA00000162825200012.tif
2.如權利要求1所述的電荷泵電路。其特徵在於所述的第一PMOS器件、第二 PMOS器 件、第三PMOS器件、第四PMOS器件、第一 NMOS器件、第二 NMOS器件和第三NMOS器件均為具 有源極、漏極、柵極及體端的四埠結構；其中，第一 PMOS器件、第二 PMOS器件、第三PMOS 器件和第四PMOS器件的體端均接電源電壓，第一 NMOS器件、第二 NMOS器件和第三NMOS器 件的體端均接地。
3.如權利要求1所述的電荷泵電路。其特徵在於所述的第一PMOS器件、第二 PMOS器 件、第三PMOS器件、第四PMOS器件、第一 NMOS器件、第二 NMOS器件和第三NMOS器件均為 金屬氧化物半導體MOS電晶體。
全文摘要
本發明公開了一種用於鎖相環中極低電壓工作的降低電流失配的電荷泵電路。該電荷泵包括由第一PMOS器件、第二PMOS器件和第一NMOS器件構成的柵電流鏡；第三PMOS器件、第四PMOS器件、第一開關、第二開關組成的上拉電路；第二NMOS器件、第三NMOS器件、第三開關、第四開關組成的下拉電路和運算放大器。其中第四PMOS器件既實現了上拉電流管的功能，又實現了上拉開關管的功能；第三NMOS器件既實現了下拉電流管的功能，又實現了下拉開關管的功能；從而實現開關管與電流管的並聯關係，適合在低電源電壓的環境下工作。通過運算放大器組成的反饋環路，使輸出阻抗增加，降低了充電電流和放電電流的失配。
文檔編號H02M3/07GK101888178SQ20101020238
公開日2010年11月17日 申請日期2010年6月13日 優先權日2010年6月13日
發明者楊偉偉, 梁筱, 程維維, 韓雁 申請人:浙江大學