並聯連接的半導體部件的電流平衡的製作方法
2023-09-22 01:48:25 1
專利名稱：並聯連接的半導體部件的電流平衡的製作方法
技術領域：
本發明涉及並聯連接的半導體部件的電流的平衡，特別涉及在動態情況中平衡電流。
背景技術：
對半導體器件的大額定功率和物理上受限的最大電流密度的不斷提高的要求是半導體並聯連接對於高功率應用有吸引力的原因。諸如IGBT(絕緣柵雙極電晶體)的功率半導體部件的並聯連接是用於高功率轉換器的廣泛傳播的方案。在IGBT的並聯操作中，每個並聯連接的部件接收開關信號。開關信號例如可以從用於確定發生開關動作的適當時序的調製器發出。開關信號被分成用於控制每一個並聯連接部件的控制信號。因此，意圖是同時操作開關，以使得總電流會在部件之間等分。然而，IGBT並聯連接的主要問題是並聯部件的電流不平衡。電流不平衡可以發生在接通狀態(靜態操作)期間和/或開關瞬態(動態操作)期間。在靜態操作中，電流不平衡導致例如部件之間的不同溫度，這引起部件不同程度和過早地老化。動態操作中的不平衡指的是在狀態變化期間，即在關斷時和接通時的轉接期間的部件的不同行為。並聯連接部件的同時操作是所期望的，以使得不同電流路徑中的電流變化的幅值相等。電流變化在電流路徑的電感中引起大電壓尖峰。並聯支路中具有相似的電流行為是所期望的，以使得感應電壓也具有相似的波形。例如，對於接通，當最快部件佔有意在用於並聯操作的電流的大部分時，轉接的延遲也可以引起在轉接期間超過額定電流的情況。已試圖通過依照某些器件參數(例如柵極發射極閾值電壓、開關時間、接通狀態電壓，等等)選擇並聯的部件來實現並聯連接的功率半導體之間的動態電流平衡。此方法需要由部件製造者或由目標用戶執行的附加的人工勞動，自然會導致附加的成本。如文獻[1]、[2]、[3]和[7]所建議的，解決動態電流不平衡問題的另一措施是使用電流平衡網絡。然而，電流平衡網絡給電子系統增加了成本、體積、重量以及損耗。還可以通過人工設置驅動半導體部件的柵極單元的參數來實現動態電流平衡。該可設置的參數例如可以是柵極電阻艮。此過程也需要人工測量且可能花很長時間。如文獻W]、[5]和[6]所建議的，另一種可能是用柵極單元控制電流率。此方案給系統帶來複雜性和成本，連同由於狀態變化被延長而產生的更高的開關損耗。文獻[7]教導通過適當的機械布置和設計以關於雜散電感的對稱方式實現轉換器。這樣的布置和設計導致了額外的材料、開發和製造成本。此外，此類設計導致使得器件的維修複雜且困難的物理結構。
發明內容
本發明的目的是提供一種方法以及用於實施該方法的設備以便解決以上問題。通過以獨立權利要求中所陳述的內容為特徵的方法和設備來實現本發明的目的。在從屬權利要求中公開了本發明的優選實施例。本發明基於如下思想測量並聯功率半導體部件的電流上升或下降的開始時間和結束時間或兩個時間的時間差，並在各自的後續狀態變化時補償該時間差。該時間差從感應到電流路徑中的電感上的電壓測量。感應電壓與電流的導數即電流的變化率成比例。感應電壓的測量比電流的測量簡單得多且便宜得多。此外，作為電流的導數的感應電壓比電流本身變化得更快，從而非常適合用於產生時序信息。使用電子電路來補償觀測到的並聯部件之間的時間差。因此，本發明通過不需要昂貴的和/或大體積的附加部件的簡單措施來限制在開關瞬態期間並聯部件的電流不平本發明的實現是具有最小額外損耗的低成本結構。此外，該結構具有輕重量和小體積。該結構也節省了在工業轉換器的開發、製造和維修期間的勞動力成本。本發明能夠獲得並聯器件的電流平衡而與部件類型無關。例如，相同的結構可以用於平衡IGBT、M0SFET (金屬氧化物半導體場效應電晶體)和IGCT (集成柵極換流晶閘管) 部件的電流。本發明也不需要部件的驅動器。此外，通過分析電流變化率的時間間隔對柵極信號的時序進行調整能夠獲得由於若干原因的並聯器件電流的平衡，這些原因例如由於不同的半導體特性引起的不平衡，諸如veE的變化、開關時間和柵極單元的差(例如，柵極單元的延遲時間、柵極電阻的差，等等)、以及雜散電感的差等等。因此，本發明校正並聯部件之間的時序差，而不論該差的起源是什麼。即使不平衡是由於開關部件的參數漂移引起的，本發明也對其進行校正。可以將電流變化率的時間間隔的檢測另外用於短路保護，且如果雜散電感(測量的雜散電感)之間的關係是已知的且靜態的，那麼該測量為靜態平衡增加了有用信息。因此，可以避免為柵極單元上的短路檢測而作的額外努力。
下面，將參照附圖藉助於優選實施例對本發明進行更詳細的描述，其中圖1示出了帶有其變量的定義的IGBT部件；圖2示出了本發明的實施例的框圖；圖3示出了本發明的實施例的更詳細的框圖；圖4示出了與本發明的實施例的操作相關的測量；圖5示出了本發明的功能的框圖；圖6示出了本發明的操作的時序圖；以及圖7和圖8示出了在部件接通和關斷時本發明的操作的測量結果。
具體實施例方式圖1示出了帶有在全文中使用的相關聯的符號和定義的IGBT部件的圖形符號。該 IGBT部件表示為Xi，且其包括集電極C端子、柵極G端子和發射極E端子。此外，該部件具有輔助發射極AE，該輔助發射極AE連接到與發射極E同一電位且意在連接到驅動電路或柵極單元，以使得可以在柵極和發射極端子之間引導適當的電壓用於控制該部件。圖1中另外的定義是集電極電流ie,Xi，柵極到發射極電壓veE,Xi和集電極到發射極電壓vCE,Xi。Lb。nd,Xi是部件的開關路徑的雜散電感，而Vb。nd,Xi是該雜散電感上的電壓。在該方法的實施例中，向並聯連接的半導體部件提供開關信號用於改變部件狀態。開關信號由實施該方法的器件的控制系統觸發。控制系統例如可以是輸出用於初始化受控部件的狀態改變的信號的調製器或類似的操作結構。狀態改變指的是從導通狀態到阻斷狀態或從阻斷狀態到導通狀態的改變。開關信號導向柵極電路或柵極單元以用於實現實際的柵極控制。每個並聯連接的開關部件具有其專用的柵極單元，且這些柵極單元形成用於控制並聯連接的部件的控制信號。柵極單元通常是具有用於向部件的柵極提供所要求的控制電壓的所有必要電路的柵極驅動器。在本發明中，確定與IGBT串聯連接到開關路徑的電感的電壓，以觀察並聯IGBT的集電極或發射極電流的變化。使用的電感例如可以是IGBT模塊或部件的內部雜散電感。電流變化例如是電流上升或下降的開始、持續或結束，或是電流斜率的符號。比較並估算測得的電壓，提取IGBT集電極或發射極電流的時序信息。此信息允許控制或補償系統為下一開關瞬態計算適應的延遲時間以達到某些特定目標，例如動態電流平衡。計算出的延遲時間用於通過修改控制信號來修改接下來各個開關的時序。該修改可以通過修改到柵極單元的開關信號Vcm, Xi或者通過修改由柵極單元生成的柵極到發射極電壓^^^來實現。因此，可以認為控制信號是從柵極單元之前或之後的開關信號(即， 到達柵極單元的信號或離開柵極單元的信號)分離出來的信號。圖2給出了簡化框圖。該圖採用η個並聯連接的IGBT，其中，Xi代表第i個並聯的IGBT(i = 1 n)。vb。nd,Xi是IGBT模塊中或開關路徑中的雜散電感Lb。nd,Xi上的電壓。塊 21接收來自並聯IGBT的電壓信號並輸出電壓陣列v_s，該電壓陣列Vnreas帶有關於從信號 Vbond,Xi提取的上升或下降的IGBT發射極或集電極電流的時間差的信息。用於下一開關瞬態的新計算得到的延遲值在模塊22中計算，並以陣列td[k]形式發送到模塊23，其中，該陣列td[k]將在後面的各自的狀態改變中被考慮到。如上所述，可以在到達柵極單元的信號中或在離開柵極單元的信號中考慮延遲值。圖3示出了本發明的實施例。在此實施例中，兩個IGBT的電壓Vb。nd,Xi由補償分壓器(阻容的)測量並與閾值進行比較，以獲得被饋送到FPGA(現場可編程柵極陣列)電路和加載到寄存器Reg Xl 32和Reg Xn 33的數位訊號vmeas, Xi。通過模塊；34、；35和36的FPGA 中的算法實現集電極電流上升或下降的開始時刻的提取。將計算出的延遲時間饋送到延遲線37，延遲線37也接收用於控制開關部件的PWM(脈衝寬度調製)信號。然後修改PWM信號並將其饋送到開關部件。圖2和圖3示出了開關部件的串聯連接。通常，開關部件用在諸如逆變器等功率修改設備中，其中，功率級由上開關和下開關構成，用這些開關可以將正或負電壓控制到位於上開關和下開關之間的輸出。僅用於說明的目的，在圖2和圖3中示出了上開關。然而， 本發明的思想可以且通常與那些更詳細地描述的類似地適用於所有並聯連接的開關。基於集電極電流上升或下降的開始的時間差的、並聯IGBT的柵極信號的下一延遲時間的計算在FPGA中以及柵極單元信號輸入處的延遲線中實現，其中，延遲線允許柵極單元控制信號(Vctel,Xi)的時序修改。
在開關過程中由補償分壓器(阻容的)測量電壓Vb。nd,Xi。如圖4所示，將Vb。nd,xl* Vbond, x2與生成VmeaU1和V_s, X2的閾值電壓Vth比較。圖4中最上方的圖示出了在部件接通過程中集電極電流的上升和集電極到發射極電壓的下降。圖4中中間的圖示出了在開關期間電感的電壓。該電壓與集電極電流的時間導數成比例。將電感的電壓與閾值電壓比較， 當該電壓越過閾值時，電壓Vnreas被切換到高狀態，如圖4中最下方的圖所示。最下方的圖示出了時刻、、t2、t3和t4。時刻、和、是在上升時U1)和下降時(t2)所測電壓首次達到閾值的時刻，時刻t3和t4是針對另一個開關部件的類似時刻。、和t3之間的時間差是部件之間的延遲，後面在FPGA中計算該時間差。圖5示出了根據一個實施例的在FPGA中實現的功能的框圖。該電路從測量電路接收輸入Vmeas, X1到Vmeas, &並從調製器或控制器接收PWM開關信號S。補償系統為在FPGA 中實現的延遲線輸送延遲值。在FPGA中實現的用於接通的邏輯的工作原理如下。開關信號s的上升沿啟動計數器51，該計數器51例如可以是133 MHZ 8位的計數器，實現大約7ns的校正步長。一檢測到信號V-M1到由低到高的轉變就將計數器的實際值加載到寄存器Reg_Xl到Reg_Xn中。因此，在感應電壓越過設定的閾值的時刻將計數器51的值加載到寄存器中。一旦將值加載到了寄存器中，則從每個寄存器中減去寄存器Reg_Xl到RegJCn中的最小值。將該減法的結果寫入寄存器exl到exn。在圖5的實現中，通過對數據進行排序 M、偏置55和消除排序56來實現該減法。由於此減法，寄存器之一接收到零作為延遲的值。在信號s的下一次由高到低轉變時由控制塊57讀寄存器exl到exn的值。控制塊 57將由計數器輸出的存儲值改變成代表時間的值。控制塊57基於用於前一接通瞬態的、步驟k-Ι的延遲值和寄存器到 e)ta[k-l]中的也源自上一接通瞬態的值來為延遲線58提供針對步驟k的值tdjjk]，i = 1，. . .，η。在大約從信號由高到低的轉變2μ s後，將用於延遲線的新值td,Xi[k]加載到其輸入寄存器59中。將開關信號饋送到延遲線58，並將具有延遲的開關信號饋送到柵極單元 GU。到柵極單元的信號表示為單箭頭。可以理解在圖5的示例中，信號由用於兩個並聯開關部件的兩個信號組成。如上所述，可以在柵極單元中而不是在到柵極單元的信號中考慮延遲。當在柵極單元中考慮修改時，每個並聯的柵極單元同時接收到控制信號並處理修改， 使得在不同時間產生柵極電壓。如果在到柵極單元的控制信號中考慮延遲，則每個並聯的柵極單元接收到修改信號並立即產生柵極電壓。圖5還示出了內存塊60，使用的延遲時間被饋送並存儲到該內存塊60。可以出於分析延遲數據的目的而讀取該內存。用於關斷的工作原理是類似的，唯一的變化是使用s的互補信號作為該處理的觸發。為了闡明本發明的實現中的信號的時序，在圖6中示出了用於接通操作的時序圖。從圖6可以看出，當接收到開關信號時，計數器開始工作。當接收到電壓V·』和V_s, X2時，計數器的值被讀到寄存器Reg_xi和Reg_X2。當計數器復位時，將來自寄存器Reg_Xl 和Reg_X2的、從所有寄存器中減去寄存器中最低值的值移位到寄存器 和eX20當開關信號由高到低變化時，使能控制器的輸出，並將用於延遲線的新值加載到延遲線的輸入寄存器中。然後，將用於延遲的值加載到延遲線中。在本發明的實施例中，將之前使用的補償延遲考慮在對後面延遲的計算中。例如， 如果前一延遲時間td,xl[k-l]是χ納秒，而電壓的測量(使用χ納秒作為延遲)給出的結果是應當將對同一部件的延遲Atd校正y納秒用於後面相似的開關動作，那麼，將前一延遲時間、,Χ1&-1]與新延遲Atd相加來獲得用於後面的開關動作的延遲時間、,Χ1&]。在以上實施例中，使用數字電路以數字形式描述了延遲時間的生成。可以通過在延遲值的生成中使用模擬邏輯電路來實現本發明。圖7示出了在接通瞬態時所實現的本發明的測量結果。圖7a示出了集電極電流之間具有IOOns的延遲時間差的不平衡系統。圖7b示出了補償了延遲的平衡系統。從頂部到底部的子圖示出了發射極電流iE和集電極到發射極電壓(頂部)、柵極到發射極電壓和測得的感應電壓(中間)以及通過將感應電壓與閾值電壓比較而為時序信息產生的電壓 Vmeas (底部)°圖8示出了在關斷瞬態時所實現的本發明的測量結果。圖8a示出了不平衡系統 (其集電極電流之間具有IOOns的延遲時間差)，圖8b示出了平衡系統。可以清楚地認識到本發明對並聯的IGBT的電流分布的平衡效果。對子圖的說明與圖7中的那些類似。在本發明中，通過測量與IGBT串聯的電感上的電壓來間接測量電流變化率。在 IGBT模塊中，此電感例如可以是模塊內部雜散電感Lb。nd,Xi，參見圖1( S卩，在主發射極端子和輔助發射極之間用於控制單元連接的電感)。然而，電感也可以是串聯到IGBT的外部電感。 可以將測得的電壓Vb。nd, Xi之間的時間差(例如，電流上升或下降的開始、持續或結束，斜率的符號，等等)用作時間延遲補償單元的輸入，其中，測得的電壓^^⑶表示並聯IGBT的電流變化率，該時間延遲補償單元在初始化開關瞬態時將這些點(point)平衡。調節柵極信號的時序使得在相應的開關瞬態之後獲得的並聯IGBT的器件電流被平衡。可以通過使用任意適當的測量設備實現電壓Vb。nd,Xi的測量。該測量可以是直接的電壓測量，或者該測量可以是電容式或電感式測量。還清楚的是，可以在電壓的測量中使用模數轉換器。以上，參考FPGA電路詳細地描述了各功能。FPGA僅是適用於這種操作的數字器件的一個示例。其他示例包括使用MSP(混合信號處理器)、DSP(數位訊號處理)、微控制器寸。還可以有要提取的參數的變化。以上，結合僅提取電流上升或下降的開始來描述本發明。還可以從電流上升或下降的結束、持續時間或上升或下降時間的符號、或者這些的任意組合中獲得信息。控制器或補償器的結構的變化、或延遲線的實現方面的變化也是可行的。允許像延遲線一樣的信號延遲控制的一些其他結構或器件的構造是實現的另外可能的變型。隨著技術進步，本發明的構思可以以各種方式實施，這對於本領域的技術人員而言是明顯的。本發明及其實施例不限於以上描述的示例，而是可以在權利要求的範圍內變化。參考文獻[1] J. -F. Chen, J. -N. Lin, and Τ. -H. Ai, "The techniques of the serial andparalleled igbts,「 in Industrial Electronics, Control, and Instrumentation,1 ~ J96. ， Proceedings of the 19B6 IEEE IECON 22nd International Conference on, vol. 2, Aug lg96，pp. 9g9-1004 vol. 2.[2]H. Miyazaki, H. Fukumoto, S. Sugiyama, M. Tachikawa, and N. Azusawa, "Neutral-point-clamped inverter with parallel driving of igbts for industrial applications，，，Industry Applications，IEEE Transactions on，vol. 36, no. 1, pp. 146-151，Jan/Feb 2000.[3]C. Abbate, 0. Busatto，L Fratelli, F. lannuzzo, B. Cascone，and C. Giannini, 「Series connection of high power igbt modules for traction applications， c in Power Electronics and Applications，2005 European Conference on，0—02005， pp. 8pp. -P. 8.[4]J. Thalheim,N. Felber,and W. Fichtner, "A new approach for controlling series-connected igbt modules，」 in Circuits and Systems,2001. ISCAS 2001. The 2001 IEEE International Symposium on, vol. 3, May 2001，pp.69-72 vol. 2.[5] 5. Musumeci, R. Pagano, A. Raciti, F. Frisina, and M. Melito，「Parallel strings of igbts in short circuit transients analysis of the parameter influence and experimental behavior,，，in IECON 02 [Industrial Electronics Society, IEEE 2002 28th Annual Conference of the]，vol.1，Nov. 2002，pp. 555-560 vol. 1.[6] J V. Wang, M.Abu Khaizar an, and P. Palmer, "Controlled switching of high voltage igbts in series，，，in Electron Devices and Solid-State Circuits，2003 IEEE Conference on，Dec. 2003，pp.297-300.[7]R. Hermann，「Investigation of the parallel connection of Integrated Gate Commutated Thyristors and diodes for high current converters，，，PhD· Thesis， TU-Berlin, May 2009.
權利要求
1.一種平衡並聯連接的功率半導體部件的開關瞬態行為的方法，其特徵在於以下步驟向所述並聯連接的功率半導體部件(Xi)提供開關信號(S)以用於改變所述部件的狀態；從所述開關信號形成用於每個所述並聯連接的功率半導體部件的控制信號； 在所述功率半導體部件的狀態變化期間，確定在每個所述並聯連接的功率半導體部件中在所述部件的主電流路徑中的電感上感應的電壓； 將每個所述感應電壓與預定的閾值電壓相比較； 測量所述感應電壓越過所述閾值電壓的時刻之間的時間差；以及根據測得的時間差，在相應的後續狀態變化中修改一個或多個所述控制信號，以用於平衡所述開關瞬態行為。
2.根據權利要求1所述的方法，其特徵在於，在將所述控制信號饋送到柵極單元之前修改一個或多個控制信號。
3.根據權利要求1所述的方法，其特徵在於，在所述柵極單元處修改一個或多個控制信號。
4.根據前述權利要求1到3中任意一項所述的方法，其特徵在於，所述主電流路徑中的電感是所述部件的雜散電感。
5.根據前述權利要求1到3中任意一項所述的方法，其特徵在於，所述主電流路徑中的電感是另外的電感部件。
6.根據前述權利要求1到5中任意一項所述的方法，其特徵在於，所述修改一個或多個控制信號包括將在前一狀態變化中得到的延遲項加到之前使用的延遲項上；以及將得到的和用作延遲所述控制信號的延遲項。
7.根據前述權利要求1到6中任意一項所述的方法，其特徵在於，所述感應電壓越過所述閾值電壓的時刻是所述感應電壓上升的時刻。
8.根據前述權利要求1到6中任意一項所述的方法，其特徵在於，所述感應電壓越過所述閾值電壓的時刻是所述感應電壓下降的時刻。
9.一種平衡並聯連接的功率半導體部件的開關瞬態行為的設備，其特徵在於，所述設備包括用於向所述並聯連接的功率半導體部件(Xi)提供用於改變所述部件的狀態的開關信號(s)的裝置；用於從所述開關信號形成用於每個所述並聯連接的功率半導體部件的控制信號的裝置；用於在所述功率半導體部件的狀態變化期間、確定在每個所述並聯連接的功率半導體部件中在所述部件的主電流路徑中的電感上感應的電壓的裝置； 用於將每個所述感應電壓與預定的閾值電壓相比較的裝置； 用於測量所述感應電壓越過所述閾值電壓的時刻之間的時間差的裝置；以及用於根據測得的時間差、在相應的後續狀態變化中修改一個或多個所述控制信號以用於平衡所述開關瞬態行為的裝置。
全文摘要
本發明公開了一種平衡並聯連接的功率半導體部件的開關瞬態行為的方法和設備。該方法包括以下步驟向並聯連接的功率半導體部件(Xi)提供開關信號以用於改變部件的狀態；從開關信號形成用於每個並聯連接的部件的控制信號；在功率半導體部件的狀態變化期間，確定在每個並聯連接的部件中在所述部件的主電流路徑中的電感上感應的電壓；將每個感應電壓與預定的閾值電壓相比較；測量感應電壓越過閾值電壓的時刻的時間差；以及根據測得的時間差在相應的後續狀態變化中修改一個或多個控制信號以用於平衡開關瞬態行為。
文檔編號H02M1/06GK102377325SQ201110245479
公開日2012年3月14日 申請日期2011年8月22日 優先權日2010年8月23日
發明者卡斯滕·芬克, 安東尼奧·科恰, 斯特芬·貝爾內特, 羅德裡戈·阿隆索·阿爾瓦雷斯瓦倫祖埃拉 申請人:Abb研究有限公司