接觸孔的製造方法

2023-05-22 08:17:51

專利名稱：接觸孔的製造方法
技術領域：
本發明涉及半導體工藝領域，特別是涉及一種在半導體晶片上形成接觸孔等開口的工藝。本發明尤其適合應用在線寬在65納米或者45納米以下的半導體工藝。
背景技術：
隨著集成電路的線寬不斷地縮小，半導體元件的微小化已進入到深次微 米以及納米等級，而單一 晶片上的半導體元件的密度越大表示元件之間的間 隔也就越小，這使得接觸孔的製作越來越困難。尤其當半導體元件的線寬達 到65納米，甚至45納米等級時，要製作出如接觸孔、介層洞與溝槽等開口， 特別是高深寬比(aspect ratio)的開口 ，難度日益升高。目前接觸孔蝕刻工藝多半是利用光致抗蝕劑屏蔽法(photoresist mask approach)與硬屏蔽法(hard mask approach)兩種方式進行。其中，光致抗蝕劑 屏蔽法因黃光工藝在193納米光致抗蝕劑上的光學限制，在65納米線寬的 接觸孔的製造方法，間距(pitch)為180至200納米的光學限制，只能給予在 線約120糹內米的顯影后關4走尺寸(after development inspect critical dimension, ADICD)，並且為了增加光致抗蝕劑聚焦景深(depth of focus, DOF)的餘裕度， 必須將193納米光致抗蝕劑的厚度進一步減少及薄化，但也因此造成後續蝕 刻時的難度。此外，現有的光致抗蝕劑屏蔽法仍然存有標準波(standardwave) 以及碗形輪廓(bowling profile)等缺點。現有的硬屏蔽法則通常使用金屬或金屬合金作為蝕刻硬屏蔽，但是卻會 增加工藝的複雜性。除了必須考慮硬屏蔽本身的材料是否耐蝕刻以外，硬屏 蔽在沉積時是否影響前層，例如，對已形成有矽化4臬金屬層的元件而言，其 後續硬屏蔽在沉積時的溫度即不適合超過400°C，以及在蝕刻後剩下的硬屏 蔽層是否容易去除等等，都是必須額外考慮的因素。由此可知，現有技藝關於形成接觸孔的方法仍有諸多缺點待改善，該技 術領域特別需要一種改良的接觸孔製作方法，其可以避免使用到金屬硬屏 蔽，同時達到所要的蝕刻後關鍵尺寸(after etch inspect critical dimension, AEICD)以及接觸孔輪廓。發明內容本發明的主要目的在提供一種改良的接觸孔的製造方法，以解決上述現 有技藝的問題。根據本發明的優選實施例，本發明披露一種接觸孔的製造方法。首先， 提供一半導體基底，其上具有至少一導電區域；於該半導體基底以及該導電 區域上沉積一介電層；接著，於該介電層上塗布一蝕刻抵擋層；於該蝕刻抵 擋層上塗布一含矽硬屏蔽及抗反射(SHB)層；接著，於該SHB層上塗布一光 致抗蝕劑層；隨後，進行一光刻工藝，於該光致抗蝕劑層中形成一第一開口， 其具有一顯影后關鍵尺寸(ADICD);再利用該光致抗蝕劑層作為一蝕刻屏 蔽，經由該第一開口蝕刻該SHB層，以於該SHB層中形成一具有漸縮傾斜 側壁的第二開口，其底部具有一蝕刻後關鍵尺寸(AEICD),且該AEICD約為 該ADICD的40%至80%;然後，分別利用該SHB層以及該蝕刻抵擋層做為 蝕刻屏蔽，經由該第二開口蝕刻該蝕刻抵擋層以及該介電層，以於該介電層 中形成一接觸孔，暴露出部分的該導電區域。才艮據本發明的另一優選實施例，本發明披露一種接觸孔的製造方法。首 先，提供一半導體基底，其上具有至少一導電區域，接著，於該半導體基底 以及該導電區域上沉積一介電層，接著，於該介電層上塗布一下層光致抗蝕 劑層；烘烤固化該下層光致抗蝕劑層，接著，於該下層光致抗蝕劑層上塗布 一含矽硬屏蔽及抗反射(SHB)層，接著，於該SHB層上塗布一上層光致抗蝕 劑層，該上層光致抗蝕劑層的厚度小於該下層光致抗蝕劑層的厚度，接著， 進行一光刻工藝，於該上層光致抗蝕劑層中形成一第一開口，接著，利用該 上層光致抗蝕劑層作為一蝕刻屏蔽，經由該第一開口蝕刻該SHB層，以於 該SHB層中形成一具有漸縮傾斜側壁的第二開口，接著，分別利用該SHB 層以及該下層光致抗蝕劑層做為蝕刻屏蔽，經由該第二開口蝕刻該下層光致 抗蝕劑層以及該介電層，以於該介電層中形成一接觸孔，暴露出部分的該導 電區域。根據本發明的另一優選實施例，本發明披露一種接觸孔的製造方法，首 先，提供一半導體基底，其上具有至少一導電區域，接著，於該半導體基底
以及該導電區域上沉積一蝕刻停止層，接著，於該蝕刻停止層上沉積一介電層；於該介電層上塗布一下層光致抗蝕劑層，接著，烘烤固化該下層光致抗 蝕劑層；於該下層光致抗蝕劑層上塗布一含矽硬屏蔽及抗反射(SHB)層；於 該SHB層上塗布一上層光致抗蝕劑層，該上層光致抗蝕劑層的厚度小於該 下層光致抗蝕劑層的厚度，接著，進行一光刻工藝，於該上層光致抗蝕劑層 中形成一第一開口，接著，利用該上層光致抗蝕劑層作為一蝕刻屏蔽，經由 該第一開口蝕刻該SHB層，以於該SHB層中形成一具有漸縮傾斜側壁的第 二開口，接著，分別利用該SHB層以及該下層光致抗蝕劑層做為蝕刻屏蔽， 經由該第二開口蝕刻該下層光致抗蝕劑層以及該介電層，以於該介電層中形 成一接觸孔，暴露出部分的該蝕刻停止層，接著，經由該接觸孔蝕除該蝕刻 停止層，暴露出部分的該導電區域。為了進一步了解本發明的特徵及技術內容，請參閱以下有關本發明的詳 細說明與附圖。然而所附圖式僅供參考與輔助說明用，並非用來對本發明加 以限制。


圖1至圖5繪示的是本發明優選實施例在半導體晶片上形成接觸孔等開 口的剖面示意圖。圖6及圖7繪示的是本發明另一優選實施例的剖面示意圖。圖8繪示的是含矽的有機高分子聚合物或聚矽物的示意圖，其具有一發 色基團(chromophore group)以及一 交聯基團(crosslinkable group)。 簡單符號說明1半導體晶片.12導電區域 14介電層 18含矽硬屏蔽層 22開口 34接觸孔具體實施方式
請參閱圖1至圖510 底層13 接觸孔蝕刻停止層16 蝕刻抵擋層20 光致抗蝕劑層28 開口其繪示的是本發明優選實施例在半導體晶片上形成
接觸孔等開口的剖面示意圖。如圖l所示，提供一半導體晶片1，其上具有一底層(base layer) 10，在底層10上具有一導電區域12,其中底層10可以是 一半導體基底，例如，矽基底、矽鍺(SiGe)半導體基底、矽覆絕緣 (silicon-on-insulator，SOI)基底等等，此時，導電區域12可以是一電性摻雜區 域，例如，金氧半導體(metal-oxide-semiconductor, MOS)電晶體元件的源極/ 漏極捧雜區域(source/drain doping region)。此外，底層10亦可以是一層間介電(inter-layer dielectric, ILD)層，例如， 摻雜矽玻璃(doped silicate glass)、 二氧化矽或者低介電常數(low-dielectric constant)材料等等，此時，導電區域12可以是一下層金屬內連線(lower metal interconnection),例如，以名裡嵌(damascene)工藝包覆形成在底層10內的銅導 線。若導電區域12是以鑲嵌工藝形成在介電層中的銅金屬，則通常在介電 層與銅金屬之間還會有一阻障層，用來避免銅的擴散，^f旦此阻障層並未繪示在圖中。在底層10與導電區域12的表面上，覆蓋有一介電層14，其可以是摻雜 矽玻璃、二氧化矽或者低介電常數材料等等，形成方式可以利用化學氣相沉 積(chemical vapor deposition, CVD)法或者旋轉塗布(spin-on coating, SOC)法等等。如圖2所示，接著在介電層14上形成一蝕刻4氐擋層16，例如novolac型酚醛樹脂(novolac resin)或者類似i-line光致抗蝕劑等材料，其厚度約為1500埃(angstrom)至3000埃，優選則為1800埃左右。若以i-line光致抗蝕劑為例，其形成方式以一般光致抗蝕劑塗布程序，塗布在介電層14上，然後 再加以烘烤固化。接著，在蝕刻抵擋層16上形成一含珪硬屏蔽及抗反射(Silicon-containing Hard-mask Bottom anti-reflection coating, SHB)層18,其成分為含石圭的有才幾高 分子聚合物(organosilicon polymer)或聚珪物(polysilane),至少具有一發色基 團(chromophore group)以及一交聯基團(crosslinkable group),如圖8所示，其 具有的矽含量(siliconcontent)約介於重量百分比5%至30%，優選則介於15% 至25%之間，此外，其成分中亦可以含有交聯劑(crosslinking agent)，使SHB 層18在照光後可產生交聯反應。根據本發明的優選實施例，SHB層18具有可通過矽含量的調整而獲得 不同耐蝕刻能力的特性，並且在光刻工藝中能夠展現良好的抗反射性。換言 之，本發明將其用來作為形成在光致抗蝕劑層底下的抗反射層，同時，通過調整其矽含量，與下方的蝕刻抵擋層16之間產生較高的蝕刻選擇比(etching selectivity)。根據本發明的優選實施例，SHB層18的矽含量介於15°/。至25%之間， 而其厚度則介於150埃至1100埃之間，優選為800埃左右。根據本發明的 優選實施例，SHB層18以旋轉塗布(spin-on)方式形成在蝕刻^J氐擋層16上， 因此不會影響到前層，例如，已形成有矽化鎳金屬層的元件。根據本發明的優選實施例，在完成前述的塗布後，可以再進行一烘烤工 藝，將溶劑趕走。此外，前述的蝕刻抵擋層16在塗布後，亦可以先不進行 烘烤，而是待SHB層18塗布完成後才一起進行烘烤的動作。在形成SHB層18之後，接著於SHB層18上塗布一光致抗蝕劑層20。 根據本發明的優選實施例，光致抗蝕劑層20為ArF光致抗蝕劑或者193納 米光致抗蝕劑。根據本發明，光致抗蝕劑層20的厚度不需要太厚，因為光 致抗蝕劑層20其主要功能是在將其圖案以幹蝕刻方式轉移至下方SHB層18 時，作為一幹蝕刻屏蔽。才艮據本發明的優選實施例，光致抗蝕劑層20的厚 度僅需要600埃至2200埃之間，優選約為1500埃左右。相較於過去動輒需 要3500埃以上的厚度，因此本發明可以在黃光光刻工藝中獲得較大的工藝 餘裕度，也能獲得較為精準的圖案轉移結果。根據本發明的優選實施例，光致抗蝕劑層20的厚度小於蝕刻抵擋層16 的厚度。根據本發明的優選實施例，SHB層18與蝕刻抵擋層16之間具有高 蝕刻選擇比。如圖3所示，接著進行一光刻工藝，利用曝光、顯影等步驟，在光致抗 蝕劑層20中形成一開口 22,定義出最終欲形成在下方介電層14中的接觸孔 位置與形狀。開口 22暴露出部分的SHB層18的表面，且具有一顯影后關 4定尺寸(after development inspect critical dimension, ADICD)，食'H口， 65納米。接著，如圖4所示，利用光致抗蝕劑層20作為一蝕刻屏蔽，進行一幹 蝕刻工藝，將開口 22所定義的接觸孔圖案經由蝕刻轉移至下方的SHB層18 中，形成開口28，暴露出部分的蝕刻抵擋層16的表面。根據本發明的優選 實施例，上述幹蝕刻工藝中所使用的蝕刻氣體至少包括全氟甲烷 (tetrafluoromethane, CF4)氣體以及一含氬的氟烷氣體，例如，三氟曱烷 (trifluoromethane, CHF3)。
舉例來說，利用CF4/CHF3的蝕刻條件如下壓力約為80毫乇(millitorr) 至150毫乇，優選為120毫乇，功率約為500瓦特至600瓦特之間，通入的 CF4氣體流量約為200至300標準立方毫米每分鐘(sccm)，優選為200 sccm, CHF3氣體流量則約為5至30標準立方毫米每分鐘(sccm)，優選為15 sccm， 蝕刻時間約為30秒至100秒之間，優選為35秒左右。根據本發明的優選實施例，上述含氫的氟烷氣體亦可以是CHxFy，其中， x= 1、 2、 3; y= 1、 2、 3。本發明刻意將含氫的氟烷氣體，例如，三氟曱烷(CHF3)，加入蝕刻氣體 成分中，其用意在使蝕刻下方的SHB層18過程中，營造出能夠同時產生高 分子沉積的蝕刻環境，如此一來，可以在SHB層18中蝕刻出如圖4中所示 的具有漸縮傾斜(tapered)側壁的開口 28,其中開口 28的底部具有一小於開 口 22的顯影后關4t尺寸的蝕刻後關鍵尺寸(after etch inspect critical dimension, AEICD)，例如，45納米。根據本發明，開口 28的蝕刻後關鍵尺寸(AEICD)約為開口 22的顯影后 關鍵尺寸(ADICD)的40%至80%左右(亦即，縮小率可達到20%至60%左右)。此外，值得一提的是，若是使用不含氫的氟烷氣體，例如，C4F6氣體，混合全氟甲烷(CF4)氣體，作為蝕刻氣體成分，則吾人發現在蝕刻SHB層18 過程中會有較嚴重的側蝕問題，而容易在接觸孔較密集處導致相鄰接觸孔的 橋接(bridging)現象，因此並不適合。如圖5所示，接著利用SHB層18作為幹蝕刻屏蔽，進行一幹蝕刻工藝， 經由開口 28各向異性幹蝕刻蝕刻抵擋層16,且在SHB層18消耗殆盡，將 開口 28所定義的接觸孔圖案轉移至蝕刻抵擋層16後，繼續以蝕刻抵擋層16 作為幹蝕刻屏蔽蝕刻介電層14,在介電層14中形成接觸孔34，其尺寸大小 即約略等於開口 28的底部的蝕刻後關鍵尺寸(AEICD)，例如，45納米。接 觸孔34暴露出部分的導電區域12的表面。根據本發明的優選實施例，接觸孔34的尺寸縮小率至少為開口 22的顯 影后關鍵尺寸的20%以上，甚至可達30%至40%。前述幹蝕刻蝕刻抵擋層16的蝕刻條件如下壓力約為10毫乇(millitorr), 功率約為700瓦特至300瓦特之間，通入的氣體為CO/02/N2,流量分別為 250/30/200 sccm，蝕刻時間約為60秒左右。請參閱圖6及圖7,其繪示的是本發明另一優選實施例的剖面示意圖。 如圖6所示，根據本發明另一優選實施例，在底層IO與導電區域12的表面 上，先覆蓋有一接觸孔蝕刻停止層(contact etching stop layer, CESL)13,然後 才覆蓋介電層14。接觸孔蝕刻停止層13可以是氮化矽(SiN)所構成，但不限 於此，其厚度約為400埃至1500埃之間。此實施例的前面步驟與圖1至圖4均相同，差異僅在於接觸孔蝕刻停止 層13的有無。根據本發明另一優選實施例，同樣利用SHB層18作為幹蝕 刻屏蔽，進行一幹蝕刻工藝，經由開口 28各向異性幹蝕刻蝕刻抵擋層16， 且在SHB層18消耗殆盡，將開口 28所定義的接觸孔圖案轉移至蝕刻抵擋 層16後，繼續以蝕刻抵擋層16作為幹蝕刻屏蔽蝕刻介電層14,在介電層 14中形成接觸孔34,暴露出部分的接觸孔蝕刻停止層13的表面。如圖7所示，隨後再以另一蝕刻工藝，經由接觸孔34蝕刻掉暴露出來 的接觸孔蝕刻停止層13，暴露出下方的導電區域12。以上所述僅為本發明的優選實施例，凡依本發明權利要求所做的均等變 化與修飾，皆應屬本發明的涵蓋範圍。
權利要求
1、一種接觸孔的製造方法，包括提供半導體基底，其上具有至少一導電區域；於該半導體基底以及該導電區域上沉積介電層；於該介電層上塗布蝕刻抵擋層；於該蝕刻抵擋層上塗布含矽層；於該含矽層上塗布光致抗蝕劑層；進行光刻工藝，於該光致抗蝕劑層中形成第一開口，其具有顯影后關鍵尺寸；利用該光致抗蝕劑層作為一蝕刻屏蔽，經由該第一開口蝕刻該含矽層，以於該含矽層中形成具有漸縮傾斜側壁的第二開口，其底部具有蝕刻後關鍵尺寸，且該蝕刻後關鍵尺寸約為該顯影后關鍵尺寸的40％至80％；以及分別利用該含矽層以及該蝕刻抵擋層作為蝕刻屏蔽，經由該第二開口蝕刻該蝕刻抵擋層以及該介電層，以於該介電層中形成一接觸孔，暴露出部分的該導電區域。
2、 如權利要求1所述的接觸孔的製造方法，其中該蝕刻抵擋層包括 novolac型酚醛樹脂。
3、 如權利要求1所述的接觸孔的製造方法，其中該蝕刻抵擋層包括i-line 光致抗蝕劑。
4、 如權利要求1所述的接觸孔的製造方法，其中該蝕刻抵擋層的厚度 介於1500埃至3000埃之間。
5、 如權利要求1所述的接觸孔的製造方法，其中該含矽硬屏蔽及抗反 射層其成分為含矽的有機高分子聚合物或聚矽物。
6、 如權利要求1所述的接觸孔的製造方法，其中該含矽硬屏蔽及抗反 射層利用旋轉塗布法形成在該蝕刻抵擋層上。
7、 如權利要求1所述的接觸孔的製造方法，其中塗布完該含矽硬屏蔽 及抗反射層後，還包括一烘烤固化工藝。
8、 如權利要求1所述的接觸孔的製造方法，其中該含矽硬屏蔽及抗反 射層的矽含量介於重量百分比5°/。至30%之間。
9、 如權利要求1所述的接觸孔的製造方法，其中該含矽硬屏蔽及抗反 射層的厚度介於150埃至1100埃之間。
10、 如權利要求l所述的接觸孔的製造方法，其中經由該第一開口蝕刻 該SHB層的蝕刻工藝利用全氟甲烷氣體以及含氫的氟烷氣體作為蝕刻氣體。
11、 如權利要求10所述的接觸孔的製造方法，其中該含氬的氟烷氣體 為CHxFy,其中，x=l、 2、 3; y=l、 2、 3。
12、 如權利要求1所述的接觸孔的製造方法，其中該光致抗蝕劑層的厚 度小於該蝕刻抵擋層的厚度。
13、 如權利要求12所述的接觸孔的製造方法，其中該光致抗蝕劑層的 厚度介於600埃至2200埃之間。
14、 如權利要求1所述的接觸孔的製造方法，其中該光致抗蝕劑層為193 納米光致抗蝕劑。
15、 如權利要求1所述的接觸孔的製造方法，其中該含矽層為含矽硬屏 蔽及抗反射層。
16、 一種接觸孔的製造方法，包括 提供半導體基底，其上具有至少一導電區域； 於該半導體基底以及該導電區域上沉積介電層； 於該介電層上塗布下層光致抗蝕劑層； 於該下層光致抗蝕劑層上塗布含矽層；於該含矽層上塗布上層光致抗蝕劑層，該上層光致抗蝕劑層的厚度小於 該下層光致抗蝕劑層的厚度；進行光刻工藝，於該上層光致抗蝕劑層中形成第一開口；利用該上層光致抗蝕劑層作為 一蝕刻屏蔽，經由該第 一開口蝕刻該含矽 層，以於該含矽層中形成漸縮的第二開口；以及分別利用該含矽層以及該下層光致抗蝕劑層作為蝕刻屏蔽，經由該第二 開口蝕刻該下層光致抗蝕劑層以及該介電層，以於該介電層中形成一接觸 孔，暴露出部分的該導電區域。
17、 如權利要求16所述的接觸孔的製造方法，其中該下層光致抗蝕劑 層包括novolac型酚醛樹脂。
18、 如權利要求16所述的接觸孔的製造方法，其中該下層光致抗蝕劑 層包括i-line光致抗蝕劑。
19、 如權利要求16所述的接觸孔的製造方法，其中該下層光致抗蝕劑層的厚度介於1500埃至3000埃之間。
20、 如權利要求16所述的接觸孔的製造方法，其中該含矽硬屏蔽及抗反射層其成分為含矽的有機高分子聚合物或聚矽物。
21、 如權利要求16所述的接觸孔的製造方法，其中該含矽硬屏蔽及抗 反射層利用旋轉塗布法形成在該下層光致抗蝕劑層上。
22、 如權利要求16所述的接觸孔的製造方法，其中塗布完該含矽硬屏 蔽及抗反射層後，還包括烘烤固化工藝。
23、 如權利要求16所述的接觸孔的製造方法，其中該含矽硬屏蔽及抗 反射層的矽含量介於重量百分比5°/。至30%之間。
24、 如權利要求16所述的接觸孔的製造方法，其中該含矽硬屏蔽及抗 反射層的厚度介於150埃至1100埃之間。
25、 如權利要求16所述的接觸孔的製造方法，其中經由該第一開口蝕 刻該SHB層的蝕刻工藝利用全氟甲烷氣體以及含氫的氟烷氣體作為蝕刻氣 體。
26、 如權利要求25所述的接觸孔的製造方法，其中該含氳的氟烷氣體 為CHxFy，其中，x=l、 2、 3; y-l、 2、 3。
27、 如權利要求16所述的接觸孔的製造方法，其中該上層光致抗蝕劑 層的厚度介於600埃至2200埃之間。
28、 如權利要求16所述的接觸孔的製造方法，其中該上層光致抗蝕劑 層為193納米光致抗蝕劑。
29、 如權利要求16所述的接觸孔的製造方法，其中該介電層上還形成 有蝕刻停止層。
30、 如權利要求25所述的接觸孔的製造方法，其中該蝕刻停止層包括 氮化矽。
31、 如權利要求16所述的接觸孔的製造方法，其中該含矽層為含矽硬 屏蔽及抗反射層。
全文摘要
本發明披露一種接觸孔的製造方法。提供一半導體基底，其具有一導電區域，於該半導體基底及該導電區域上沉積一介電層，接著於該介電層上塗布一蝕刻抵擋層、一含矽層以及一光致抗蝕劑層。隨後，進行一光刻工藝，於該光致抗蝕劑層中形成一第一開口，再利用該光致抗蝕劑層作為一蝕刻屏蔽，經由該第一開口蝕刻該含矽層，以於該含矽層中形成一具有漸縮傾斜側壁的第二開口，然後，分別利用該含矽層以及該蝕刻抵擋層作為蝕刻屏蔽，經由該第二開口蝕刻該蝕刻抵擋層以及該介電層，以於該介電層中形成一接觸孔，暴露出部分的該導電區域。
文檔編號H01L21/311GK101154586SQ20061015933
公開日2008年4月2日 申請日期2006年9月27日 優先權日2006年9月27日
發明者周珮玉, 廖俊雄, 蔡文洲 申請人:聯華電子股份有限公司