向一組大容量總線添加插入諸單元時隙的製作方法
2023-05-21 15:39:21
專利名稱：向一組大容量總線添加插入諸單元時隙的製作方法
技術領域：
本發明涉及在插入單元和機架系統中的一組數據傳輸總線，在上述系統中，當將部件推入機架時，諸插入單元就被連接到該總線，使得諸插入單元通過該總線可以互相建立數據傳輸連接。
相當複雜的分布式設備環境，諸如遠程通信和計算機系統，使用不同的背板總線，其目的是從電氣方面和機械方面將不同的各單元互相連接起來，並且允許在各單元之間進行迅速的通信。諸總線可以是無源總線，或者它們也可以是有源總線，其中，外部邏輯電路加速在總線中電壓電平的變化，並且因此使得該總線工作得更快。
背板總線也可以應用於由若干硬體機架形成的系統中，例如在一個數字遠程通信系統的節點設備中，在那裡，必須在諸硬體機架之間傳輸數據和時鐘信號。就定時而言，各種數字系統需要通常稱為時鐘的各種同步信號。例如，在這樣的背板總線系統中，需要精確地同時的定時信息。時鐘的分配按照
圖1所示的方式，即，通過建造一個含有若干等長的並行傳輸線11的星狀傳輸線網絡來實行。對於每一條傳輸線來說，都有該傳輸線本身的發射機12，從所有傳輸線所共有的一個時鐘源13向該發射機提供時鐘信號。在每一條傳輸線的終點處都有該傳輸線本身的接收機14，用於接收該時鐘信號。此類解決方案的缺點(由若干並行的發射機/接收機對所引起)是相當高的成本，以及在其他設備中難以實現，例如在發生變化的情況下缺乏靈活性。例如，在實踐中，由於不可能把電纜拉到任何地方，使得諸傳輸線將是等長的，所以一部具體的發射機的位置根本不能被移動。
若精確地同時的定時信息不是一個必要的特徵，則總線收發器邏輯(BTL)電路已經被應用於背板總線中，例如在一種根據未來總線標準的結構中，一部發射機向連接有多部接收機的公共總線提供信號。這種解決方案的一個首要缺點就是傳播延時因不同的接收機而不同。在這種環境下，對所有應用來說，定時信息不是充分地精確，但是這個解決方案僅對那些精確地同時的定時信息不是一個必要特徵的情形來說是合適的。此外，由於在該總線兩端的並聯終端負載，使得在該系統中的功率損耗很高。
由於不斷增加的時鐘頻率以及日益增長的設備複雜性，各種背板總線已經成為限制系統性能的主要因素。若對背板總線來說顯得很重要的那些參數，即，延時、噪聲以及噪聲容限，被預告為很差，則將無法得到為該系統所確定的性能。背板總線的特性阻抗是影響著系統性能與設計的一個重要因素。它影響到各種重要的參數，諸如傳播延時、噪聲容限、連接噪聲、內部電容和串話。在理論上，特性阻抗不會影響在總線上傳播的信號的傳播延時，但是要考慮被連接到總線的設備的各種電容，它們跟特性阻抗並聯，並因此使總的阻抗增加，這將導致一種較慢的總線運作。
伴隨著降低了的特性阻抗，內部總線電容將增加，由此使得信號上升時間增加。因此，上升時間的延遲主要是由背板總線引起的，但它也是由連接到背板總線的插入單元控制器的充電延時所引起的，這也使背板總線的總延時增加。
圖2表示一組總線B，它位於一部設備機箱的後背部分，並且有N個插入單元通過發射機/接收機模塊被連接到該機箱。在該總線的末端安裝了一個插入單元，它向該總線提供這樣一組主時鐘信號，用以同步該總線的其他插入單元。由於上述理由，該總線具有一定的時鐘頻率，因此，在超過這個頻率的諸頻率上，各種延時將大大增加，使得位於該總線的另一端並且位於另一端的單元A在其發送時隙內向它發送一組信號的單元C接收該信號是如此之遲，以致該信號的一部分或整個信號將偏移到接收時隙以外。
藉助於使用在諸插入單元中的一個快速總線接口，即所謂GTL技術，可以在某種程度上提高總線的時鐘頻率。已經專門地開發出使用低電壓擺幅(LVS)的CMOS晶體三極體的耿寧(Gunning)收發器邏輯(GTL)，它允許將發射機/接收機集成到超大規模集成電路(VLSI)和專用集成電路(ASIC)中去，代替在傳統的諸插入單元中作為一個單獨模塊的發射機/接收機。通過使用GTL技術，最多可達10個插入單元可以被連接到位於設備機箱後背部分的無源總線B。
當使用GTL技術時，插入單元的發射機/接收機電容約為10-15pF。若再增加插入單元使得它們的數目多於10個，則其結果是總線阻抗將在25和80Ω之間發生變化，使得該總線永遠不能充分地適配。其結果是，當時鐘脈衝幅度已經上升時，由於信號中的幹擾將產生振蕩，並且諸單元將必須等待，直到振蕩已經消失為止。
還應當注意的是，位於總線一端的主時鐘將引起時鐘信號在長總線上的相位偏移。
在本申請人的芬蘭專利申請FI-953010(發明人是沃提萊南馬梯)中，提出了由傳輸延時引起的各種問題的一種解決方案。其思路是通過一個適配器電路向該總線提供一種無階梯的、實質上為正弦的波形，上述適配器電路除了將正在傳播的波形的電平適配於所需的電平以外，還吸收從傳輸線返回的反射波，並且同時防止多次反射。這樣就在傳輸線中得到一種類似於駐波的波形，它由正在傳播的波形以及一次反射波形之和來形成，並且可以被用來作為系統定時和信息傳輸。在實踐中用這種方法有可能差不多全部消除由傳播延時而引起的在不同接收機之間的定時差異。
圖3以最簡單的實施例的形式來表示一個根據上述專利申請的系統。串聯電阻R1被連接到正弦波發生器31的低輸出阻抗輸出端，它的另一端被連接到傳輸線32，各具體的設備單元的諸接收機33被連接到該傳輸線的不同的諸點上。由於各種設備單元可以是各種各樣的不同類型，以及由於設備單元的結構不屬於本發明的範圍之內，所以在各種具體的設備單元(例如在各種插入背板的單元)中，該圖僅表示該接收機。串聯電阻R1的數值基本上與傳輸線的有效阻抗相同，即，在負荷狀態下的傳輸線阻抗(諸接收機電路被連接到該傳輸線)。該傳輸線的終端為開路，此外，傳輸線的長度短於四分之一波長。在最有利的情況下，傳輸線的長度大約等于波長的八分之一。不管諸接收機位於傳輸線上的什麼位置，它們總是處於傳輸線信號幅度接近於其最大值的一個區域。若傳輸線的長度接近于波長的四分之一，則最接近於輸入端的接收機最好位於離開輸入點一個足夠的距離的地方(位於接近八分之一波長的一個距離上)，使得在所述點上的信號幅度足夠大。
還可以用不同方法來補償時鐘信號的傳播延時。有可能提高待使用的時鐘頻率。授予格羅沃的加拿大專利CA-1 301 261描述了一種方法，該方法對被連接到總線的每一個插入單元或模塊獨立地進行補償。每一個模塊都含有一個時鐘發生器，後者用一種模擬的鎖相環(PLL)電路來實現，並且全部鎖定於相同的參考時間。具體安排如下位於總線一端的一個主時鐘向輸出線發出諸時鐘脈衝。一條返回線與該線平行。遠離主時鐘的該線的諸末端互相組合在一起，並且位於主時鐘一側的返回線的那一端被連接到終端電阻，因此，不會發生反射。每一個模塊都被連接到輸出線以及返回線的同一點上。當主時鐘向輸出線發出一個時鐘脈衝併到達該模塊時，該模塊將識別該脈衝的前沿。該脈衝傳播到輸出線的末端，並沿著返回線回到主時鐘。當該脈衝(再次)到達該模塊時，該模塊識別返回脈衝的前沿。現在該模塊知道介於輸出脈衝與返回脈衝之間的準確時間。這個時間的一半等於該模塊離開諸線的末端的時間距離。因此，每一個模塊都知道它離開諸線的末端的時間距離。當一個新的時鐘脈衝通過每一個模塊時，它們將響應於該時鐘脈衝，精確地在議論中的該模塊所測得的時間的一半之後，為它們各自的時鐘電路產生一個同步脈衝。該時鐘脈衝已經傳播到輸出線的末端。這樣，每一個模塊都在同一瞬間精確地產生一個同步脈衝。每一個模塊的時鐘將被鎖定於相同的參考時間上，該參考時間就是主時鐘的時鐘脈衝已經傳播到輸出線的末端的那一瞬間。
當時鐘脈衝沿著返回線返回時，該模塊測量介於輸出脈衝和返回脈衝之間的時間，並且在這個時間的一半之後，它再次產生一個同步脈衝，並且從下一個時鐘脈衝已經通過該模塊的那一瞬間開始測量該時間。上述過程繼續不斷地重複著，由此，當主時鐘脈衝已經傳播到輸出線的末端時，該模塊的時鐘電路的同步脈衝總要被更新。
這種補償方法工作得很好，但不足的是它們需要額外的布線和時間測量。這就使成本增加，在許多情況下這是不能接受的。通過將總線變為有源的，可以得到提高了的速度，但它工作於一種有麻煩的狀態之中，這是一個缺點倘若有一個有源部件損壞，則必須更換全部總線。
本發明瞄準這樣一種背板總線，特別是針對各種設備機箱，使之有可能增加無源總線的傳輸容量，並且以這種方式來增加被連接到總線的插入單元的數目，而不採用任何增加成本的傳播延時的補償方法。
按照在獨立權利要求中所給出的規定，達到了所確定的目的。
一組無源的背板總線從物理上被劃分為兩組總線，最好是在總線的中點處分開。諸總線被組合以便通過橋接來形成一組邏輯總線，但是按照這種方式，不是在總線上實現橋接功能，而是在一個插入單元中實現橋接功能，並且在斷點處將插入單元連接到該總線。插入單元確信，當一個位於該總線的第1個半部的插入單元向一個位於該總線的第2個半部的插入單元發送數據時，該傳輸時隙將被適當地映射到處於第2個半部的插入單元的傳輸時隙之中，反之亦然。處於第1個半部的時隙以及處於第2個半部的目標時隙將形成一條邏輯通道，按照相同的原理，它可以被配置為一條單時隙的通道。
為了不浪費僅僅存在於橋接功能之中的插入單元諸時隙，將各種橋接功能定位於一個主單元上將是有利的，該主單元是遠程通信單元，它執行一種向總線提供主時鐘的有源功能。特別有利的是，將橋接功能定位於兩個插入單元之中，由此，若一個失效，則另一個插入單元能夠執行橋接功能，以確保該總線在沒有任何中斷的情況下工作。
雖然橋接在不同的兩半部之間的通信中產生延時，但這是無害的，因為這種延時對所有連接來說都是相似的。
下面將參照諸附圖，對本發明進行說明，其中圖1表示在一條星狀線上諸時鐘的分布；圖2表示一組總線，它位於一個設備機箱的後背部分；圖3表示在總線上一組駐波的產生；圖4表示一組已被分開的總線；圖5表示諸時隙的交織；圖6表示諸時隙的另一種交織；圖7表示在一幀之內的交叉連接。
圖4表示一組總線，它位於在一個設備機箱的後背部分，並且其物理長度略短於機箱的寬度。諸電路單元A1，…，B7以一種已知的方式被連接到該總線。根據本發明，該物理總線被劃分為兩個物理上獨立的部分總線A和總線B。因此每一部分都可以連接一定數目的電路單元。待連接到總線A的諸電路單元通常由參考數字A來表示，而待連接到總線B的諸電路單元通常由參考數字B來表示。在各獨立的總線中，每一個總線連接器在其每一端都以終端阻抗R的方式進行終端連接，通過這種方式使諸連接器獲得電壓，在圖中為一個1.2V的電壓。終端電阻可以是例如一個50Ω電阻。
在它們的接合部中，總線的各部分有些重疊，使得待插入接合部並且起到橋接作用的諸插入單元4A和4B被連接到每一組總線。通過這些插入單元將接收它們的主時鐘。可以這樣來安排，使得插入單元4A向總線A提供時鐘，並且插入單元4B相應地向總線B提供時鐘，或者反過來，使得相同的插入單元(4A或4B)向兩組總線提供時鐘。若兩個總線部分都使用一個公共的時鐘，則時鐘的偏離(skew)將成為一個限制因素，倘若時鐘是在所使用的駐波的幫助下形成的，則偏離不成為問題。在使用諸獨立時鐘時，在數據傳輸中的延時將成為一個限制因素，並且，下列事實也將成為一個附加的缺點，即，諸插入單元的專用集成電路將需要更多的引腳。
諸插入單元4A和4B的最重要的責任就是在各總線部分A和B之間執行橋接功能。諸插入單元有利地可以是執行一種有源遠程通信操作的常規插入單元，並且其中的一個或兩個向總線提供主時鐘。因此，為了建立橋接，不需要浪費插入單元的時隙。被添加到諸插入單元的正常功能中去的橋接功能，確信待發送的數據將根據管道(pipeline)原理從一個總線部分傳送到另一部分。橋接的實現在業界中是人所共知的事情，並且用於這種用途的電路都是現成的，例如各種專用集成電路。在這裡，使用兩個插入單元來實施橋接，但是也可以僅用一個插入單元。通過使用兩個具有相同表格的插入單元可以得到下列好處，即，即使一個插入單元出現故障，該總線仍然可以使用，因為另一個插入單元能夠獨自執行橋接功能，並且向兩個總線部分提供主時鐘。然而，在根據本發明的方法中，重要的是由一個獨立於無源總線之外的有源部件來執行橋接功能。
當處於一個總線部分之中的一個插入單元想向處於另一個總線部分之中的插入單元發送數據時，它將在它本身的發送時隙N中進行發送。執行橋接功能的插入單元(插入單元4A或4B)接收該數據並將其送往管道。當然，插入單元不可能在同一時隙N中立刻建立橋接並向另一個總線部分發送數據，它必須等待下一個時隙N+1。當這個時隙到來時，已橋接的插入單元向前輸送數據。在介於各總線部分之間傳輸數據時，橋接將引起至少一個時隙的延時，由此在一個總線部分的時隙中的數據，將在推遲一個時隙之後出現在另一個總線部分之中。因此，一個總線部分(例如總線部分A)的物理時隙N以及另一個總線部分(例如總線部分B)的物理時隙N+1將形成一個邏輯時隙，它可以按照與諸物理時隙相同的原理被配置。
至少可以用兩種方法來實現從一個總線部分到另一個總線部分的數據橋接通過將介於這兩個總線部分的諸時隙加以交織，以及通過使用一種交叉連接功能。
圖5概略地說明諸時隙的交織。圖的上半部表示總線部分A的諸時隙，圖的下半部表示總線部分B的諸時隙。在每一個時隙的開始，從插入單元A或B向諸總線發送一個時鐘脈衝。時鐘脈衝準確地在同一瞬間到達，所以兩組總線的諸時隙被同步。由於該橋接功能必然引起一段延時，所以諸總線的諸發送時隙不可能是同時的。當該延時只有一個時隙的最小值時，其結果是被連接到總線A的諸單元只能在用一塊相同的白色區域來表示的諸時隙中進行發送，並且它們僅能在標有斜線的諸時隙中進行接收。相應地，被連接到總線B的諸單元只能在標有斜線的諸時隙中進行發送，並且只能在用一塊相同的白色區域來表示的諸時隙中進行接收。
下面我們將考察連續的諸時隙N，N+1，N+2和N+3。時隙N是用於總線A和總線B二者的設備的傳輸時隙。在時隙N中，一部被連接到總線A的設備向總線B的設備發送數據。橋接的插入單元4A(或4B)接收在該時隙中發送的數據，並將其傳送到管道中去。當時隙N+1開始時，橋接的插入單元將這組數據送往總線B，並且被連接到這組總線的目標單元接收該數據。按照類似的方式，在時隙N中，被連接到總線B的一個單元向總線A發送數據，該橋接單元接收此數據，並在下一個時隙N+1將其送往總線A，該目標單元從總線A檢出該數據。在諸時隙N+2和N+3將執行類似的功能。
這樣一來，邏輯總線的容量被均等地劃分到每一個總線部分。這種安排的數據傳輸率等於時鐘頻率，並且，向該系統的每一個總線部分提供的數據的速率為時鐘頻率的一半。
在前面的例子中，依次地為各總線部分的諸時隙進行交織。當然，也可以通過在一個方向上給出多於另一個方向的容量來完成交織。因此，在圖6中的例子表示這樣一種情況，即，從總線A到總線B的傳輸容量高於相反的方向。以這樣一種方式來劃分總容量，使得各總線的容量之比為1∶3。總線A的諸單元可以在3個連續的時隙中進行發送，這3個時隙就是圖中的諸時隙N，N+1，N+2，因此，它們從該單元接收總線B在時隙N+3中發送、並且隨後在下面3個時隙中再次發送的諸數據。相應地，總線B的一個單元可以在時隙N進行發送，並且在隨後的3個連續的時隙中，它將從總線A的諸單元處接收數據。
在該圖所示的設計安排中，從總線A到總線B的橋接單元延時必須是一個時隙，但是從總線B到總線A的延時為3個時隙在時隙N發送的數據僅在時隙N+3才出現在總線A上。
在橋接中也可以使用交叉連接功能。在圖4中，諸單元4A和4B具有相似的交叉連接表。交叉連接單元可以從兩個數據塊逐步改變到在時隙水平上的完全的交叉連接。當總線幀被劃分為依賴於傳輸要求的兩部分時，兩個數據塊的交叉連接是十分簡單的，並且在容量分配上不受約束。其缺點是在某些情況下它可能使延時增加。
若在時隙水平上實現各總線部分之間的交叉連接，則在總線容量的分配上將獲得充分的自由度，但隨之而來的是需要更多的存儲容量，這是一個缺點。例如，若總線幀具有8192個時隙，並且頻率為65.536MHz，則為了在各總線部分之間定義各種交叉連接，將需要16384比特(的存儲容量)。
圖7表示在待分配的數據塊的大小為63位元組的情況下的交叉連接。該數據塊被劃分為3部分。在數據塊的第1部分，被連接到總線部分A的諸單元被允許發送，並且在數據塊的最後部分，被連接到總線部分B的諸單元被允許發送。在總線幀的中間，被允許的諸區域互相重疊，並且在這個區域，不允許從一個總線部分向另一個總線部分傳送數據，只允許在同一個總線部分之內從一個單元向另一個單元傳送數據。
使用介於各總線部分之間的交叉連接將在某種程度上增加系統的複雜性。此外，在交叉連接表中，必須考慮在管道中的延時，介於發送與接收諸單元之間，該延時為一個時隙。例如，若總線部分A的一個單元在時隙N進行發送，則必須將時隙N+1定義為被連接到總線部分B的一個單元的接收時隙。
根據本發明的安排，其中一組總線被劃分為兩個總線部分，具有下列缺點，即，它需要一個附加的插入單元，該單元被連接到兩組總線並且執行一種橋接功能。但是，與通常的只有一組總線的情況相比，它有可能使用被連接到背板總線的數目更多的插入單元。當在各插入單元的發射機/接收機中使用被稱為GTL的發射機時，背板總線的時鐘頻率可以提高。諸發射機被指定使用一個高達80MHz的時鐘頻率。由於GTL發射機屬於漏極開路類型，所以幾個單元可以在同一時隙中進行發送，並且通過採用一種適當的總線協議，可使任何衝突都得以解決。
權利要求
1.在一組大容量的、跟與之連接的諸插入單元互相組合在一起的無源總線中，增加插入單元的方法，其特徵在於該總線以這樣的方式被劃分為至少兩個物理上獨立的總線部分，使得在分界點上，各總線部分的連接器將在一定距離上並行地運行，至少有一個插入單元插槽位於分界點上，一個電路單元位於該插入單元插槽上，以便按照一種管道型的方式，在各總線部分之間執行一種橋接功能，由此物理上獨立的各總線部分將形成一組邏輯總線。
2.如權利要求1所定義的方法，其特徵在於，該總線是時分的，並且通過使用諸時隙的交織來實現橋接功能，其中，在一個第1時隙中從一個第1總線部分接收的數據被發送到一個第2總線部分，並進入一個第2時隙，第2時隙遲於第1時隙，由此第1時隙和第2時隙將形成一條邏輯通道。
3.如權利要求2所定義的方法，其特徵在於，在第1時隙(N)中從第1總線部分接收的數據被發送到第2總線部分，並進入第2時隙(N+1)，它是一個緊跟在第1時隙之後的時隙，由此該邏輯總線容量被均等地劃分到每一個總線部分。
4.如權利要求1所定義的方法，其特徵在於，通過使用交叉連接來實現橋接功能。
5.如權利要求4所定義的方法，其特徵在於形成一個總線幀，並且在該總線幀中保留一個第1部分，用於被連接到第1總線部分的諸插入單元的傳輸，還保留一個第2部分，用於被連接到第2總線部分的諸插入單元的傳輸，由此該第1和第2部分在時間上部分地重疊。僅在第1和第2部分不重疊的那段時間內該橋接功能才在各總線部分之間轉發數據。
6.如權利要求1所定義的方法，其特徵在於，有兩個電路單元位於分界點上，其中的每一個都能執行橋接功能，由此若在一個單元中發生故障，則另一個將執行橋接功能。
7.如權利要求1或6所定義的方法，其特徵在於，位於分界點上的電路單元向每一個總線部分提供一個主時鐘。
8.如權利要求6所定義的方法，其特徵在於，第1電路單元向第1總線部分提供一個主時鐘，同時第2電路單元向第2總線部分提供一個主時鐘。
9.如權利要求1所定義的方法，其特徵在於，這樣一個電路單元被定位於分界點上，在此處，向待連接到該總線並進行遠程通信的普通的插入單元添加一種橋接功能。
10.一種跟與之連接的諸插入單元互相組合在一起的總線設計安排，其特徵在於它包括由至少兩組物理上獨立的無源總線部分(A和B)以這樣一種方式形成一組總線，使得各該總線部分的連接器將在一定距離上並行地運行，至少有一個電路單元(4A，4B)處於各該總線部分的連接器以並行方式運行的一點處，該電路單元按照一種管道型的方式，在各總線部分之間執行一種橋接功能，使得物理上獨立的各總線部分形成一組邏輯總線。
11.如權利要求10所定義的總線設計安排，其特徵在於，該電路單元向兩個總線部分提供一組主時鐘(信號)。
12.如權利要求10所定義的總線設計安排，其特徵在於，它包括兩個電路單元(4A，4B)，其中的每一個向其本身的總線部分提供一組主時鐘(信號)。
13.如權利要求12所定義的總線設計安排，其特徵在於，每一個電路單元都能夠獨立地執行橋接功能。
14.如權利要求10所定義的總線設計安排，其特徵在於，該電路單元是一個普通的插入單元，它有待於被連接到議論中的總線並進行各種遠程通信，並且已經將一種橋接功能添加於其上。
全文摘要
本發明的目標是一組專門用於設備機箱的背板總線,它允許增加總線的傳輸容量,並且通過這種方式使被連接到該總線的諸插入單元的數目大為增加。該總線從物理上劃分為兩個總線部分A和B。通過橋接使這兩部分被組合為一組邏輯總線。但是橋接功能並不是在總線上實現的,而是通過一個插入單元(4A,4B)來實現的,該插入單元在分界點上被連接到該總線並執行各種橋接功能。該插入單元確信,當位於該總線的第1個半部的一個插入單元正在向位於該總線的第2個半部進行發送時,該發送時隙將被適當地映射到在第2個半部的目標插入單元中的接收時隙,反之亦然。由此,在第1個半部中的時隙以及在第2半部的目標時隙將形成一條邏輯通道,根據相同的原理,它可以被配置為一條單時隙通道。
文檔編號G06F13/40GK1253642SQ98804462
公開日2000年5月17日 申請日期1998年4月20日 優先權日1997年4月22日
發明者帕斯·萬塞恩, 亞歷克斯·格裡高魯克 申請人:諾基亞網絡有限公司