一種基於高穩定度寬基準脈衝的精密頻率測量裝置的製造方法

2023-05-21 22:42:52

專利名稱:一種基於高穩定度寬基準脈衝的精密頻率測量裝置的製造方法
【專利摘要】本實用新型公開了一種基於高穩定度寬基準脈衝的精密頻率測量裝置，對於直接計數法產生的相位誤差具有16位的測量解析度，可達到10ps以下的測量精度，明顯優於傳統的測量方法，調試簡單，可實現全自動測量，無需人工操作，同時對環境溫度、元器件老化、電壓波動等影響因素不敏感，具有優良的穩定性，與使用鎖相環的方法相比，無需鎖相過程，可實現即時測量，響應速度快，結構清晰，實現方法簡單，方便與其他系統結合，可應用於精密儀器、傳感器網絡、網絡授時、精確守時等諸多領域，該裝置成本低，生產調試簡單，有利於實際應用，對晶片工作溫度和電壓穩定度不敏感，能滿足更高的需求。
【專利說明】
-種基於高穩定度寬基準脈衝的精密頻率測量裝置
技術領域
[0001] 本實用新型屬於時頻測量領域，特別設及一種基於高穩定度寬基準脈衝的精密頻 率測量裝置。
【背景技術】
[0002] 隨著科學和工程技術的不斷發展，許多設備對本地時鐘頻率的精確度提出了越來 越高的要求，需要對各種時鐘源如恆溫晶振、原子鐘等的振蕩頻率進行精確測量，W確定其 長期工作後產生的頻率偏移。進行頻率測量，需要外部提供的高精度頻率基準，衛星授時系 統，如GPS、化0NASS、北鬥等衛星系統所提供的與地面授時中屯、同步的高穩定度脈衝信號便 是一種易獲取的頻率基準，其具有極高的長期穩定性，但每個脈衝含有隨機抖動，需要通過 算法進行消除。
[0003] 絕大多數現有的頻率測量技術都是在脈衝計數法的基礎上發展而來。
[0004] 記基準脈衝的頻率為fB，周期為Tb,
。記待測時鐘的頻率為fT，周期為Tt,
，為表述方便，下文均假設Tb> Tt，反之亦成立。
[0005] 傳統脈衝計數法W基準脈衝為計數閩口，在柯口巧後的時間窗內對待測脈衝進行 計數，記為n，則可認為待測時鐘的周期Tt '和頻率fT '為
[0006] 傳統脈衝計數法的缺點在於，在一個測量時間窗內，會產生一個±Tt範圍內的系 統誤差，W待測頻率Tt^IOOMHz計數時間窗Is為例，該測量方法的誤差將達到lOns/s，精度 無法滿足諸多現實應用的需求。
[0007] 為減小該項誤差，工程上提出了多種改進技術，如積分內插法、恆流積分法、時間 遊標法、數字延遲線法等，積分內插法和恆流積分法理論上可W達到很高的測量解析度，但 受到電容充放電非線性及老化因素的影響嚴重，且被測頻率的變化範圍有限；時間遊標法 可W達到很高的測量解析度及穩定性，但其要求的多個同步啟動且具有恆定頻差的頻率源 難W實現，成本高，生產調試極複雜，不利於實際應用;數字延遲線法依賴於集成電路的制 造工藝，對忍片工作溫度和電壓穩定度十分敏感，且其只能達到數百皮秒的測量解析度，不 能滿足更高的需求。 【實用新型內容】
[000引針對現有技術的不足，本實用新型提供一種基於高穩定度寬基準脈衝的精密頻率 測量裝置，該裝置，成本低，生產調試簡單，有利於實際應用，對忍片工作溫度和電壓穩定 度不敏感，能滿足更高的需求。
[0009] 實現本實用新型目的的技術方案是：
[0010] -種基於高穩定度寬基準脈衝的精密頻率測量裝置，包括時鐘整形單元、開關恆 流源單元、電容充電控制單元、自校準單元、ADC採樣單元、主處理器單元和FPGA控制單元；
[001 U FPGA控制單元與時鐘整開多單元、開關恆流源單元、主處理器單元相連接，
[0012] 時鐘整形單元與基準脈衝源、被測頻率源直接連接，
[0013] 電容充電控制單元與開關恆流源單元、自校準單元相連接，
[0014] 主處理器單元與ADC採樣單元、自校準單元相連接，自校準單元還與ADC採樣單元 相連接。
[0015] 時鐘整形單元:將基準頻率脈衝及被測頻率脈衝整形為邊沿睹峭的CMOS電平輸入 至FPGA中，該電路可由高速率比較器忍片實現；
[0016] 開關恆流源單元:該單元受FPGA控制，將待積分的電壓脈衝信號轉換為電流脈衝 信號，提供給電容充電控制單元，要求該可控恆流源具有高帶寬、高壓擺率及高輸出內阻的 特性，W滿足測量精度的需求；
[0017] 電容充電控制單元:該單元接受開關恆流源單元輸出的電流脈衝，對一顆電容進 行充電，將脈衝寬度轉換為電容電壓化並輸出給自校準單元，該單元輸入端應具有電流單 嚮導通的特性，輸出緩衝端應具有超高阻抗低容抗的特性，W保證電壓信號在短時間內不 會因漏電流而發生變化，在單次測量結束後，應在FPGA控制單元的控制下對電容進行放電 處理W待下次測量使用；
[0018] 所述積分電容應選用高質量的聚苯乙締電容；
[0019] 自校準單元:為避免積分電容受環境溫度、長期老化及電流源老化導致積分比例 發生變化，同時為提高該系統對測量頻率大範圍變化的需求，該自校準單元受主處理器的 控制，可利用單個被測頻率脈衝作為校準信號，對電容積分輸出電壓進行直流偏置調節 化ias和幅度調Aadj ,得到松準後電壓化ad j =Aadj化+Ubias ,使其細足測重需求並巧大程度地 消除元器件誤差產生的測量誤差；
[0020] ADC採樣單元:該單元受FPGA的控制，對電容積分後的電壓信號進行採樣並轉換為 數位訊號提供給主處理器做進一步利用，為避免採樣時間過長導致積分電容緩慢放電產生 的誤差，該ADC採樣單元應使用高速SAR型ADC集成電路，ADC集成電路的轉換位數直接決定 了本實用新型系統的測量解析度；
[0021] 主處理器單元:該單元通過對FPGA內狀態機的控制，達到對本實用新型系統測量 流程的控制，並通過讀取FPGA內計數器值和ADC轉換數據，對校正參數進行修正，對被測頻 率進行換算，然後通過卡爾曼濾波算法對測量數據進行濾波W消除參考頻率的隨機抖動；
[0022] FPGA控制單元:該單元受主處理器的控制，提供時序信號W協調控制其他各單元 的工作，並實現本實用新型系統所需的全部邏輯電路，如計數器電路、計數口限生成電路、 被測脈衝相位差產生電路；
[0023] 所述計數器電路用於在一個計數時間窗口內，對被測脈衝Pt進行粗計數並記錄， 供主處理器讀取使用；
[0024] 所述計數口限生成電路用於生成基準脈衝周期的正整數倍寬度的計數窗口信號 Pw,供計數器作為計數口限使用，並供給相位差產生電路W產生相位差信號；
[0025] 所述被測脈衝相位差產生電路用於產生在計數窗口的起始處被測脈衝與計數窗 口脈衝邊沿的時間差脈衝時，其寬度為Tpp,並將其輸出給開關恆流源電路，為保證開關恆流 源電路工作在線性度良好的區間內，該脈衝應額外包含一個被測頻率脈衝，WTpP = tT+l- tpp，TT《Tpp《2TT;
[00%]有益效果
[0027]本實用新型提供一種基於高穩定度寬基準脈衝的精密頻率測量裝置，對於直接計 數法產生的相位誤差具有16位的測量解析度，可達到IOpsW下的測量精度，明顯優於傳統 的測量方法，調試簡單，可實現全自動測量，無需人工操作，同時對環境溫度、元器件老化、 電壓波動等影響因素不敏感，具有優良的穩定性，與使用鎖相環的方法相比，無需鎖相過 程，可實現即時測量，響應速度快，結構清晰，實現方法簡單，方便與其他系統結合，可應用 於精密儀器、傳感器網絡、網絡授時、精確守時等諸多領域，該裝置成本低，生產調試簡單， 有利於實際應用，對忍片工作溫度和電壓穩定度不敏感，能滿足更高的需求。
【附圖說明】

[002引圖1系統結構框圖 [00巧]圖2主處理器控制流程圖
[0030] 圖3校準子流程圖
【具體實施方式】
[0031] 下面結合附圖和實施例對本【實用新型內容】作進一步的闡述，但不是對本實用新型 的限定。
[0032] 如圖1所示：
[00削實施例
[0034] -種基於高穩定度寬基準脈衝的精密頻率測量裝置，包括時鐘整形單元2、開關恆 流源單元5、電容充電控制單元6、自校準單元9、ADC採樣單元8、主處理器單元7和FPGA控制 單元4;
[0035] FPGA控制單元4與時鐘整形單元2、開關恆流源單元5、主處理器單元相連接，
[0036] 時鐘整形單元2與基準脈衝源1、被測頻率源3直接連接，
[0037] 電容充電控制單元6與開關恆流源單元5、自校準單元9相連接，
[003引主處理器單元7與ADC採樣單元8、自校準單元9相連接，自校準單元9還與ADC採樣 單元8相連接。
[0039] 時鐘整形單元2:將基準頻率脈衝及被測頻率脈衝整形為邊沿睹峭的CMOS電平輸 入至FPGA中，該電路可由高速率比較器忍片實現；
[0040] 開關恆流源單元5:該單元受FPGA控制單元4控制，將待積分的電壓脈衝信號轉換 為電流脈衝信號，提供給電容充電控制單元6,該可控恆流源具有帶寬、高壓擺率及高輸出 內阻的特性，W滿足測量精度的需求；
[0041 ]電容充電控制單元6:接受開關恆流源單元5輸出的電流脈衝，對一顆電容進行充 電，將脈衝寬度轉換為電容電壓化並輸出給自校準單元，該單元輸入端應具有電流單向導 通的特性，輸出緩衝端應具有超高阻抗低容抗的特性，W保證電壓信號在短時間內不會因 漏電流而發生變化，在單次測量結束後，應在FPGA控制單元4的控制下對電容進行放電處理 W待下次測量使用；
[0042] 所述積分電容應選用高質量的聚苯乙締電容；
[0043] 自校準單元9:為避免積分電容受環境溫度、長期老化及電流源老化導致積分比例 發生變化，同時為提高該系統對測量頻率大範圍變化的需求，該自校準單元受主處理器的 控制，可利用單個被測頻率脈衝作為校準信號，對電容積分輸出電壓進行直流偏置調節 化ias和幅度調Aadj ,得到松準後電壓化ad j =Aadj化+Ubias ,使其細足測重需求並巧大程度地 消除元器件誤差產生的測量誤差；
[0044] ADC採樣單元8:該單元受FPGA控制單元4的控制，對電容積分後的電壓信號進行採 樣並轉換為數位訊號提供給主處理器做進一步利用，為避免採樣時間過長導致積分電容緩 慢放電產生的誤差，該ADC採樣單元應使用高速SAR型ADC集成電路，ADC集成電路的轉換位 數直接決定了本實用新型系統的測量解析度；
[0045] 主處理器單元7:該單元通過對FPGA控制單元4內狀態機的控制，達到對本實用新 型系統測量流程的控制，並通過讀取FPGA控制單元4內計數器值和ADC轉換數據，對校正參 數進行修正，對被測頻率進行換算，然後通過卡爾曼濾波算法對測量數據進行濾波W消除 參考頻率的隨機抖動；
[0046] FPGA控制單元:該單元受主處理器的控制，提供時序信號W協調控制其他各單元 的工作，並實現本實用新型系統所需的全部邏輯電路，如計數器電路、計數口限生成電路、 被測脈衝相位差產生電路；
[0047] 所述計數器電路用於在一個計數時間窗口內，對被測脈衝Pt進行粗計數並記錄， 供主處理器讀取使用；
[0048] 所述計數口限生成電路用於生成基準脈衝周期的正整數倍寬度的計數窗口信號 Pw,供計數器作為計數口限使用，並供給相位差產生電路W產生相位差信號；
[0049] 所述被測脈衝相位差產生電路用於產生在計數窗口的起始處被測脈衝與計數窗 口脈衝邊沿的時間差脈衝時，其寬度為Tpp,並將其輸出給開關恆流源單元，為保證開關恆流 源單元工作在線性度良好的區間內，該脈衝應額外包含一個被測頻率脈衝，WTpP = tT+l- tpp，TT《Tpp《2TT;
[0050] 如圖2所示，所述控制流程，包括W下步驟：
[0化1] SlOl、系統進行初始化操作。
[0052] S102、判斷是否接收到測量請求，若未收到測量請求，則優先處理系統其它任務， 當主處理器接到測量請求後，進入校準流程S3。
[0化3] S103、執行校準子流程。
[0054] S104、向FPGA發出控制指令使其進入測量狀態，由FPGA控制系統其它部件完成一 次測量流程。
[0化日]Sl 05、主處理器讀取ADC轉換數據W及FPGA內計數器的計數值。
[0056] S106、通過換算將ADC轉換數據及FPGA內計數器值作為觀測值輸入卡爾曼濾波器 中；所述換算方法夫
，式中充為單次測量所得的頻率值，Tw為計數窗口的 時間寬度，n為計數窗口內對被測脈衝進行計數的結果，D為計數窗口起始時ADC所讀出的數 據，〇/為計數窗口結束時ADC所讀出的數據，N為ADC採樣位數。
[0057] S107、判斷是否採集到足夠的數據點，若數據不足，則重複執行S3至S6步驟。
[005引S108、將卡爾曼濾波器的收斂值作為本次測量請求的測量結果進行保存，並退出 本次測量流程，等待下一次測量請求的到來。
[0059] 如圖3所示，所述校準流程，包括W下步驟
[0060] S201、對校準工作進行初始化。
[0061] S202、檢測被測脈衝源是否與上次校準是同一脈衝源，若被測源發生改變則直接 進入步驟S304，否則進入步驟S303。
[0062] S203、判斷本次校準請求是否超出了上次校準結果的有效周期，若未超出則退出 校準流程，若上次校準結果W過期，則跳轉S204。
[0063] S204、處理器向FPGA發出單周期校準指令，使FPGA生成單個被測脈衝寬度的校準 脈衝，將其作為積分脈衝提供給後續測量模塊。
[0064] S205、主處理器讀取ADC轉換數據，通過換算向DAC發出校準數據，使單脈衝輸入時 ADC轉換數據儘可能接近0值。
[0065] S206、主處理器向FPGA發出雙周期校準指令，使FPGA生成兩個被測脈衝寬度的校 準脈衝，將其作為積分脈衝提供給後續測量模塊。
[0066] S207、主處理器讀取ADC轉換數據，通過換算向衰減器發出校準數據，使雙脈衝輸 入時ADC轉換數據儘可能接近ADC的最大度數。
[0067] S208、檢驗校準結果是否已經收斂，若還未收斂，重複執行步驟S203至S207。
[0068] S209、主處理器保存當前校準數據並將其鎖定，重置校準有效周期計時器，並退出 校準流程。
【主權項】
1. 一種基於高穩定度寬基準脈衝的精密頻率測量裝置，其特徵在於，包括時鐘整形單 元、開關恆流源單元、電容充電控制單元、自校準單元、ADC採樣單元、主處理器單元和FPGA 控制單元； FPGA控制單元與時鐘整形單元、開關恆流源單元、主處理器單元相連接， 時鐘整形單元與基準脈衝源、被測頻率源直接連接， 電容充電控制單元與開關恆流源單元、自校準單元相連接， 主處理器單元與ADC採樣單元、自校準單元相連接，自校準單元還與ADC採樣單元相連 接。2. 根據權利要求1所述的一種基於高穩定度寬基準脈衝的精密頻率測量裝置，其特徵 在於，開關恆流源單元:該單元受FPGA控制，將待積分的電壓脈衝信號轉換為電流脈衝信 號，提供給電容充電控制單元。3. 根據權利要求1所述的一種基於高穩定度寬基準脈衝的精密頻率測量裝置，其特徵 在於，電容充電控制單元:該單元接受開關恆流源單元輸出的電流脈衝，對一顆電容進行充 電，將脈衝寬度轉換為電容電壓Uc並輸出給自校準單元，該單元輸入端應具有電流單向導 通的特性，輸出緩衝端應具有超高阻抗低容抗的特性，以保證電壓信號在短時間內不會因 漏電流而發生變化，在單次測量結束後，應在FPGA控制單元的控制下對電容進行放電處理 以待下次測量使用。4. 根據權利要求1所述的一種基於高穩定度寬基準脈衝的精密頻率測量裝置，其特徵 在於，自校準單元:該自校準單元受主處理器的控制，可利用單個被測頻率脈衝作為校準信 號，對電容積分輸出電壓進行直流偏置調節U blas和幅度調節Aadj，得到校準後電壓UCadj = AadjUc+Ublas，使其滿足測量需求並最大程度地消除元器件誤差產生的測量誤差。5. 根據權利要求1所述的一種基於高穩定度寬基準脈衝的精密頻率測量裝置，其特徵 在於，ADC採樣單元:該單元受FPGA的控制，對電容積分後的電壓信號進行採樣並轉換為數 字信號提供給主處理器做進一步利用，為避免採樣時間過長導致積分電容緩慢放電產生的 誤差，該ADC採樣單元應使用高速SAR型ADC集成電路，ADC集成電路的轉換位數直接決定了 本裝置的測量解析度。
【文檔編號】G01R23/02GK205720429SQ201620219224
【公開日】2016年11月23日
【申請日】2016年3月22日
【發明人】王國富, 欒嶽震, 葉金才, 張法全, 王小紅, 張海如, 韋秦明, 龐成
【申請人】桂林電子科技大學