功率放大器非線性校正方法、裝置和功率放大器的製作方法
2023-05-07 10:28:46 1
專利名稱：功率放大器非線性校正方法、裝置和功率放大器的製作方法
技術領域：
本發明涉及功率放大器技術，尤指一種功率放大器非線性校正方法、裝 置和功率放大器。
背景技術：
功率放大器(下文可簡稱為功放)是通信發射機中不可缺少的設備。眾 所周知，由於功率放大器的輸入和輸出之間存在非線性區域， 一方面，如果 僅使用線性區域，當然可以保證輸出信號的質量，但是由於可用的無線頻譜
變窄，必然大大降低功率放大器的利用率；另一方面，為了提高功率放大器 的利用率，使用其非線性區域，則必然會使得輸出信號出現失真。
目前，在通信系統中常採用一些先進的線性調製技術來提高功率放大器 的利用率。但是在這些線性調製技術中，採用的調製信號如OFDM調製信 號，其包絡存在較大的波動，這種波動對功率放大器非線性極其敏感，尤其 是當功率放大器具有較高的工作效率如工作在接近飽和點時，信號會產生嚴 重的帶外頻諳洩露和帶內失真，而帶外頻鐠洩露會引起鄰道幹擾，帶內失真 將導致系統誤碼率的提高。
為了保證功率放大器的工作效率和信號能夠正常傳輸，就必須採用功放
線性化技術，自適應數字基帶預失真技術因為能與現代數位訊號處理相結合 而被認為是最有前途的功放線性化技術。功放線性化技術的基本思想是在功 放前串聯一個預失真器，該預失真器的特性是功放非線性的逆特性，從而達 到將包括預失真器和功放在內的發射鏈路線性化的目的。功放非線性預失真 技術的關鍵在於選擇合理的功放模型對實際功放進行建模。在現有的實現方 案中，對功放的刻畫大致分為兩種類型帶記憶的功放模型和不帶記憶的功放模型。對於不帶記憶的功放模型，較多採用的是基於查找表和多項式的方
式來實現非線性預失真；對於帶記憶的功放模型，較多採用的是基於伏特拉 (volterra)模型，維納(wiener)模型，漢默斯坦(hammerstein )模型，或 者維納-漢默斯坦(wiener-hammerstein )模型來實現非線性預失真。
在OFDM系統中，功率放大器往往呈現記憶效應，所以完全依賴查找 表的方式來實現非線性預失真效果不佳；wiener模型，hammerstein模型， 或者wiener-hammerstein模型對實際功放不具備魯棒性，因此實際應用中是 不採用的。volterra模型儘管有良好的普適性，但由於計算複雜，計算量龐 大而在實際應用中很少使用。
標準的volterra模型如公式(1 )所示
formula see original document page 6(難)) (1)
其中，x(k)為輸入信號，y(k)為輸出信號；
formula see original document page 6 ， M表示參與
ml=0m2=0 mn=0
刻畫功放模型的樣本點數，n表示交調階數。
標準的volterra模型中，參數的個數隨著階數的增加，指數型的迅速增 加，其計算量可想而知，因此，如果直接採用標準的volterra模型來實現非 線性預失真處理，必然會帶來計算複雜，計算量龐大等實際問題。
發明內容
有鑑於此，本發明的主要目的在於提供一種功率放大器非線性校正方 法，能夠降低計算複雜，減少計算量。
本發明的另一目的在於提供一種功率放大器非線性校正裝置，能夠降低 計算複雜，減少計算量，保證輸出信號的質量。
本發明的又一目的在於提供一種功率放大器，能夠提高功率放大器的利 用率，保證輸出信號的質量。
為達到上述目的，本發明的技術方案具體是這樣實現的一種功率放大器非線性校正方法，預先設置具有預設數量的樣本點的線性
校正模型；該方法還包括
利用預先設計的非線性校正模型，對待放大的輸入信號進行非線性校正後 輸出給放大器模塊；同時，根據放大器模塊放大後的信號更新非線性校正模型 中的校正參數；
所述非線性校正模型為= ii -- rf—1 ，其中，K為預設樣本
點數，Q為樣本點數減一，^為校正參數；y表示校正後的信號，x表示待放
大的信號。
所述參數yt取[l, K]之間的偶數。 所述樣本點數為三。
所述更新非線性校正模型中的校正參數的方法為歸 一化的最小均方誤差 NLMS算法。
一種功率放大器非線性校正裝置，該裝置包括非線性校正模塊、校正參 數更新模塊、增益衰減模塊和加法器，其中，
非線性校正模塊，用於利用預先設計的非線性校正模型，對待放大的輸入 信號進行非線性校正，並將校正後的校正信號輸出給功率放大器模塊；接收來 自校正參數更新模塊的校正參數，更換預先設計的非線性校正模型中的校正參
數；所述非線性校正模型為:KW-il;。v^-《)卜("-《)廣1 ，其中，K為預設樣本
"1 ( =0
點數，Q為樣本點數減一，％為校正參數；y表示校正後的信號，x表示待放 大的信號；
校正參數更新模塊，用於根據來自加法器的差信號更新校正參數，並將更 新後的校正參數輸出給非線性校正模塊；
增益衰減模塊，用於將經功率放大器模塊放大後的信號按照放大參數進行 衰減並反向後，作為反饋信號輸出給加法器；
加法器，用於將來自非線性校正模塊的校正信號和來自增益衰減模塊的反饋信號相加，得到差信號，並輸出給校正參數更新模塊。
所述參數A取[l， K]之間的偶數。
所述樣本點數為三，所述非線性校正模塊是一個9階的乘累加結構。
所述非線性校正模塊採用現場可編程門陣列FPGA，或者複雜可編程邏輯 器件CPLD來實現。
一種功率放大器，包括功率放大模塊和功率放大器非線性校正裝置，其 中，功率放大模塊，用於對接收到的信號，按照預設放大參數進行放大後輸出；
功率放大器校正裝置，用於利用預先設計的非線性校正模型，對待放大的 信號進行非線性校正後，再輸入功率放大器模塊；同時，根據來自功率放大器 模塊的輸出信號更新校正參數，從而更新非線性校正模型；
所述非線性校正模型為>^) = ￡￡%*-《)廣'，其中，K為預設樣本
A=l《=0
點數，Q為樣本點數減一， 為校正參數；y表示校正後的信號，x表示待放 大的信號。
所述功率放大器校正裝置包括非線性校正模塊、校正參數更新模塊、增益 衰減模塊和加法器，其中，
非線性校正模塊，用於利用預先設計的非線性校正模型，對待放大的輸入 信號進行非線性校正，並將校正後的校正信號輸出給功率放大器模塊；接收來 自校正參數更新模塊的校正參數，更換預先設計的非線性校正模型中的校正參 數；
校正參數更新模塊，用於根據來自加法器的差信號更新校正參數，並將更 新後的校正參數輸出給非線性校正模塊；
增益衰減模塊，用於將經功率放大器模塊放大後的信號按照放大參數進行 衰減並反向後，作為反饋信號輸出給加法器；
加法器，用於將來自非線性校正模塊的校正信號和來自增益衰減模塊的反 饋信號相加，得到差信號，並輸出給校正參數更新模塊。
所述參數;t取[l， K]之間的偶數。所述樣本點數為三，所述非線性校正^^莫塊是一個9階的乘累加結構。 所述非線性^歐正;f莫塊採用現場可編程門陣列FPGA,或者複雜可編程邏輯 器件CPLD來實現。
由上述技術方案可見，本發明利用預先設計的非線性校正模型，對待放 大的信號進行非線性校正，再放大後輸出；同時，根據放大後的輸出信號更 新非線性校正模型中的校正參數。其中，非線性校正模型只選擇幾個樣本點 刻畫功放的記憶效應即筒化的標準volterra 4莫型。由於樣本點數的大大減少， 無疑是降低了計算複雜，減小了計算量。
圖1是本發明功率放大器的實施例的組成結構示意圖； 圖2是本發明功率放大器非線性校正裝置中的非線性校正模塊的實施 例的實現邏輯結構示意圖。
具體實施例方式
為使本發明的目的、技術方案及優點更加清楚明白，以下參照附圖並舉 實施例，對本發明進一步詳細說明。
圖1是本發明功率放大器的組成結構示意圖，如圖l所示，本發明功放 包括功率放大模塊和功率放大器非線性校正裝置，其中，
功率放大模塊用於對接收到的信號，按照預設放大參數如增益等進行放 大後輸出，功率放大模塊的具體實現屬於現有技術，屬於本領域技術人員公 知技術，這裡不再贅述。
功率放大器校正裝置，用於利用預先設計的非線性校正模型，對待放大 的信號進行非線性校正後，再輸入功率放大器模塊；同時，根據來自功率放 大器模塊的輸出信號更新校正參數，從而更新非線性校正模型。功率放大器 校正裝置包括非線性校正模塊、校正參數更新模塊、增益衰減模塊和加法器， 其中，非線性校正模塊，用於利用預先設計的非線性校正模型，對待放大的輸
入信號x(n)進行非線性校正，並將校正後的校正信號z(n)輸出給功率放大器 模塊；接收來自校正參數更新模塊的校正參數akq,更換預先設計的非線性 校正模型中的校正參數。
由於寬帶功放的記憶效應往往局限在有限的幾個與當前時刻的採樣樣 本x(k)相鄰的採樣樣本點上，因此，在記憶效應上，可以只選擇幾個樣本點 刻畫功放的記憶效應即選擇幾個樣本點來建立非線性校正模型，樣本點數可 以預先設置，比如3個，或者5個，或者7個等等。
較佳地，可以選擇3個樣本點即xO)，xO-l),x(h2)來簡化標準的volterra 模型，以3個樣本點為例，本發明非線性校正模型如公式(2)所示
formula see original document page 10
其中，K=3， Q=(K-1)=2, fl^為校正參數，y表示校正後的信號，x
表示待放大的信號。
很明顯，與現有標準的volterra模型相比，由於樣本點數的大大減少， 無疑是降低了計算複雜，減小了計算量。
較佳地，對於公式(2)所示的非線性校正模型，對於非線性預失真技 術來講，往往可以只刻畫三階，五階這兩個奇次項，而忽略二階和四階這兩 個偶次項，這樣，進一步簡化來樣本點之間交叉相乘項，從而進一步降低了 計算複雜，減小了計算量。計算公式如公式(3)所示
formula see original document page 10(3)
在公式(3 )中，註明的keven表明參數yt取[l ， K]之間的偶數。 以公式(3)為例，非線性校正模塊是一個9階的乘累加結構，如圖2 所示，圖2是本發明功率放大器非線性校正裝置中的非線性校正模塊的實施 例的實現邏輯結構示意圖。圖2中，Ml-M3表示乘法器，Al-A8表示力口 法器，a10、 all和al2， a30、 a31和a32, a50、 a51和a52三組校正參數分別對應1階、3階和5階項，且三組校正參數為可變的。輸入信號x(n)經 過圖2所示的邏輯電路後輸出的信號z(n),即是按照公式(3)進行運算後 得到的校正信號z(n)。
非線性校正模塊可以採用可編程邏輯器件如現場可編程門陣列 (FPGA),或者複雜可編程邏輯器件(CPLD)來實現，具體實現屬於本領 域技術人員慣用技術手段，這裡不再贅述。
校正參數更新模塊，用於根據來自加法器的差信號e(n)更新校正參數， 並將更新後的校正參數akq輸出給非線性校正模塊。更新的方法可以採用已 有的歸一化的最小均方誤差NLMS算法，具體實現屬於本領域技術人員慣 用技術手段，這裡不再詳述。NLMS算法對輸入噪聲不敏感，保證了算法的 穩定和收斂性能，有效的保證了非線性校正模型的校正參數不受外界輸入信 號噪聲的影響。
增益衰減模塊，用於將經功率放大器模塊放大後的信號按照放大參數如 增益進行衰減並反向後，作為反饋信號S(")輸出給加法器。具體實現屬於本 領域技術人員慣用技術手段，這裡不再贅述。
加法器，用於將來自非線性校正模塊的校正信號z(n)和來自增益衰減模 塊的反饋信號f(")相加，得到差信號e(n),並輸出給校正參數更新模塊。其 中反饋信號^(w)是負的。
對應本發明功率放大器非線性校正裝置的實現方法包括
預先設置僅選擇預設數量的採樣點的線性校正模型；
利用預先設計的非線性校正模型，對待放大的輸入信號進行非線性校正 後輸出給放大器模塊；同時，根據放大器模塊放大後的信號更新非線性校正 模型中的校正參數；
其中，非線性校正模型為；#)=|;|>^("-《)ix("i)r，其中，K為預先
設置的樣本點數，Q為樣本點數減一， 為校正參數；y表示校正後的信 號，x表示待放大的信號。較佳地，參數;t取[l， K]之間的偶數。
本發明功率放大器非線性校正方法各步驟的具體實現請參見對圖l的 描述，這裡不再重述。
以上所述僅為本發明的較佳實施例而已，並非用於限定本發明的保護範 圍。凡在本發明的精神和原則之內，所作的任何修改、等同替換以及改進等， 均應包含在本發明的保護範圍之內。
權利要求
1. 一種功率放大器非線性校正方法，其特徵在於，預先設置具有預設數量的樣本點的線性校正模型；該方法還包括利用預先設計的非線性校正模型，對待放大的輸入信號進行非線性校正後輸出給放大器模塊；同時，根據放大器模塊放大後的信號更新非線性校正模型中的校正參數；所述非線性校正模型為其中，K為預設樣本點數，Q為樣本點數減一，akq為校正參數；y表示校正後的信號，x表示待放大的信號。
2. 根據權利要求1所述的功率放大器非線性校正方法，其特徵在於，所述 參數*取[1， K]之間的偶數。
3. 根據權利要求1或2所述的功率放大器非線性校正方法，其特徵在於， 所述樣本點數為三。
4. 根據權利要求1或2所述的功率放大器非線性校正方法，其特徵在於， 所述更新非線性校正模型中的校正參數的方法為歸一化的最小均方誤差NLMS 算法。
5. —種功率放大器非線性校正裝置，其特徵在於，該裝置包括非線性校 正模塊、校正參數更新模塊、增益衰減模塊和加法器，其中，非線性校正模塊，用於利用預先設計的非線性校正模型，對待放大的輸入 信號進行非線性校正，並將校正後的校正信號輸出給功率放大器模塊；接收來 自校正參數更新模塊的校正參數，更換預先設計的非線性校正模型中的校正參數；所述非線性校正模型為少(yt)^fx*-，其中，K為預設樣本點數，Q為樣本點數減一，^為校正參數；y表示校正後的信號，x表示待放 大的信號；校正參數更新模塊，用於根據來自加法器的差信號更新校正參數，並將更新後的校正參數輸出給非線性校正模塊；增益衰減模塊，用於將經功率放大器模塊放大後的信號按照放大參數進行 衰減並反向後，作為反饋信號輸出給加法器；加法器，用於將來自非線性校正模塊的校正信號和來自增益衰減模塊的反 饋信號相加，得到差信號，並輸出給校正參數更新模塊。
6. 根據權利要求5所述的功率放大器非線性校正裝置，其特徵在於，其特 徵在於，所述參數yt取[l, K]之間的偶數。
7. 根據權利要求5或6所述的功率放大器非線性校正裝置，其特徵在於， 所述樣本點數為三，所述非線性校正模塊是一個9階的乘累加結構。
8. 根據權利要求7所述的功率放大器非線性校正裝置，其特徵在於，所述 非線性校正模塊採用現場可編程門陣列FPGA,或者複雜可編程邏輯器件CPLD 來實現。
9. 一種功率放大器，其特徵在於，包括功率放大模塊和功率放大器非線 性校正裝置，其中，功率放大模塊，用於對接收到的信號，按照預設放大參數 進4亍;改大後輸出；功率放大器校正裝置，用於利用預先設計的非線性校正模型，對待放大的 信號進行非線性校正後，再輸入功率放大器模塊；同時，根據來自功率放大器 模塊的輸出信號更新校正參數，從而更新非線性校正模型；所述非線性校正模型為:K"^IXx("-，其中，K為預設樣本點數，Q為樣本點數減一， 為校正參數；y表示校正後的信號，x表示待放 大的信號。
10. 根據權利要求9所述的放大器，其特徵在於，所述功率放大器校正裝 置包括非線性校正模塊、校正參數更新模塊、增益衰減模塊和加法器，其中，非線性校正衝莫塊，用於利用預先設計的非線性校正沖莫型，對待放大的輸入 信號進行非線性校正，並將校正後的校正信號輸出給功率放大器模塊；接收來 自校正參數更新模塊的校正參數，更換預先設計的非線性校正模型中的校正參數；校正參數更新模塊，用於根據來自加法器的差信號更新校正參數，並將更新後的校正參數輸出給非線性校正模塊；增益衰減模塊，用於將經功率放大器模塊放大後的信號按照放大參數進行衰減並反向後，作為反饋信號輸出給加法器；加法器，用於將來自非線性校正模塊的校正信號和來自增益衰減模塊的反 饋信號相加，得到差信號，並輸出給校正參數更新模塊。
11. 根據權利要求IO所述的功率放大器非線性校正裝置，其特徵在於， 其特徵在於，所述參數t取[l， K]之間的偶數。
12. 根據權利要求10或11所述的功率放大器非線性校正裝置，其特徵在 於，所述樣本點數為三，所述非線性校正^t莫塊是一個9階的乘累加結構。
13. 根據權利要求12所述的功率放大器非線性校正裝置，其特徵在於， 所述非線性校正模塊釆用現場可編程門陣列FPGA，或者複雜可編程邏輯器件 CPLD來實現。
全文摘要
本發明公開了一種功率放大器非線性校正方法、裝置和功率放大器，本發明利用預先設計的非線性校正模型，對待放大的信號進行非線性校正，再放大後輸出；同時，根據放大後的輸出信號更新非線性校正模型中的校正參數。其中，非線性校正模型只選擇幾個樣本點刻畫功放的記憶效應即簡化的標準volterra模型。由於樣本點數的大大減少，無疑是降低了計算複雜，減小了計算量。
文檔編號H03F1/32GK101414804SQ200810222619
公開日2009年4月22日 申請日期2008年9月18日 優先權日2008年9月18日
發明者嶸 劉, 輝 張, 李炯亮, 王西強 申請人:北京創毅視訊科技有限公司