信號處理方法和裝置的製作方法

2023-05-07 20:08:06 1

專利名稱：信號處理方法和裝置的製作方法
技術領域：
本發明實施例涉及信息處理技術領域，尤其涉及一種信號處理方法和裝置。
背景技術：
在信息處理領域，尤其是通信系統和圖像處理系統的數據處理中，經常需要對數 據進行時域和頻域的轉換，快速傅立葉變換(Fast FourierTransform,以下簡稱FFT)是 其中一種常用的變換方式。對於時域信號變換，基2(Radix-2)式快速傅立葉變換，圖1為現有技術中時域抽 取基2式快速傅立葉變換的處理流程圖，如圖1所示，在接收到需要進行計算的時域信號 後，先對其進行分組並生成若干個蝶形運算組，然後對每組信號進行蝶形運算，基2式快速 傅立葉變換的各個蝶形運算組中的蝶形單元具有特殊的對稱結構；並且從第二級蝶形運算 開始，各個蝶形運算組中位於下半部分各路信號需要先進行與旋轉因子《的乘法運算，對 於時域抽取基2式快速傅立葉變換，當快速傅立葉變換點數為N時，輸出信號X(k)可表示 為formula see original document page 4formula see original document page 4
formula see original document page 4
其中k = 0，1，2， ，N-l。在實現本發明過程中，發明人發現現有技術中至少存在如下問題上述的時域抽 取基2式快速傅立葉變換，對於N個時域信號，需要進行2 (log4N-l)次乘法運算，在進行乘 法運算時需要增加電路的控制邏輯，並進一步增加信號處理過程的時延。

發明內容
本發明實施例提供一種信號處理方法和裝置，用以解決現有技術中在進行時域信 號向頻域信號進行轉換處理時的時延長的缺陷，降低進行時域信號向頻域信號進行轉換處 理時的時延。本發明實施例提供了一種信號處理方法，包括接收預進行處理的N個時域信號並進行分組處理，其中N = 22n，n為自然數；對所述分組處理後的信號按照基2式快速傅立葉變換的蝶形運算方式進行蝶形 運算，且在進行第偶數級蝶形運算前對每個蝶形運算組中下1/4部分的信號進行_j乘操 作；在進行除第一級外的其他奇數級蝶形運算前對N路信號中下3/4部分的信號進行與旋 轉因子w的乘法操作。本發明實施例還提供了另一種信號處理方法，包括
接收預進行處理的N個時域信號並進行分組處理，其中N = 22n+1，n為自然數；對所述分組處理後的信號按照基2式快速傅立葉變換的蝶形運算方式進行蝶形 運算，且對於前2n級的蝶形運算，執行如下操作在進行第偶數級蝶形運算前對每個蝶形 運算組中下1/4部分的信號進行-j乘操作；在進行除第一級外的其他奇數級蝶形計算前分 別對前N/2路信號中下3/4部分的信號進行與旋轉因子w的乘法操作，以及對後N/2路信 號中下3/4部分的信號進行與旋轉因子w的乘法操作。本發明實施例還提供了一種信號處理裝置，包括接收模塊，用於接收預進行處理的N個時域信號並進行分組處理，其中N= 22n，n 為自然數；信號轉換電路，用於對所述分組處理後的信號按照基2式快速傅立葉變換的蝶形 運算方式進行蝶形運算，且對於第偶數級蝶形計算，在進行蝶形運算前對每個蝶形運算組 中下1/4部分的信號進行-j乘操作；在進行除第一級外的其他奇數級蝶形運算前對N路信 號中下3/4部分的信號進行與旋轉因子w的乘法操作。本發明實施例提供另一種信號處理裝置，包括接收模塊，用於接收預進行處理的N個時域信號並進行分組處理，其中N = 22n+1,n 為自然數；信號轉換電路，用於對所述分組處理後的信號按照基2式快速傅立葉變換的蝶形 運算方式進行蝶形運算，且對於前2n級蝶形運算，執行如下操作第偶數級蝶形計算，在進 行蝶形運算前對每個蝶形運算組中下1/4部分的信號進行-j乘操作；在進行除第一級外的 其他奇數級蝶形計算前分別對前N/2路信號中下3/4部分的信號進行與旋轉因子w的乘法 操作，以及對後N/2路信號中下3/4部分的信號進行與旋轉因子w的乘法操作。本發明上述實施例提供的信號處理方法和裝置，在對接收到的時域信號進行分 組，然後對所述分組處理後的信號按照基2式快速傅立葉變換的蝶形運算方式進行蝶形運 算，在具體的進行蝶形運算過程中，對除第一級外的其他奇數級蝶形運算前先進行與旋轉 因子的乘法操作，相對於基2式快速傅立葉變換減少一半的乘法運算，並進一步減少整個 信號處理過程的時延。


為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例或現 有技術描述中所需要使用的附圖作一簡單地介紹，顯而易見地，下面描述中的附圖是本發 明的一些實施例，對於本領域普通技術人員來講，在不付出創造性勞動性的前提下，還可以 根據這些附圖獲得其他的附圖。圖1為現有技術中時域抽取基2式快速傅立葉變換的處理流程圖；圖2為本發明信號處理方法實施例的流程示意圖；圖3為本發明實施例中時域信號的處理流程圖；圖4為本發明信號處理裝置實施例的結構示意圖；圖5為本發明實施例中實現256點FFT的電路架構圖；圖6為圖5所示實施例中模塊BF1的電路實現圖；圖7為圖5所示實施例中模塊BF2的電路實現5
圖8為本發明實施例中實現512點FFT的電路架構圖；圖9為本發明實施例中實現數據順序輸入、順序輸出的256點FFT的電路架構圖。
具體實施例方式為使本發明實施例的目的、技術方案和優點更加清楚，下面將結合本發明實施例 中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例是 本發明一部分實施例，而不是全部的實施例。基於本發明中的實施例，本領域普通技術人員 在沒有作出創造性勞動前提下所獲得的所有其他實施例，都屬於本發明保護的範圍。本發明實施例提供了一種信號處理方法，該方法為一種時域抽取的信號轉換方 法，圖2為本發明信號處理方法實施例的流程示意圖，如圖2所示，該方法包括步驟101、接收預進行處理的N個時域信號並進行分組處理，其中N = 22n，n為自 然數；本步驟是獲取預進行處理的時域信號。步驟102、對所述分組處理後的信號按照基2式快速傅立葉變換的蝶形運算方式 進行蝶形運算，且在進行第偶數級蝶形運算前對每個蝶形運算組中下1/4部分的信號進 行_j乘操作；在進行除第一級外的其他奇數級蝶形運算前對N路信號中下3/4部分的信 號進行與旋轉因子w的乘法操作。本實施例中N路信號中下3/4部分具體可以是針對步驟 101中按照接收時間順序，後接收到的3/4部分的N路信號。在步驟101接收需進行處理的時域信號後，首先對其進行分組，其中對信號進行 分組和對分組處理後的信號進行蝶形運算可按照基2式快速傅立葉變換的蝶形運算方式 進行，對於22"個時域信號，需要進行2n級蝶形運算，本實施例提供的信號處理方法，進一步 的在進行第偶數級蝶形運算前對每個蝶形運算組中下1/4部分的信號進行_j乘操作，該操 作的實現比較簡單，不會增加太多的運算複雜度，也不需增加太多硬體資源；另外在進行除 第一級外的其他奇數級蝶形運算前對N路信號中下3/4部分的信號進行與旋轉因子w的乘 法操作，本實施例中只有在進行除第一級外的其他奇數級蝶形運算前進行與旋轉因子的乘 法操作，相對於基2式快速傅立葉變換減少一半的乘法運算，並進一步減少整個信號處理 過程的時延。本發明上述實施例的步驟102中，在對N路信號中下3/4部分的信號進行與旋轉 因子w的乘法操作包括可具體為對於第N/4+1到第N/2路信號，進行與旋轉因子WN2k的乘 法操作；對於第N/2+1到第3N/4路信號，進行與旋轉因子WNk的乘法操作；對於第3N/4+1到 第N路信號，進行與旋轉因子WN3k的乘法操作，且上述的k = N/4-1。利用本發明上述實施例提供的信號處理方法，其計算過程可由如下的表達式表 示
N-\X^^^^Wm
n=0
N!A~\ 1 1, N, i、， 』 A 、2 2 + 柄) 5)(ni 2 ^
3=0 2=0 |=0
=[Z從)+ (—1)、 所， Z2⑷)]+[妒；； Z從)+ (—l/2 妒， X4沐)] (力 其中 K = 0，1 ;k2 = 0，1 ；k3 = 0，1 ;2，.，N/4-1 ；叫=0，1 ;n2 = 0，1 ;n3 = 0，1 ;
62， ... ， N/4-1。利用本發明上述實施例提供的信號處理方法，可實現對N=22n(N = 4、16、64、256、
1024......)路時域信號的轉換。另外對於要實現順序輸入和順序輸出的信號處理時，可以
首先對接收的N路時域信號進行倒序處理。如圖3所示，給出了利用上述實施例提供的信 號處理方法實現16點時域信號處理的示意圖。本發明上述實施例是對N = 22n路時域信號進行信號處理的過程。當進行N = 22n+1 路時域信號的處理時，和圖2所示實施例類似，首先是接收預進行處理的N個時域信號並進 行分組處理，N = 22n+1，n為自然數；然後對所述分組處理後的信號按照基2式快速傅立葉變 換的蝶形運算方式進行蝶形運算，整個計算過程包括2n+l次蝶形運算，對於偶數級蝶形運 算，在進行蝶形運算前對每個蝶形運算組中下1/4部分的信號進行_j乘操作；對於奇數級 的蝶形運算，在進行蝶形運算前，分別對前N/2路信號中下3/4部分的信號進行與旋轉因子 w的乘法操作，以及對後N/2路信號中下3/4部分的信號進行與旋轉因子w的乘法操作，對 於第2n+l級蝶形運算，其與基2式快速傅立葉變換的運算方式相同。本發明上述實施例提供的信號處理方法，能夠減少在信號處理過程中的乘法算法 的次數，並進一步減少整個信號處理過程的時延。上述實施例中在對對前N/2路信號中下3/4部分的信號進行與旋轉因子w的乘 法操作可具體為對於第N/8+1到第N/4路信號，進行與旋轉因子WN2k的乘法操作；對於第 N/4+1到第3N/8路信號，進行與旋轉因子WNk的乘法操作；對於第3N/8+1到第N/2路信號， 進行與旋轉因子WN3k的乘法操作。另外對後N/2路信號中下3/4部分的信號進行與旋轉因 子w的乘法操作包括對於第5N/8+1到第3N/4路信號，進行與旋轉因子WN2k的乘法操作； 對於第3N/4+1到第7N/8路信號，進行與旋轉因子WNk的乘法操作；對於第7N/8+1到第N路 信號，進行與旋轉因子WN3k的乘法操作，且上述的k = N/8-1。利用本發明上述實施例提供的信號處理方法，可實現對N = 22n+1 (N = 8、32、128、
512,2048......)路時域信號的轉換。另外對於要實現順序輸入和順序輸出的信號處理時，
可以首先對接收的N路時域信號進行倒序處理。與上述信號處理方法實施例對應的，本發明實施例還提供了相應的信號處理裝 置，該信號處理裝置能夠執行上述實施例中的方法流程。圖4為本發明信號處理裝置實施 例的結構示意圖，如圖4所示，該裝置包括接收模塊11和信號轉換電路12，其中接收模塊 11用於接收預進行處理的N個時域信號並進行分組處理，N = 22n,n為自然數；信號轉換電 路12用於對所述分組處理後的信號按照基2式快速傅立葉變換的蝶形運算方式進行蝶形 運算，且對於第偶數級蝶形計算，在進行蝶形運算前對每個蝶形運算組中下1/4部分的信 號進行_j乘操作；在進行除第一級外的其他奇數級蝶形運算前對N路信號中下3/4部分的 信號進行與旋轉因子w的乘法操作。本發明上述實施例提供的信號處理裝置，能夠減少在信號處理過程中的乘法算法 的次數，並進一步減少整個信號處理過程的時延。本發明上述實施例中的信號轉換電路包括一個運算模塊或連續設置的兩個以上 的運算模塊，例如對於N = 22n路信號處理，則需要n個運算模塊，每個運算模塊包括奇數級 蝶形運算電路和偶數級蝶形運算電路，其中奇數級蝶形運算電路用於在進行除第一級外的 其他奇數級蝶形運算前對N路信號中下3/4部分的信號進行與旋轉因子w的乘法操作，並進行奇數級蝶形運算。偶數級蝶形運算電路用於在進行蝶形運算前對每個蝶形運算組中下 1/4部分的信號進行_j乘操作，並進行蝶形運算。進一步的上述的奇數級蝶形運算電路可以分為乘法運算電路和蝶形運算電路，上 述乘法運算電路用於在進行除第一級外的其他奇數級蝶形運算前對N路信號中下3/4部分 的信號進行與旋轉因子w的乘法操作；蝶形運算電路用於進行奇數級蝶形運算。並且上述 的乘法運算電路和蝶形運算電路可以分開設置。另外還可以在需要進行實現順序輸入和順序輸出時，可以進一步的設置倒序處理 模塊，該模塊用於對接收的N路時域信號進行倒序處理。本發明上述實施例提供的信號處理裝置是針對N = 22n路時域信號進行處理的裝 置，另外本發明實施例還提供了一種信號處理裝置。該裝置仍包括接收模塊和信號轉換電 路，其中接收模塊用於接收預進行處理的N個時域信號並進行分組處理，N = 22n+1，n為自然 數；信號轉換電路用於對所述分組處理後的信號按照基2式快速傅立葉變換的蝶形運算方 式進行蝶形運算，且對於前2n級蝶形運算，執行如下操作在進行第偶數級蝶形運算前對 每個蝶形運算組中下1/4部分的信號進行-j乘操作；在進行除第一級外的其他奇數級蝶形 計算前分別對前N/2路信號中下3/4部分的信號進行與旋轉因子w的乘法操作，以及對後 N/2路信號中下3/4部分的信號進行與旋轉因子w的乘法操作。本發明上述技術方案提供的技術方案，其中對時域信號進行處理的方式可以是為 一種新型的FFT變換。如下是本發明的幾個具體實施例，分別以實現256點和512點FFT為 例進行說明。例如以實現256點FFT為例，使用本發明實施例的技術方案的硬體電路圖可 如圖5所示，其中n = 4，可以使用4個連續設置的運算模塊，共8級蝶形運算，並由圖5中 的BF1進行第奇數級蝶形運算，BF2進行第偶數級的蝶形運算，並由於在進行偶數級蝶形運 算前的_j乘操作不需要使用太多硬體資源，因此可是由BF2 —個模塊完成。並且對於BF1
和BF2都分別設置相應的存儲器，其中存儲器中的數據1、2、4、8......表示當前操作時緩
存數據的雙口存儲器的深度。另外除第一個運算模塊外，各個運算模塊的BF1之前都包括 一個用於對進行信號數據與旋轉因子相乘的乘法操作器，其中wl(n)、W2(n)和w3(n)表示 當前參與乘法操作的旋轉因子，對於BF1，其電路實現圖可如圖6所示，BF2的電路實現圖可 如圖7所示。如圖5所示實施例中的硬體架構是一種數據流水運算實現結構，數據x(n)按照 倒序方式開始輸入到第一個運算模塊，經第一個運算模塊進行處理後發送給第二個運算模 塊，然後在經過第三、第四個運算模塊的處理完成256點FFT的操作，且數據按照自然順序 輸出。另外當要實現2的奇數次冪方的數據FFT時，以512點為例，應用本發明上述實施 例的技術方案，其實現的電路架構圖如圖8所示，對於512點FFT，共需進行9級蝶形運算， 其中前8級蝶形運算與圖5所述實施例相同，具體可見圖8中前四個運算模塊。在上述圖5 所示實施例的基礎上，進一步設置第五個運算模塊，該運算模塊進行蝶形運算的方式與基2 式快速傅立葉變換完全相同，其中的w4 (n)可由基2式快速傅立葉變換的旋轉因子計算方 式計算獲得，並且該級蝶形運算所使用的緩存數據的雙口存儲器的深度為256。本實施例提 供的FFT變換模式也是一種數據流水運算結構，其中數據x(n)是以倒序方式輸入，並實現 以自然順序輸出。
另外當要實現時域信號的順序輸入和順序輸出時，可以在圖5、圖8所示實施例給 出的硬體架構的基礎上，在最前端增加一個倒序處理模塊，該倒序處理模塊。由於本實施例 處理的都是2的整數冪次方路的時域信號，因此倒序處理模塊的具體實施方式
可以是將輸 入數據在數據流中的具體位置由一個計數器來計算，計數器隨數據的輸入從0開始計數， 每輸入一個數據，計數器加1，計數器的值由2進位來表示，將其值高低位進行位倒序就得 出其倒序。數據順序輸入，經FFT運算後順序輸出的256點FFT的硬體電路架構如圖9所
7J\ o本發明上述實施例提供的信號處理方法和裝置，相對於利用基2式快速傅立葉變 換進行信號處理，能夠減少一半的乘法運算，當處理N點數據只需要進行2 (log4N-l)乘法運 算，能夠有效減少信號處理過程中的乘法器數量，減少整個數據處理過程的時延。且發明上 述技術方案可以應用的技術領域非常廣泛，對於包含有2的冪次方的FFT運算都適用，如32 點FFT、2048點FFT、1536點FFT、144點FFT、320點FFT等，不僅能夠大量節約硬體資源和 降低硬體設計的複雜度，而且還能夠減少硬體的處理時延從而提高系統性能。本領域普通技術人員可以理解實現上述方法實施例的全部或部分步驟可以通過 程序指令相關的硬體來完成，前述的程序可以存儲於一計算機可讀取存儲介質中，該程序 在執行時，執行包括上述方法實施例的步驟；而前述的存儲介質包括R0M、RAM、磁碟或者 光碟等各種可以存儲程序代碼的介質。最後應說明的是以上實施例僅用以說明本發明的技術方案，而非對其限制；盡 管參照前述實施例對本發明進行了詳細的說明，本領域的普通技術人員應當理解其依然 可以對前述各實施例所記載的技術方案進行修改，或者對其中部分技術特徵進行等同替 換；而這些修改或者替換，並不使相應技術方案的本質脫離本發明各實施例技術方案的精 神和範圍。
權利要求
一種信號處理方法，其特徵在於，包括接收預進行處理的N個時域信號並進行分組處理，其中N＝22n，n為自然數；對所述分組處理後的信號按照基2式快速傅立葉變換的蝶形運算方式進行蝶形運算，且在進行第偶數級蝶形運算前對每個蝶形運算組中下1/4部分的信號進行-j乘操作；在進行除第一級外的其他奇數級蝶形運算前對N路信號中下3/4部分的信號進行與旋轉因子w的乘法操作。
2.根據權利要求1所述的信號處理方法，其特徵在於，所述對N路信號中下3/4部分的 信號進行與旋轉因子w的乘法操作包括對於第N/4+1到第N/2路信號，進行與旋轉因子WN2k的乘法操作； 對於第N/2+1到第3N/4路信號，進行與旋轉因子WNk的乘法操作； 對於第3N/4+1到第N路信號，進行與旋轉因子WN3k的乘法操作；且上述k = N/4-1。
3.根據權利要求1所述的信號處理方法，其特徵在於，還包括 對所述接收到的N路時域信號進行倒序處理。
4.一種信號處理方法，其特徵在於，包括接收預進行處理的N個時域信號並進行分組處理，其中N = 22n+1，n為自然數； 對所述分組處理後的信號按照基2式快速傅立葉變換的蝶形運算方式進行蝶形運算， 且對於前2n級的蝶形運算，執行如下操作在進行第偶數級蝶形運算前對每個蝶形運算組 中下1/4部分的信號進行-j乘操作；在進行除第一級外的其他奇數級蝶形計算前分別對前 N/2路信號中下3/4部分的信號進行與旋轉因子w的乘法操作，以及對後N/2路信號中下 3/4部分的信號進行與旋轉因子w的乘法操作。
5.根據權利要求4所述的信號處理方法，其特徵在於，所述對前N/2路信號中下3/4部 分的信號進行與旋轉因子w的乘法操作包括對於第N/8+1到第N/4路信號，進行與旋轉因子WN2k的乘法操作；對於第N/4+1到第3N/8路信號，進行與旋轉因子WNk的乘法操作；對於第3N/8+1到第N/2路信號，進行與旋轉因子WN3k的乘法操作；以及對後N/2路信號中下3/4部分的信號進行與旋轉因子w的乘法操作包括對於第5N/8+1到第3N/4路信號，進行與旋轉因子WN2k的乘法操作；對於第3N/4+1到第7N/8路信號，進行與旋轉因子WNk的乘法操作；對於第7N/8+1到第N路信號，進行與旋轉因子WN3k的乘法操作；且上述k = N/8-1。
6.根據權利要求4所述的信號處理方法，其特徵在於，還包括 對所述接收的N路時域信號進行倒序處理。
7.一種信號處理裝置，其特徵在於，包括接收模塊，用於接收預進行處理的N個時域信號並進行分組處理，其中N = 22n，n為自 然數；信號轉換電路，用於對所述分組處理後的信號按照基2式快速傅立葉變換的蝶形運算 方式進行蝶形運算，且對於第偶數級蝶形計算，在進行蝶形運算前對每個蝶形運算組中下 1/4部分的信號進行_j乘操作；在進行除第一級外的其他奇數級蝶形運算前對N路信號中 下3/4部分的信號進行與旋轉因子w的乘法操作。
8.根據權利要求7所述的信號處理裝置，其特徵在於，所述信號轉換電路包括一個運算模塊或連續設置的兩個以上的運算模塊，所述運算模塊包括奇數級蝶形運算電路和偶數 級蝶形運算電路，其中奇數級蝶形運算電路用於在進行除第一級外的其他奇數級蝶形運算 前對N路信號中下3/4部分的信號進行與旋轉因子w的乘法操作，並進行奇數級蝶形運算； 所述偶數級蝶形運算電路用於在進行蝶形運算前對每個蝶形運算組中下1/4部分的信號 進行_j乘操作，並進行蝶形運算。
9.根據權利要求8所述的信號處理裝置，其特徵在於，所述奇數級蝶形運算電路包括 乘法運算電路和蝶形運算電路，所述乘法運算電路用於在進行除第一級外的其他奇數級蝶 形運算前對N路信號中下3/4部分的信號進行與旋轉因子w的乘法操作；所述蝶形運算電 路用於進行奇數級蝶形運算，所述乘法運算電路和蝶形運算電路分開設置。
10.根據權利要求7-9任一所述的信號處理裝置，其特徵在於，還包括倒序處理模塊，用於對所述接收的N路時域信號進行倒序處理。
11.一種信號處理裝置，其特徵在於，包括接收模塊，用於接收預進行處理的N個時域信號並進行分組處理，其中N = 22n+1，n為 自然數；信號轉換電路，用於對所述分組處理後的信號按照基2式快速傅立葉變換的蝶形運算 方式進行蝶形運算，且對於前2n級蝶形運算，執行如下操作第偶數級蝶形計算，在進行蝶 形運算前對每個蝶形運算組中下1/4部分的信號進行_j乘操作；在進行除第一級外的其 他奇數級蝶形計算前分別對前N/2路信號中下3/4部分的信號進行與旋轉因子w的乘法操 作，以及對後N/2路信號中下3/4部分的信號進行與旋轉因子w的乘法操作。
全文摘要
本發明實施例提供了一種信號處理方法和裝置，其中信號處理方法，包括接收預進行處理的N個時域信號並進行分組處理，N＝22n，n為自然數；對所述分組處理後的信號按照基2式快速傅立葉變換的蝶形運算方式進行蝶形運算，且在進行第偶數級蝶形運算前對每個蝶形運算組中下1/4部分的信號進行-j乘操作；在進行除第一級外的其他奇數級蝶形運算前對N路信號中下3/4部分的信號進行與旋轉因子w的乘法操作。本發明實施例還提供了相應的裝置。本發明實施例提供的信號處理方法和裝置，相對於利用基2式快速傅立葉變換進行信號轉換，能夠減少一半的乘法運算，從而從減少整個信號處理過程的時延。
文檔編號G06F17/14GK101833540SQ20101014206
公開日2010年9月15日 申請日期2010年4月7日 優先權日2010年4月7日
發明者許文先 申請人:華為技術有限公司