基於雙圖案快速同步方法的跳頻傳輸系統的製作方法
2023-04-30 15:03:41 1
基於雙圖案快速同步方法的跳頻傳輸系統的製作方法
【專利摘要】本發明為基於雙圖案快速同步方法的跳頻傳輸系統。本發明系統可以快速穩定的建立同步，通過短周期跳頻圖案快速建立初始同步，由長周期跳頻圖案保持穩定的同步。系統由可編程邏輯器構成的基帶模塊進行數據處理，如協議幀的組裝和拆卸、跳頻圖案生成、系統同步以及系統多參數配置等；通過對射頻集成晶片的軟體配置完成射頻特性處理，如上/下變頻、調製解調，低噪聲放大和功率放大等；系統工作參數可根據應用需求配置基帶模塊及射頻模塊實現；系統工作模式可根據通信需求設置為定頻或跳頻通信系統，通過上位機界面進行便捷靈活的配置。雙圖案快速同步方法增強了系統抗幹擾性，縮短了同步建立時間，保密性好，抗幹擾能力和抗截獲能力強。
【專利說明】基於雙圖案快速同步方法的跳頻傳輸系統
【技術領域】
[0001] 本發明涉及一種跳頻通信無線數據傳輸系統，屬於無線通信領域，系統涉及跳頻 通信技術、跳頻圖案以及同步技術，對於頻率跳變的傳輸系統，其跳變規律極難被偵獲，因 此可用於數據保密傳輸，系統易於擴展，配置靈活。
【背景技術】
[0002] 傳統的無線數據傳輸系統只在單一頻率上通信，當該頻率受到較大幹擾時則極易 發生通信中斷的現象；另外單一頻率也極易被敵方截獲和跟蹤，導致信息的洩露。跳頻通信 系統中的頻率跟隨跳頻圖案的規律隨機跳變，難以被敵方截獲。因此有抗幹擾強、抗截獲能 力強，高保密性，頻譜資源共享的特點。跳頻系統在軍事或民用領域都得到了廣泛的應用。
[0003] 常用的跳頻傳輸系統採用單一的跳頻圖案進行同步建立和數據通信，影響同步建 立時間或系統抗截獲性，且系統參數可調性不強，配置性不夠。本發明提供一種基於雙圖案 快速同步方法的跳頻傳輸系統，通過兩個不同周期的跳頻圖案建立同步和進行數據通信， 能夠縮短同步建立時間，提高抗截獲性。
【發明內容】
[0004] 本發明的目的在於，提供一種基於雙圖案快速同步方法的跳頻傳輸系統，該系統 的特點是抗截獲能力強、抗幹擾性強。除此之外，系統的多種參數可通過上位機軟體靈活配 置：其中埠波特率支持1. 2Kbps、9. 6Kbps、19. 2Kbps、115. 2Kbps、230Kbps等多種可選，上 位機接口可根據用戶需求選擇RS232、RS485、RS422標準接口，跳頻速率可配置為250跳/ S-1000跳/S，發送功率為-5dbm到30dbm可調；系統通信方式可設置為定頻或跳頻通信，系 統發送速率支持1. 2KbpS~230Kbps可選，即滿足低速率用戶要求，也可提供高速數據速率 的應用。系統中同步模塊採用了雙圖案同步方式的快速同步方法具有快速穩定建立同步的 特點和高保密性。
[0005] 本發明是採用以下技術手段實現的：
[0006] 1、基於雙圖案快速同步方法的跳頻傳輸系統，由基帶模塊和射頻模塊構成，其中 射頻模塊主要由射頻收發晶片及其外圍電路構成，基帶模塊由可編程邏輯器件及其外圍 電路組成，其特徵在於：系統含有可編程邏輯器FPGA(l)、FPGA配置接口（2)、外部時鐘模 塊（3 )、快閃記憶體（4)、電源模塊（5 )、指示燈（6 )、上位機接口（7)、射頻接口（ 9 )、電平轉換模塊 (8)、射頻集成晶片（19)、射頻開關（20和25)、帶通濾波器（21和26)、功率放大器（22)、低 噪聲放大器（23)、天線（24)，其中：
[0007] 1. 1可編程邏輯器FPGA (1)、電平轉換模塊（8)、快閃記憶體（4)、FPGA配置接口（2)組成 基帶模塊的核心數據處理模塊，可編程邏輯器FPGA(l)作為主控制器控制硬體模塊，做數 字信號處理的工作，電平轉換模塊（8)將上位機數據和基帶模塊的數據進行電平轉換匹配， 實現用戶數據的發送和接收，快閃記憶體（4)用來存儲配置文件，FPGA配置接口（2)用來下載應 用程序；
[0008] 1.2.可編程邏輯器FPGA (1)中的同步模塊（13)作為系統同步控制模塊，在發送 或接收狀態發出發送或接收指令作用於上位機驅動速率轉換模塊（12)，收發切換控制模塊 (17)，射頻參數配置模塊（16)以及跳頻圖案發生器（15)，使其處於相應的收發狀態進行數 據收發和頻率跳變；
[0009] 1. 3數據幀操作模塊（18)主要對上位機數據進行緩存，在收發切換控制模塊（17) 下進行數據幀的組裝或者拆卸，發送狀態下，將緩存的待發送數據組幀後通過射頻接口（9) 傳送給射頻模塊，通過天線（24)發送出去，接收狀態下，由天線接收的信號經過射頻模塊處 理後送入數據幀操作模塊（18)進行拆幀操作，拆幀後的數據通過上位機驅動速率轉換模塊 (12)進行速率轉換後將數據傳輸至上位機顯示；
[0010] 1. 4.跳頻圖案發生器（15)在不同時間控制射頻模塊產生不同頻率的載波，該載 波頻率與基帶數據或射頻數據進行信號調製解調，實現頻率的跳變；
[0011] 2、在1.2所述中的同步模塊（13)是系統進行無線數據傳輸的核心控制模塊，採用 一種快速同步算法實現。同步實現過程分為三個狀態，同步建立狀態使用改進型獨立信道 法利用短周期圖案使系統快速建立初始同步；同步保持狀態使用同步頭法利用長周期圖案 保持系統同步；數據跳頻通信狀態，利用協議幀和精準時鐘法在同步保持狀態下使用長周 期圖案的頻率進行準確的同步頻率跳變。
[0012] 3、數據幀操作模塊（18 )將上位機數據進行串並轉換後緩存在數據區，等待發送指 令有效時進行數據裝幀：添加前向冗餘位，同步幀頭，裝載用戶數據，加入後向冗餘位，構成 完整的一幀數據；在接收狀態數據幀操作模塊（18)進行拆幀操作：丟棄前向冗餘位，提取 同步幀頭進行判定，若為系統設定的幀頭則該幀數據有效，啟動接收有效用戶數據，若不是 系統約定的幀頭則捨棄該幀數據；收發切換控制模塊（17)在收發指令下選取基帶模塊的 發送或接收鏈路以隔尚收發狀態間的幹擾；
[0013] 4、在1.4所述中的跳頻圖案發生器（15)產生一定周期的m序列，由m序列優選 對生成平衡Gold碼，經過對應周期的混沌序列加密，最後進行寬間隔處理，處理後的序列 控制頻率合成器生成周期可靈活配置的跳頻圖案；根據同步模塊的要求，跳頻圖案發生器 (15)要產生兩個跳頻圖案，一個為長周期的圖案用於跳頻數據通信，以提高保密性，一個為 短周期的圖案用於建立同步，以縮短同步建立的時間；
[0014] 5、系統配置模塊（14)是上位機對系統功能參數進行配置的核心模塊，根據上位機 發出的配置指令由上位機驅動速率轉換模塊（12)解析後，根據指令的類型分別作用於同步 模塊（13)、上位機驅動速率轉換模塊（12)和射頻參數配置模塊（16)來靈活修改系統參數；
[0015] 本發明基於雙圖案快速同步方法的跳頻傳輸系統，具有以下優勢：
[0016] 1.系統採用模塊化軟硬體設計，將系統主要的信號處理工作放在可編程邏輯器 FPGA (1)和射頻集成晶片（19)中實現，簡化了硬體結構，降低了系統體積和功耗。
[0017] 2.跳頻系統的系統參數靈活可變。通過系統配置模塊（14)發出控制指令給各模 塊可修改系統各參數，滿足不同應用需求。
[0018] 3.跳頻系統的同步方法採用了長短周期的雙圖案同步方式，結合獨立信道法和同 步頭法以及精準時鐘法實現的一種快速同步算法，具有快速建立同步，穩定保持同步，準確 同步跳頻的優點。
[0019] 4、跳頻系統的跳頻圖案周期可調，增大了系統使用中的靈活性，通過平衡GOLD碼 和混沌序列的加密處理提高了圖案本身的保密性，由寬間隔處理拉大了跳變頻率的間隔， 減少頻帶幹擾，提高了系統性能。
【專利附圖】
【附圖說明】
[0020] 圖1為本發明的系統基本原理框圖；
[0021] 圖2為本發明的系統整體結構框圖；
[0022] 圖3為本發明的系統基帶模塊結構圖；
[0023] 圖4為跳頻系統射頻模塊結構框圖；
[0024] 圖5為同步方法實現過程；
[0025] 圖6為跳頻圖案發生器結構圖；
【具體實施方式】
[0026] 以下結合說明書附圖對本發明的實施做進一步的說明：
[0027] 本發明系統可以實現一對一的點對點方式和多對多組網方式的無線數據傳輸，系 統基本原理框圖為圖1，系統包含發送端和接收端，通過射頻開關實現接收鏈路和發送鏈路 的切換，工作模式為半雙工模式。發送端，系統同步控制跳頻圖案在不同時刻輸出不同的跳 頻序列控制頻率合成器產生不同的頻率，用戶數據和該載波頻率進行信號調製，經過濾波， 功率放大之後由天線發送出去；接收端，系統同步控制跳頻圖案在對應時刻輸出對應的跳 頻序列控制頻率合成器產生對應的頻率，由天線接收到的用戶數據經過噪聲濾除和低噪聲 放大處理後，信號和該載波頻率進行對應方式的解調，恢復出原始用戶數據。
[0028] 本發明的系統整體結構框圖為圖2,用於表明系統中上位機、基帶模塊和射頻模塊 的連接關係，上位機主要功能是作為信源信宿收發用戶數據，以及修改跳頻系統的功能參 數；基帶模塊的主要功能是進行數位訊號處理工作；射頻模塊主要功能是進行數模/模數 轉換，射頻信號處理等。
[0029] 圖3所示是本發明的系統基帶模塊結構圖，跳頻系統的軟體程序由FPGA配置接口 2下載到快閃記憶體4中，系統上電後由可編程邏輯器FPGA1從快閃記憶體4中將程序和配置文件載入開 始工作。外部上位機通過上位機接口 7用來和跳頻系統交換數據和進行跳頻系統參數的配 置，上電時系統默認上位機接口為RS232標準接口，由上位機軟體配置決定接口標準，硬體 切換到相應的接口。上位機的數據和可編程邏輯器FPGA1的數據通過電平轉換模塊8進行 電平轉換和速率匹配。系統中的可編程邏輯器FPGA1中各個模塊的工作時鐘由外部時鐘模 塊3經過時鐘分配模塊10分配得到，其中外加時鐘為40MHZ晶振時鐘源。指示燈6包含有 系統角色燈、發送狀態燈、接收狀態燈、同步燈等，直觀展示系統當前所處狀態。可編程邏輯 器FPGA1通過射頻接口 9對射頻模塊中的射頻集成晶片19寄存器進行初始化，並配置射頻 參數，控制射頻開關20和25,進行鏈路選通。
[0030] 可編程邏輯器FPGA1作為系統的控制核心，完成系統的數位訊號處理工作。可編 程邏輯器內部各個功能模塊的工作時鐘由外加時鐘源經過時鐘分配模塊10調用可編程邏 輯器內PLL分配得到，所得時鐘穩定。電源模塊5將12V電源轉換為5V、3. 3V、1. 8V供給可 編程邏輯器FPGA1，保證各模塊正常工作。復位信號處理11由系統的硬復位和同步模塊檢 測到系統失步產生的軟復位決定,系統一旦失步或檢測到硬復位請求則快速復位到同步建 立狀態，以快速重建同步。同步模塊13是系統數據傳輸的核心控制模塊，由短周期圖案用 獨立信道法建立初始同步，由長周期圖案用同步字頭法和精準時鐘法，保持系統同步及進 行數據通信。上位機發送的數據按照上位機軟體協議定義的格式和速率編碼後經過電平轉 換送入可編程邏輯器內，再經過上位機驅動速率轉換模塊12進行相應的解碼和速率轉換 然後被可編程邏輯器識別，進行數據緩存和裝幀操作，通過射頻接口 9寫入射頻模塊，通過 射頻模塊接入基帶的數據執行相反操作被送到上位機顯示。可編程邏輯器FPGA1通過射 頻參數配置模塊16,將寄存器配置值寫入到射頻集成晶片以設定系統的工作狀態和射頻參 數。收發切換控制模塊17由同步模塊控制發出收發指令，通過電平觸發方式控制射頻開關 和基帶鏈路，準確進行選通功能，隔離收發之間的幹擾。
[0031] 圖4為跳頻系統射頻模塊結構框圖，此模塊目的是進行數模/模數轉換、信號調製 解調、信號放大、濾波等射頻信號處理。在發送狀態，射頻開關20和25選通發送鏈路，將 基帶信號送入射頻集成晶片19,此時射頻集成晶片的頻率合成器在跳頻圖案發生器15控 制下生成一個頻率，該頻率與基帶信號進行上變頻調製，調製後的信號送至帶通濾波器21 濾波處理後送入功率放大器22,放大後的信號由天線24發送出去；在接收狀態，射頻開關 20和25選通接收鏈路，天線24接收無線信號送入帶通濾波器26濾除幹擾，濾波後的信號 送至低噪聲放大器23提高信號信噪比，放大後的信號再送入射頻集成晶片，此時射頻集成 晶片的數字頻率合成器在跳頻圖案發生器15控制下生成一個頻率，該頻率與發送端的頻 率由同步模塊保證一致性，故該頻率可正確解調接收到的信號，解調後的信號，送入基帶模 塊；由此完成射頻信號處理。
[0032] 圖5為雙圖案快速同步方法的實現過程，①②過程使用獨立信道法，在短周期跳 頻圖案中選擇收發雙方約定的專門信道建立初始同步；③⑤過程使用同步頭法，通過同步 協議幀的收發，保持系統同步；④⑥過程使用精準時鐘法，通過頻率的相同跳變規律實現數 據的跳頻通信；其中③④⑤⑥過程中使用的跳變頻率取自於長周期跳頻圖案。
[0033] 圖6為跳頻圖案發成器結構圖，由可編程邏輯器FPGA1產生兩對優選對的m序列 A，m序列B，模二加生成平衡Gold碼，經過混沌序列加密，最後進行寬間隔處理，處理後的序 列控制頻率合成器生成跳頻圖案，由可編程邏輯器進行周期設置。根據本系統發明的同步 方法，跳頻圖案發生器要產生兩個不同周期的跳頻圖案，一個為短周期的跳頻圖案，在初始 同步建立過程中使用，可有效克服傳統獨立信道法固定信道的低抗幹擾性和長周期圖案同 步搜索時間長的缺點；一個為長周期的跳頻圖案，在同步保持狀態下，作為數據通信中的跳 變規律進行頻率跳變，可增加敵方捕獲難度，有效提高抗截獲能力，提高保密性。
【權利要求】
1.基於雙圖案快速同步方法的跳頻傳輸系統，由基帶模塊和射頻模塊構成，其中射頻 模塊主要由射頻收發晶片及其外圍電路構成，基帶模塊由可編程邏輯器件及其外圍電路組 成，其特徵在於：系統含有可編程邏輯器FPGA (1)、FPGA配置接口（ 2 )、外部時鐘模塊（3 )、閃 存（4)、電源模塊（5 )、指示燈（6 )、上位機接口（7)、射頻接口（ 9 )、電平轉換模塊（8 )、射頻 集成晶片（19)、射頻開關（20和25)、帶通濾波器（21和26)、功率放大器（22)、低噪聲放大 器（23)、天線（24)，其中： 1.1可編程邏輯器FPGA (1)、電平轉換模塊（8)、快閃記憶體（4)、FPGA配置接口（2)組成基帶 模塊的核心數據處理模塊，可編程邏輯器FPGA(l)作為主控制器控制硬體模塊，做數字信 號處理的工作，電平轉換模塊（8)將上位機數據和基帶模塊的數據進行電平轉換匹配，實現 用戶數據的發送和接收，快閃記憶體（4)用來存儲配置文件，FPGA配置接口（2)用來下載應用程 序； 1.2.可編程邏輯器FPGA (1)中的同步模塊（13)作為系統同步控制模塊，在發送或 接收狀態發出發送或接收指令作用於上位機驅動速率轉換模塊（12)，收發切換控制模塊 (17)，射頻參數配置模塊（16)以及跳頻圖案發生器（15)，使其處於相應的收發狀態進行數 據收發和頻率跳變； 1. 3數據幀操作模塊（18)主要對上位機數據進行緩存，在收發切換控制模塊（17)下 進行數據幀的組裝或者拆卸，發送狀態下，將緩存的待發送數據組幀後通過射頻接口（9)傳 送給射頻模塊，通過天線（24)發送出去，接收狀態下，由天線接收的信號經過射頻模塊處理 後送入數據幀操作模塊（18)進行拆幀操作，拆幀後的數據通過上位機驅動速率轉換模塊 (12)進行速率轉換後將數據傳輸至上位機顯示； 1. 4.跳頻圖案發生器（15)在不同時間控制射頻模塊產生不同頻率的載波，該載波頻 率與基帶數據或射頻數據進行信號調製解調，實現頻率的跳變；
2. 根據權利要求1中所述的基於雙圖案快速同步方法的跳頻傳輸系統，其特徵在於： 所述的1. 2中，同步模塊（13)是系統進行無線數據傳輸的核心控制模塊，採用一種快速同 步算法實現。同步實現過程分為三個狀態，同步建立狀態使用改進型獨立信道法利用短周 期圖案使系統快速建立初始同步；同步保持狀態使用同步頭法利用長周期圖案保持系統同 步；數據跳頻通信狀態，利用協議幀和精準時鐘法在同步保持狀態下使用長周期圖案的頻 率進行準確的同步頻率跳變。
3. 根據權利要求1中所述的基於雙圖案快速同步方法的跳頻傳輸系統，其特徵在於： 所述的1.3中，數據幀操作模塊（18)將上位機數據進行串並轉換後緩存在數據區，等待發 送指令有效時進行數據裝幀：添加前向冗餘位，同步幀頭，裝載用戶數據，加入後向冗餘位， 構成完整的一幀數據；在接收狀態數據幀操作模塊（18)進行拆幀操作：丟棄前向冗餘位， 提取同步幀頭進行判定，若為系統設定的幀頭則該幀數據有效，啟動接收有效用戶數據，若 不是系統約定的幀頭則捨棄該幀數據；收發切換控制模塊（17)在收發指令下選取基帶模 塊的發送或接收鏈路以隔離收發狀態間的幹擾；
4. 根據權利要求1中所述的基於雙圖案快速同步方法的跳頻傳輸系統，其特徵在於： 所述的1.4中，跳頻圖案發生器（15)產生一定周期的m序列，由m序列優選對生成平衡Gold 碼，經過對應周期的混沌序列加密，最後進行寬間隔處理，處理後的序列控制頻率合成器生 成周期可靈活配置的跳頻圖案；根據同步模塊的要求，跳頻圖案發生器（15)要產生兩個跳 頻圖案，一個為長周期的圖案用於跳頻數據通信，以提高保密性，一個為短周期的圖案用於 建立同步，以縮短同步建立的時間；
5.根據權利要求1中所述的基於雙圖案快速同步方法的跳頻傳輸系統，其特徵在於： 系統配置模塊（14)是上位機對系統功能參數進行配置的核心模塊，根據上位機發出的配置 指令由上位機驅動速率轉換模塊（12)解析後，根據指令的類型分別作用於同步模塊（13)、 上位機驅動速率轉換模塊（12)和射頻參數配置模塊（16)來靈活修改系統參數。
【文檔編號】H04B1/7156GK104158563SQ201310178517
【公開日】2014年11月19日 申請日期:2013年5月15日 優先權日:2013年5月15日
【發明者】何蘇勤, 王小慶, 韓宇南, 呂鹹亮, 王凌楓, 翟緒經 申請人:北京化工大學